KR19990077707A - 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 - Google Patents

실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 Download PDF

Info

Publication number
KR19990077707A
KR19990077707A KR1019990007701A KR19990007701A KR19990077707A KR 19990077707 A KR19990077707 A KR 19990077707A KR 1019990007701 A KR1019990007701 A KR 1019990007701A KR 19990007701 A KR19990007701 A KR 19990007701A KR 19990077707 A KR19990077707 A KR 19990077707A
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
wafer
nitrogen
crystal wafer
Prior art date
Application number
KR1019990007701A
Other languages
English (en)
Other versions
KR100581047B1 (ko
Inventor
타마츄카마사로
이다마코토
고베야시노리히로
Original Assignee
와다 다다시
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쯔 한도타이 가부시키가이샤 filed Critical 와다 다다시
Publication of KR19990077707A publication Critical patent/KR19990077707A/ko
Application granted granted Critical
Publication of KR100581047B1 publication Critical patent/KR100581047B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Abstract

본 발명은 쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성하고, 이 단결정봉을 절단(slice)하여 실리콘 단결정 웨이퍼로 가공한 후, 상기 실리콘 단결정 웨이퍼를 열처리하여 웨이퍼 표면의 질소를 외측으로 확산시키는 실리콘 단결정 웨이퍼의 제조방법 및 이 방법으로 제조된 실리콘 단결정 웨이퍼에 관한 것이다. 실리콘 단결정 웨이퍼를 제조하는 방법은, 쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 질소농도, 산소농도 및 냉각속도를 조정하면서 육성한 다음, 이 실리콘 단결정봉을 절단하여 웨이퍼로 제조하는 것이다. 쵸크라스키법에 의해 질소를 도프하여 육성된 실리콘 단결정봉으로부터 얻은 실리콘 웨이퍼는, 상기 실리콘 웨이퍼의 게터링 열처리후 또는 디바이스 제조 열처리후의 무결함층 깊이가 2~ 12㎛이고, 그리고 게터링 열처리후 또는 디바이스 제조 열처리후의 내부 미소 결함 밀도가 1×108~2×1010개/㎤ 이다. 웨이퍼 표면의 결정결함의 생성이 저감되고 벌크부에서의 산소석출이 촉진되는 CZ실리콘 웨이퍼가 제공된다. 무결함층의 깊이와 내부미소결함밀도의 제어범위를 확대할 수 있다.

Description

실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼{METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFER AND SILICON SINGLE CRYSTAL WAFER}
본 발명은 쵸크라스키법(Czochralski method; 이하, CZ법이라 한다)에 의해 실리콘 단결정을 인상(引上)할 때 질소를 도프(dope)하여 결정내부에 존재하는 그로우-인(grown-in) 결함이라 불리는 결정결함의 크기가 줄어듬과 동시에 웨이퍼를 열처리함으로써 게터링 능력이 향상된 실리콘 단결정 웨이퍼를 높은 생산성으로 제조하는 방법 및 이 방법으로 제조되는 실리콘 단결정 웨이퍼에 관한 것이다.
반도체 집적회로 등의 디바이스(device)를 제작하기 위한 웨이퍼로는, 주로 쵸크라스키법(CZ법)에 의해 육성된 실리콘 단결정 웨이퍼가 이용되고 있다. 이와 같은 실리콘 단결정 웨이퍼에 결정결함이 존재하면 반도체 디바이스 제작시 패턴 불량 등이 발생한다. 특히, 근래 고도로 집적화된 디바이스의 패턴 폭은 0.35㎛이하로 매우 미세하다. 따라서, 0.1㎛로 작은 결정결함의 존재하더라도 디바이스내에 패턴 불량과 같은 결함이 생길 수 있으며, 디바이스의 수율과 품질특성을 현저하게 떨어뜨린다. 따라서, 실리콘 단결정 웨이퍼의 결정결함을 극력 감소시켜야 한다.
최근에는 CZ법에 의해 육성된 실리콘 단결정에는 상기 그로우-인 결함이라 불리는, 결정 성장중에 도입된 결정결함이 여러 가지 측정법에 의해 발견되는 것이 보고되고 있다. 예를 들면, 이들 결정결함은 상업제품으로서 일반적인 성장속도 (예를들어 약 1mm/min이상)로 인상된 단결정을 Secco액(K2Cr2O7와 플루오르화 수소산과 물의 혼합액)으로 표면을 선택적으로 에칭(Secco에칭)하면 피트로서 검출이 가능하다(특개평 4-192345호 공보 참조).
이 피트의 주된 발생원인은 단결정 제조중에 응집하는 원자 공공의 클러스터(cluster) 혹은 석영도가니로부터 혼입되는 산소원자의 응집체인 산소석출물이라고 여겨지고 있다. 이들 결정결함은 디바이스가 형성되는 웨이퍼의 표층부(0~5마이크론)에 존재하여 디바이스의 특성을 열화시킨다. 따라서, 이러한 결정결함을 줄이고 충분한 깊이의 무결함층(Denuded Zone, DZ)을 표층부에 갖는 웨이퍼를 제작하는 것이 바람직하다.
또한, 실리콘 단결정 웨이퍼의 표층부에 Fe나 Cu 등의 중금속 불순물이 존재하면, 디바이스 제작시 디바이스특성을 열화시킬 수 있다. 따라서, 실리콘 웨이퍼의 벌크(bulk)부에 게터링 사이트(gettering site)로서 내부 미소 결함(bulk micro-defects)을 석출시키는 intrinsic gettering (IG)에 의해 중금속 불순물을 제거시키는 것이 중요하다. 이러한 intrinsic gettering효과를 만들기 위해서는 웨이퍼의 벌크부에 충분한 밀도의 내부 미소 결함(BMD)을 형성시킬 필요가 있다.
또한, 여기서 말하는 내부 미소결함이란 벌크부내에 존재하는 산소석출물 그리고, 산소석출물에 유기되어 발생하는 전위, 적층 결함 등의 미소 결함을 말한다.
이상 살펴본 바와 같이, 실리콘 반도체 웨이퍼의 제조에 있어서는 게터링 열처리 또는 디바이스 공정 열처리한 후에 디바이스가 제작되는 웨이퍼 표면부의 무결함층 깊이와 게터링 사이트가 되는 웨이퍼 내부 미소 결함 밀도가 중요한 요소가 된다.
이 무결함층 깊이와 내부 미소 결함 밀도는 CZ법에 의해 육성되는 실리콘 단결정내 침입한 산소농도 혹은 실리콘 단결정 육성중의 냉각속도(성장속도)에 의존함이 알려져 있었다. 따라서, 실리콘 웨이퍼의 무결함층 깊이와 내부 미소 결함 밀도는 주로 산소 농도와 냉각속도를 조절하여 제어하였다.
예를 들면, 위에서 언급한 원자공공의 클러스터의 밀도는 결정 성장속도를 극단적으로 저하(예를 들어, 0.4mm/min이하)시키면 낮출수 있다는 것이 알려져 있다 (특개평 2-267195호 공보 참조). 그러나, 이 방법에서는 과잉의 격자간 실리콘이 새로이 모여 형성하는 전위 루프라고 생각되는 결정결함이 발생하고, 이 결정결함은 디바이스의 특성을 현저하게 열화시킨다. 따라서, 이 방법으로는 상기 문제를 해결할 수 없다. 더욱이 결정성장속도를 통상의 약 1.0mm/min이상에서 0.4mm/min이하로 저하시키기 때문에 현저한 단결정 생산성의 저하, 비용 상승을 초래한다.
또한, 웨이퍼 표층부의 산소석출물에 기인하는 결정결함을 저감하기 위해 결정중의 초기 산소농도를 낮게 하여 결정을 육성시키는 방법이 있다. 그러나, 이 방법에서는 디바이스를 형성하는 표층부 뿐만 아니라 웨이퍼의 벌크(bulk)부에서는 산소농도와 산소석출량을 저하시킨다. 웨이퍼 벌크부에서 산소석출량이 감소하면 디바이스공정에서 유해한 중금속 등의 불순물을 포착하는 소위 intrinsic gettering(IG) 효과가 얻어지지 않기 때문에 결과적으로 디바이스제조에서 수율을 떨어뜨린다.
더욱이 이러한 산소농도와 냉각속도를 제어하는 방법에 의해 육성된 실리콘 단결정봉으로부터 얻어진 실리콘 단결정 웨이퍼는 그로우-인 결함 등의 결정결함 크기가 크기 때문에 그 후의 게터링 열처리 등에 의해서 충분히 결정결함을 소멸시킬 수 없다. 그 결과로 종래의 실리콘 단결정 웨이퍼의 무결함층 깊이는 기껏해야 0.5㎛ 정도로 얇게 된다.
종래의 방법에서 20ppma(JEIDA) 정도의 고산소농도의 웨이퍼를 열처리하면 내부 미소 결함 밀도는 최대 1×1010개/㎤ (결함/㎤)정도로 되지만, 표면 근처에 산소로 기인한 결정결함이 잔존하기 때문에 디바이스의 수율이 떨어진다. 또한, 통상 디바이스로 사용되는 산소농도가 9~17ppma(JEIDA)의 웨이퍼를 열처리하면 내부 미소 결함 밀도가 기껏해야 약 1×109개/㎤ 정도이기 때문에 충분한 게터링 효과를 만들 수 없다. 따라서, 웨이퍼 표면의 중금속 오염에 기인한 디바이스수율이 저하되는 문제가 있었다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 이러한 본 발명의 목적은 CZ법에 의해 만들어지는 실리콘 단결정 웨이퍼에 결정결함(그로우-인 결함) 형성을 억제하고, 특히 웨이퍼의 표면층에서의 결정결함 수를 줄임과 동시에, 웨이퍼의 벌크부에서는 산소의 석출을 촉진하므로써, 무결함층 깊이와 내부 미소 결함 밀도의 제어 가능범위를 대폭 확대하여 충분한 IG효과를 갖는 실리콘 단결정 웨이퍼를 CZ법에 의해 용이하고도 높은 생산성으로 제조하는 방법 및 이 방법으로 제조되는 실리콘 단결정 웨이퍼를 제공하는데, 그 목적이 있다.
도1은 실시예, 비교예에 있어서, Secco 에칭후 표면을 현미경 관찰하여 피트 밀도를 측정한 결과와 열처리 효과를 보이는 결과도이다(검은 원은 질소를 도프한 본 발명의 방법이고, 하얀 원은 질소를 도프하지 않은 종래법이다).
도2는 열처리후의 웨이퍼의 산화막 내압특성(C-모드)을 측정한 결과를 보이는 그래프이다.
도3은 각종 파라미터값으로 제조된 실리콘 단결정 웨이퍼의 무결함층 깊이 및 내부 미소 결함 밀도를 보이는 그래프이다.
도 4는 실리콘 단결정 웨이퍼내의 결정결함, 산소석출물을 모식적으로 보인 도면으로, (a)는 본 발명의 웨이퍼내부이고, (b)는 종래의 방법으로 제조된 웨이퍼의 내부를 보인 것이다.
본 발명의 상세한 설명에서 침입형 산소농도를 명확히 하기 위해 두 개의 용어가 사용된다. 이러한 관계는 다음과 같다.
JEIDA(ppma)×0.8×1017=ASTM'79(atms/㎤)
이와 같은 목적을 해결하기 위해, 본 발명은 쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성하고, 이 단결정봉을 절단(slice)하여 실리콘 단결정 웨이퍼로 가공한 다음, 이 실리콘 단결정 웨이퍼를 열처리하여 웨이퍼 표면의 질소를 외측으로 확산시키는 실리콘 단결정 웨이퍼의 제조방법을 제공한다.
이와 같이, CZ법에 의해 단결정봉을 육성할 때 질소를 도프하므로써, 상기 단결정의 성장중에 도입되는 결정결함의 성장을 억제할 수 있다. 또한, 결정결함 성장이 억제되는 결과, 결정성장속도를 고속화할 수 있으므로 결정의 생산성을 현저히 개선할 수 있다.
그리고, 이와 같은 질소를 도프한 실리콘 단결정으로부터 가공된 웨이퍼를 열처리하여 웨이퍼 표면의 질소를 외측으로 확산하면 웨이퍼 표층부에서는 결정결함이 극히 적음은 물론, 질소도 외측으로 확산되기 때문에, 제작되는 디바이스에 악영향을 미치지 않는다. 또한, 이 열처리에 의해 동시에 산소가 외측으로 확산되는 경우는 표면의 결함밀도를 한층 더 저감할 수 있다. 한편, 웨이퍼의 벌크(bulk) 부에서는 질소의 존재로 산소석출이 촉진되므로 충분한 IG효과를 갖는 웨이퍼를 제조할 수 있다.
쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때 도프하는 질소농도를 1×1010~5×1015atoms/㎤로 함이 바람직하다.
이는 결정결함의 성장을 충분히 억제하려면 1×1010atoms/㎤이상으로 함이 바람직하고, 실리콘 단결정의 단결정화가 방해되지 않도록 하려면 5×1015atoms/㎤ 이하로 함이 바람직하기 때문이다.
쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때 단결정봉에 함유되는 산소농도를 1.2×1018atoms/㎤(ASTM `79값(15ppma:JEIDA값))이하로 함이 바람직하다.
이와같이 저산소로 하면 결정결함 성장을 보다 억제할 수 있고, 표면층 에서의 산소석출물의 형성도 방지할 수 있다. 벌크부에서는 질소의 존재에 의해 산소석출이 촉진되므로 저산소로서도 충분히 IG효과를 발휘할 수 있다.
본 발명의 실시예에서 웨이퍼 표면의 질소를 외측으로 확산시키는 열처리는 900℃~실리콘의 융점이하의 온도에서 행한다.
이와 같은 온도범위에서 열처리를 하면, 웨이퍼 표면층의 질소를 충분히 외측으로 확산할 수 있음은 물론, 동시에 산소를 외측으로 확산시킬 수 있음에 따라 웨이퍼 표면층의 결정결함을 극력 저감할 수 있다. 벌크부에 있어서는 열처리에 의해 산소석출물이 성장될 수 있으므로 IG효과를 갖는 이상적인 웨이퍼를 제조할 수 있다.
다른 실시예에서 웨이퍼 표면의 질소를 외측으로 확산시키는 열처리는 산소, 수소, 알곤 혹은 이들의 혼합 분위기하에서 행함이 바람직하다.
이와 같은 가스 분위기에서 열처리함으로써, 실리콘 웨이퍼에 유해가 되는 표면피막을 형성시키지 않으면서 유효하게 산소, 질소를 외측으로 확산시킬 수 있다.
질소를 외측으로 확산시키는 열처리의 예로는 게터링 열처리 및/또는 디바이스제조 열처리가 포함된다. 이들 열처리는 질소를 외측으로 확산시키기 위한 목적으로만 행해져서는 안된다.
본 발명은 또한, 쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 질소농도, 산소농도 및 냉각속도를 제어하면서 육성한 다음, 이 실리콘 단결정봉을 절단하여 웨이퍼로 가공하는 실리콘 단결정 웨이퍼의 제조방법에 관한 것이다.
이와 같이, 산소농도 및 냉각속도 뿐만 아니라 질소 도프량을 제어하여 실리콘 단결정봉을 육성하면 무결함층 깊이와 내부 미소 결함 밀도의 제어 범위가 대폭적으로 확대되는데, 이때의 무결함층 깊이는 2~ 12㎛, 또 내부 미소 결함 밀도는 1×108~2×1010개/㎤ 로 고품질의 실리콘 단결정 웨이퍼를 제조할 수 있다.
이 경우, CZ법에 의해 육성되는 실리콘 단결정 잉고트에 질소의 도핑농도는 1×1012~ 1×1015atoms/㎤로 제어함이 바람직하고, 상기 단결정봉에 함유되는 산소농도는 9~ 17ppma(JEIDA) 로 제어함이 바람직하며, 또한, 1150℃ ~ 1080℃까지의 냉각속도를 1.0 ~ 4.5℃/min의 범위로 제어함이 바람직하다.
이와같이, 질소를 도프한 실리콘 단결정봉을 육성할 때 질소농도, 산소농도, 냉각속도를 상기 범위로 제어하므로써, 무결함층 깊이가 확실하게 2~ 12㎛이고, 또 내부 미소 결함 밀도가 1×108~2×1010개/㎤ 로 제어된 실리콘 단결정 웨이퍼를 제조할 수 있다.
본 발명의 제조방법으로 제조된 실리콘 단결정 웨이퍼는 예를 들면, 질소를 도프하는 쵸크라스키법으로 육성된 실리콘 단결정봉을 절단하여 실리콘 단결정 웨이퍼를 만들고 이 실리콘 단결정 웨이퍼를 열처리하여 그 표면위에 질소를 외측으로 확산시킨 것이다.
이러한 실리콘 단결정 웨이퍼는, 질소농도를 1×1010~ 5×1015atoms/㎤ 로 할 수 있으며, 또한, 산소농도를 1.2×1018atoms/㎤(ASTM'79) 이하로 할 수 있다.
본 발명에 따라, 질소를 외측으로 확산시키기 위한 열처리는 900℃~실리콘의 융점이하의 온도에서 행할 수 있으며, 또한, 이 열처리는 산소, 수소, 알곤 혹은 이들의 혼합 분위기하에서 행할 수 있다.
이러한 실리콘 단결정 웨이퍼에서는 표면층의 결정결함이 극히 적게 되며, 벌크부에서 산소석출에 의해 충분한 IG효과가 있게 된다. 특히, 웨이퍼 표면의 결정결함 밀도를 30개/㎠ 이하로 할 수 있으므로 디바이스제작시 수율을 현저히 개선할 수 있게 된다.
본 발명의 방법에 의해 제조된 실리콘 단결정 웨이퍼는 예를 들어, 질소를 도프하는 쵸크라스키법에 의해 육성된 실리콘 단결정봉을 절단하여 만든 실리콘 단결정 웨이퍼는 게터링 열처리후 또는 디바이스제조 열처리후의 무결함층 깊이를 2~ 12㎛로 할 수 있으며, 또 게터링 열처리후 또는 디바이스제조 열처리후의 내부 미소 결함 밀도를 1×108~2×1010개/㎤로 할 수 있다.
이와 같이, 질소를 도프하는 쵸크라스키법에 의해 육성된 실리콘 단결정봉을 절단하여 만든 실리콘 단결정 웨이퍼는, 게터링 열처리후 또는 디바이스제조 열처리후의 무결함층 깊이가 2~ 12㎛, 또 게터링 열처리후 또는 디바이스제조 열처리후의 내부 미소 결함 밀도가 1×108~2×1010개/㎤로 될 수 있는 바, 종래의 실리콘 단결정 웨이퍼에 비하여 이들 값을 대폭적으로 넓은 범위에서 제어 가능하게 되어 디바이스의 형성영역이 넓으면서도 높은 게터링 능력을 갖는 실리콘 단결정 웨이퍼가 될 수 있다.
여기서 "게터링 열처리"라 함은 육성된 실리콘 단결정봉을 웨이퍼로 가공한 후부터 디바이스공정에 이르기 전까지에 실시되는 열처리를 총칭한다. 이러한 열처리의 주요목적은 위에서 언급한 바와 같이 웨이퍼의 표면위에 질소를 외측으로 확산시킴과 함께 산소불순물을 외측으로 확산시켜서 표면근처의 결정결함을 소멸하는 것이다. "디바이스 열처리"라 함은 웨이퍼를 게터링열처리 등의 처리한 다음 디바이스제조 공정에서 행해지는 열처리를 총칭하는 것이다.
이 경우, 상기 실리콘 단결정 웨이퍼의 질소농도가 1×1012~ 1×1015atoms/㎤ 인 것이 바람직하다.
결정결함의 크기를 적게 하여 결함의 성장을 억제하려면 질소농도를 1×1010atoms/㎤ 이상으로 함이 바람직하다. 단결정화를 방해하지 않도록 하려면 질소농도를 5×1015atoms/㎤ 이하로 함이 바람직하다. 그러나, 1×1012~ 1×1015atoms/㎤의 범위의 질소농도는 결정결함의 성장 억제에 크게 효과적인 질소농도이기 때문에 웨이퍼의 질소농도가 이 범위이면 결정결함의 크기를 충분히 작게 할 수 있고, 게터링 열처리후에 무결함층 깊이를 깊게 할 수 있다.
이 경우, 상기 실리콘 단결정 웨이퍼의 산소농도가 9~ 17ppma(JEIDA) 임이 바람직하다.
실리콘 단결정 웨이퍼의 산소농도가 이 범위 값이면 결정결함의 성장 형성을 한층 더 억제할 수 있고, 무결함층에서의 산소석출물의 형성을 방지할 수 있다. 벌크부에서는 질소의 존재에 의해 산소석출물이 촉진되기 때문에 상기 범위의 하한값인 9ppma 정도의 저산소농도에서도 충분히 IG효과를 발휘할 수 있다.
이 경우, 상기 실리콘 단결정봉을 결정성장시의 1150℃에서 1080℃까지의 냉각속도가 1.0 ~ 4.5℃/min의 범위로 제어하여 육성됨이 바람직하다.
결정성장중에 1150℃에서 1080℃까지의 냉각속도가 1.0 ~ 4.5℃/min의 범위이면 결정결함을 충분히 작게 할 수 있고, 게터링 열처리후의 무결함층 깊이가 2~ 12㎛이고 내부 미소 결함 밀도가 1×108~2×1010개/㎤ 인 실리콘 단결정 웨이퍼를 제조할 수 있다. 또한, 이 범위의 냉각속도이면 실리콘 단결정의 성장속도를 생산성에 악영향이 있을 정도로 늦게 할 필요가 없다.
본 발명에 따라 질소가 도프된 실리콘 단결정 웨이퍼를 IG열처리하면 CZ법에 의해 제조된 실리콘 단결정내에 결정결함의 생성을 억제할 수 있음에 따라 웨이퍼의 표면층에 결함이 극히 적고 벌크부에 산소석출이 촉진되어 충분한 IG효과를 줄 수 있는 실리콘 단결정 웨이퍼를 높은 생산성으로 용이하게 제조할 수 있다.
또한, 쵸크라스키 법으로 질소가 도프된 실리콘 단결정을 육성할 때 CZ결정내의 질소농도 및 산소농도 그리고, 결정의 성장중에 냉각속도를 조절하면 게터링 열처리후의 무결함층의 깊이가 2∼20㎛의 범위로 될 수 있다. 게터링 열처리 또는 디바이스제조후에 내부 미소결함밀도는 1×108∼2×1010의 넓은 범위로 조절할 수 있다. 이와 같이 본 발명의 실리콘 단결정 웨이퍼는 넓은 디바이스제조영역과 높은 게터링효과를 가짐에 따라 산업적가치가 매우 높다.
이하 본 발명을 상세하게 설명하지만, 본 발명은 여기에 한정되지 않는다.
본 발명자들은, CZ법에 의해 실리콘 단결정 육성중에 질소를 도프하는 기술과 실리콘 단결정 웨이퍼를 열처리하여 IG효과를 갖게 하는 기술을 조합시키므로써, 디바이스형성층(웨이퍼 표면층)에 결정결함이 적고 또한 높은 IG효과를 갖는 실리콘 단결정 웨이퍼를 높은 생산성으로 얻을 수 있음을 밝혀내고 이러한 모든 조건을 정밀 조사하여 본 발명을 완성시킨 것이다.
또한, 본 발명은 산소농도 및 냉각속도를 제어하는 종래방법에다 실리콘 단결정내의 질소농도를 제어하는 기술을 부가하면, 무결함층 깊이와 내부 미소 결함 밀도의 제어범위를 대폭적으로 확대할 수 있다는 발견에 기초하여 완성된 것이다.
종래기술에서는 실리콘 웨이퍼의 무결함층 깊이와 내부 미소 결함 밀도가 극히 좁은 범위로 밖에 제어할 수 없었다. 도3은 산소농도 등의 각 파라미터 값에 있어서의 실리콘 단결정 웨이퍼의 무결함층 깊이 및 내부 미소 결함 밀도를 보인 그래프이다.
도3에 보듯이, 종래의 방법과 같이 산소농도와 냉각속도를 변경시키면, 산소농도가 9~17ppma인 웨이퍼에서는 무결함층 깊이를 0~0.5㎛, 내부 미소 결함 밀도를 8×106~1×109개/㎤의 좁은 범위로 밖에 제어할 수 없다.
그 원인은 결정결함 크기와 산소석출물 크기 및 그 밀도에 있는 것으로 알려져 있다.
도4(a), (b)는 실리콘 단결정 웨이퍼내의 결정결함, 산소석출물을 모식적으로 보인 도면이다. 도4(b)는 종래의 방법으로 제조된 웨이퍼내의 모습이다. 도4(b)에 도시된 바와 같이, 종래의 방법으로 제조된 웨이퍼내에는 결정결함의 밀도가 적고 결함수는 적지만, 크기가 큰 결정결함이 발생된다. 이 크기가 큰 결정결함은 이후의 게터링 열처리에 의해 충분히 제거될 수 없으며 무결함층 깊이를 얇게 한다. 더욱이, 웨이퍼 벌크부에서의 산소석출물의 밀도가 적고, 그 크기도 적기 때문에 게터링능력이 떨어진다.
그래서 본 발명자들은 쵸크라스키법에 의해 실리콘 단결정을 육성할 때 질소의 도프와 그 양의 제어에 착안하였다. 도3에 본 발명의 실리콘 단결정 웨이퍼의 각 파라메타 값에 있어서의 무결함층 깊이 및 내부 미소 결함 밀도를 함께 기재하였다. 도3에 의한 본 발명의 웨이퍼에는 무결함층 깊이를 2~ 12㎛로, 내부 미소 결함 밀도를 1×108~2×1010개/㎤로 넓은 범위로 제어하는 것이 가능하다.
또한, 도4(a)에 본 발명의 웨이퍼 내부를 나타내었다. 도4(a)에 나타난 바와 같이, 본 발명방법에 의하여 제조된 웨이퍼내에는 결정결함의 밀도가 높고 결함의 수도 많지만, 발생된 결정결함의 크기가 작다. 이러한 크기가 작은 결정결함은 그 후의 게터링 열처리 등에서 용이하게 제거할 수 있다. 따라서, 무결함층 깊이를 종래의 웨이퍼에 비하여 대폭적으로 증가시킬 수 있다.
이와 더불어 게터링 열처리에 의해 용해하기 어려운 크기가 큰 산소석출물이 대량으로 웨이퍼의 벌크부에 석출하기 때문에 종래의 웨이퍼에 비하여 게터링 효과를 훨씬 높을 수 있다.
본 발명의 실리콘 단결정 웨이퍼가 이러한 성질을 갖는 것은, 적정한 양으로 제어된 질소가 도프되어 있기 때문이다. 즉, 질소를 실리콘 단결정중에 도프하면 실리콘중의 원자 공공의 응집이 억제되어 결정결함 밀도가 저하하는 것이 지적되어 있다(T. Abe and H. Takeno, Mat. Res. Soc. Symp. Proc. Vol. 262, 3, 1992). 이 효과는 원자 공공의 응집과정이 균일 핵형성에서 불균일 핵형성으로 이행하기 때문이라 여겨진다. 따라서, CZ법에 의해 실리콘 단결정을 육성할 때, 질소를 도프하면 결정결함 크기를 매우 작게 한 실리콘 단결정 및 이를 가공한 실리콘 단결정 웨이퍼를 얻을 수 있다. 이러한 방법에 따르면, 종래의 방법과는 달리 결정의 성장속도를 반드시 저속화할 필요가 없기 때문에 실리콘 단결정 웨이퍼를 높은 생산성으로 제조할 수 있다.
실리콘 단결정내에 질소원자는 결정의 성장과정에서 산소석출을 촉진시키는 것으로 알려져 있다(예를들면, F. Shimura and R. S. Hockett, Appl. Phys. Lett. 48,224, 1986). 따라서, 적당한 양으로 질소를 도프하면, 산소석출물의 밀도를 증가시키고 실리콘 단결정 웨이퍼의 게터링효과를 개선시킬 수 있다.
그러나, CZ법에 의해 실리콘 단결정 웨이퍼에 질소를 도프하면, 디바이스공정 등에서 열처리에 의하여 디바이스 형성층내에 OSF(산화 유기 적층결함) 등의 산소석출에 기인한 결함이 많이 생긴다. 따라서, 질소를 도프한 CZ 실리콘 단결정 웨이퍼는 디바이스제작용 웨이퍼로는 통상적으로 이용하지 않는다.
결정내에 질소를 도프할 때 결정결함(그로우-인 결함)이 성장되기 어렵다는 잇점을 활용하는 본 발명에서는, 고온 열처리로 표면층내 산소 및 질소를 외측으로 확산시켜서 산소석출에 기인하여 발생하는 결함을 막을 수 있음에 따라 웨이퍼의 표면에 극히 결정결함이 적은 실리콘 단결정 웨이퍼를 얻음에 성공했다.
본 발명에 따르면, 웨이퍼의 벌크부에는 질소가 함유되어 산소의 석출이 촉진되는 결과, 같은 산소농도를 갖으면서 질소가 함유되지 않는 통상의 웨이퍼 보다도 석출물이 더 존재하기 때문에 IG효과가 강하된다. 따라서, 이러한 웨이퍼에서는 산소농도가 줄어들어서 표면에의 결정결함의 발생이 한층 더 억제될 수 있다.
더욱이 CZ법에서 결정의 인상속도를 저감할 필요가 없기 때문에 높은 생산성을 얻을 수 있다.
질소를 실리콘 단결정중에 도프하면 실리콘에 발생된 결정결함이 감소하는 이유는 전술한 바와 같이, 원자공공의 응집과정이 균일 형성에서 불균일 형성으로 이행하기 때문이라 여겨진다.
따라서, 도프할 질소의 농도는 불균일 핵형성을 충분히 일으키기 위해 1×1010atoms/㎤ 이상으로 함이 바람직하다. 또한 질소가 실리콘 단결정내 질소의 고용한계인 5×1015atoms/㎤을 넘으면 실리콘 단결정의 단결정화를 저해할 수도 있다. 따라서, 이 농도를 넘지 않도록 제어한다.
나아가, 본 발명자들은, 이 질소농도에 기초하여 연구를 계속한 결과, 결정결함 발생을 억제하고, 무결함층 깊이 및 내부 미소 결함 밀도의 조절에 가장 효과적인 질소농도는 1×1010atoms/㎤ ~ 5×1015atoms/㎤ 의 범위이고, 보다 바람직하게는 1×1012atoms/㎤ ~ 1×1015atoms/㎤ 의 범위임을 알아냈다. 이는 위에서 언급한 범위와 같이 도프할 질소의 농도가 비교적 높으면 용이하게 무결함층 깊이와 내부 미소 결함 밀도를 본 발명의 범위로 제어할 수 있기 때문이다.
또한, 본 발명자는 무결함층 깊이와 내부 미소 결함 밀도를 본 발명의 범위로 제어하려면 산소농도를 바람직하게는 9~17ppma(JEIDA)의 범위로 보다 바람직하게는 15ppma이하로 함이 바람직함을 알았다. 이는 산소농도가 17ppma이하 특히 15ppma이하이면 웨이퍼 가공후, 디바이스가 형성되는 무결함층에 유해한 산소석출물이 형성되지 않기 때문이다. 또한, 산소농도가 9ppma 이상이면 산소석출물의 부족, 게터링 효과의 저하 및 결정강도의 저하의 문제가 일어나지 않는다. 따라서, 실리콘 단결정 웨이퍼의 산소농도는 9~ 17 ppma의 범위로 함이 바람직하다.
또한, 본 발명자들은 무결함층 깊이와 내부 미소 결함 밀도를 본 발명의 범위로 제어하려면 결정성장시의 1150℃에서 1080℃까지의 냉각속도를 1.0 ~ 4.5℃/min으로 제어하는 것이 바람직함을 알았다. 이는 결정결함의 크기가 원자공공의 응집온도 대역의 통과시간에 크게 영향을 받기 때문이다. 냉각속도가 1.0℃/min 이상으로 빠르면 결정결함 크기를 축소시킬 수 있다. 냉각속도가 4.5℃/min 이하이면 전위가 없는 결정을 성장시킬 수 있다. 따라서, 본 발명의 범위로 제어하려면 냉각속도를 1.0 ~ 4.5℃/min의 범위로 제어함이 바람직하다.
본 발명에서, CZ법에 의해 실리콘 단결정봉에 질소를 도프하는 방법은 이미 알려져 있는 방법 예를 들어, 특개소 60-251190호에 기재되어 있는 바와 같은 공지방법에 따라 육성할 수 있다.
즉, CZ법은 석영도가니안에 수용된 다결정 실리콘 원료의 융액에 종결정을 접촉시키고, 이를 회전시키면서 천천히 인상하여 소정 직경의 실리콘 단결정봉을 육성하는 방법으로, 실리콘 단결정내에 질소의 도프는 미리 석영도가니내에 질화물을 넣어 두든가, 실리콘 융액중에 질화물을 투입하든가, 질소를 함유한 분위기 가스를 이용할 수 있다. 이 때, 결정내에 도핑양은 질화물의 양, 도입되는 질소가스의 농도 혹은 시간 등을 조정하여 조정할 수 있다. 예를 들어, 질소농도는 전술한 1×1012~ 1×1015atoms/㎤로 용이하게 제어될 수 있다.
이와 같이, CZ법에 의해 단결정봉을 육성할 때 질소를 도프하면, 결정성장중에 도입되는 결정결함의 성장을 억제할 수 있다. 더욱이, 결정결함의 발생을 억제하기 위해 결정성장속도를 예를 들어, 0.4mm/min이하로 저속화할 필요가 없기 때문에 결정의 생산성을 현저히 개선할 수 있다.
실리콘내에 도입되는 결정결함의 성장이 억제되는 이유는 원자 공공의 응집과정이 균일 핵형성에서 불균일 핵형성으로 이행하기 때문이라 여겨진다.
따라서, 도프하는 질소의 농도는 1×1010atoms/㎤ 이상으로 함이 바람직하고, 보다 바람직하게는 1×1012atoms/㎤ 이상으로 하는 것이다. 이에 따라, 결정결함의 생성을 충분히 억제할 수 있다.
질소 농도가 실리콘 단결정내 질소의 고용한계인 5×1015atoms/㎤ 을 넘으면 실리콘 단결정의 단결정화 그 자체가 저해된다. 따라서, 그 농도가 이 값을 넘지 않도록 조절하는데 보다 바람직하게는 1×1015atoms/㎤이하로 하는 것이다.
본 발명에서는 CZ법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때에 단결정봉에 함유되는 산소농도를 9∼17ppma(JEIDA)이내로 조절하는 것이 바람직하고 보다 바람직하게는 1.2×1018atoms/㎤ (15ppma:JEIDA)이하로 한다.
실리콘 단결정봉을 육성할 때 함유되는 산소농도를 상기 범위로 저하시키는 방법은 종래부터 관용되고 있는 방법으로 할 수 있다. 예를 들면, 도가니 회전수의 감소, 도입 가스유량의 증가, 분위기 압력의 저하, 실리콘 융액의 온도분포 및 대류의 조정 등에 의해 간단히 상기 산소농도범위로 할 수 있다.
또한, 전술한 바와 같이, 본 발명에서는 CZ법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때, 결정성장중의 냉각속도를 1.0~ 4.5℃/min으로 조절한다.
실제로 이러한 결정 제조조건을 실현하려면, 예를 들어 결정의 인상속도를 조정하여 결정의 성장속도를 증감시키는 방법에 의해 행할 수 있다. 혹은 CZ법으로 리콘 단결정을 제조하기 위한 장치의 챔버내에 결정을 임의의 냉각속도로 냉각할 수 있는 장치를 마련하여도 좋다. 이 같은 냉각장치로서는 냉각가스를 분사하여 결정을 냉각할 수 있는 장치 혹은 융액위의 일정 위치에서 결정을 둘러싸는 수냉링 같은 장치일 수 있다. 이 경우 상기 냉각방법과 결정의 인상속도를 조정하므로써, 상기 범위내로 냉각속도를 조정할 수 있다.
이렇게 하여 CZ법에 있어서, 소정 농도의 질소가 도프되고, 소정 농도의 산소를 함유하고, 소정의 냉각속도로 결정성장이 된 실리콘 단결정봉을 얻을 수 있다. 이 실리콘 단결정봉을 통상의 방법에 따라 inner diameter blade slicer 혹은 wire saw 등의 절단장치로 절단한 후, 면취(chamfering), 래핑(lapping), 에칭, 연마 등의 공정을 거쳐 실리콘 단결정 웨이퍼로 가공한다. 물론, 이들의 공정은 예시적으로 열거한 것으로, 이들 외에도 세정 등 각종 공정이 있을 수 있으며, 이들 공정은 목적에 따라 적절히 변경될 수 있으며 즉, 공정순서의 변경, 일부공정이 생략될 수 있다.
그런 다음, 실리콘 단결정 웨이퍼를 예를 들어 게터링 열처리 및/또는 디바이스열처리하여 웨이퍼 표층의 질소를 외측으로 확산시킨다.
웨이퍼 표면의 질소를 외측으로 확산시키는 것은 질소의 산소석출 촉진효과에 의해 디바이스가 형성되는 웨이퍼 표면층의 영역에서 산소의 석출로 생기는 결함이 디바이스에 악영향을 미치는 것을 방지하기 위해서이다. 또한, 결정성장중에 질소의 결정결함억제 효과와 어울러져 웨이퍼 표면층을 현저하게 저결함화할 수 있다.
이 경우 실리콘내에서 질소의 확산속도는 산소보다 현저히 빠르므로 열처리를 하면, 표면의 질소를 확실히 외측으로 확산시킬 수 있다.
웨이퍼 표면의 질소를 외측으로 확산시키는 구체적인 열처리 조건으로서는 900℃~ 실리콘의 융점이하의 온도에서 행함이 바람직하다.
이와 같은 온도범위에서 열처리를 행하면, 충분히 웨이퍼 표면층의 질소를 외측으로 확산할 수 있음은 물론, 동시에 산소도 외측으로 확산시킬 수 있으므로 표면층에 있어서의 산소석출물에 기인하는 결함 발생을 거의 완전히 방지할 수 있다.
한편, 벌크부에 있어서는 상기 열처리에 의해 산소석출물을 성장시킬 수 있으므로 웨이퍼에는 IG효과가 얻어질 수 있다. 특히, 본 발명에서 벌크부에 있어서는 질소의 존재에 의해 산소석출이 촉진되어 IG효과가 높게 되며, 이에 따라 저산소농도의 실리콘 웨이퍼에서도 충분한 IG효과를 발휘할 수 있게 된다.
900℃~ 실리콘의 융점이하의 온도에서의 열처리는 1단으로 할 수도 있고, 복수개의 단으로 할 수도 있다. 또한, 다른 열처리와 복합하여 행할 수도 있다. 예를 들면 900℃~ 실리콘 융점이하의 고온 열처리한 다음에 650℃~ 800℃ 정도의 저온 열처리할 수도 있다. 이것에 의해 벌크부의 산소석출물을 성장시킬 수 있어 IG효과를 보다 높일수 있다.
또한, 웨이퍼 표면의 질소를 외측으로 확산시키기 위한 열처리는 산소, 수소, 알곤 또는 이들의 혼합 분위기하에서 행함이 바람직하다.
이러한 가스 분위기에서 열처리를 행하면 실리콘 웨이퍼에 유해로 되는 표면피막을 형성시키지 않으면서 효율적으로 질소를 외측으로 확산시킬 수 있다. 특히, 수소, 알곤 혹은 이들의 혼합 분위기와 같은 환원성 분위기에서 고온 열처리하면 웨이퍼 표면의 결정결함을 쉽게 소멸할 수 있다.
이와 같이 CZ법에 의해 질소를 도프하는 본 발명에서는, 실리콘 단결정 웨이퍼 표면의 질소가 열처리에 의해 외측으로 확산되어 무결함층 깊이가 2~ 12㎛이고, 또한 내부 미소 결함 밀도가 1×108~ 2×1010개/㎤인 실리콘 단결정 웨이퍼를 얻을 수 있다.
이와 같은 실리콘 단결정 웨이퍼는 디바이스가 형성층인 표면층에서 결정결함이 극히 적고, 무결함층이 깊기 때문에 디바이스를 자유롭게 설계할 수 있다. 더욱이 벌크부에는 충분한 산소석출물이 존재하기 때문에 IG효과가 높다. 특히, 웨이퍼 표면의 결정결함 밀도를 30개/㎠ 이하로 할 수 있으므로 디바이스 제작시의 수율을 현저히 개선할 수 있게 된다.
[실시예]
이하, 본 발명을 실시예 및 비교예를 통해 보다 구체적으로 설명하지만, 본 발명은 이들에 한정되지 않는다.
(실시예1, 비교예1)
CZ법에 따라 직경 18인치인 석영 도가니에 원료 다결정 실리콘 40Kg를 장입하고, 직경 6인치, 방위 <100>의 결정봉을 통상의 인상속도인 0.8~1.5mm/min의 범위의 다양한 속도로 10개 인상하였다. 이 중 5개에는 원료중에 미리 0.12g의 질화규소막을 구비한 실리콘 웨이퍼를 투입하여 인상한 것이다. 나머지 5개는 질소를 도프하지 않고 인상한 것이다. 이들 모두 인상할 때 단결정내의 산소농도가 0.9~1.0×1018atoms/㎤ (ASTM'79)이 되도록 도가니의 회전수를 조정하였다.
질소를 도프한 결정봉의 끝부분의 질소농도를 FT-IR에 의해 측정한 바, 평균적으로 5.0×1014atoms/㎤ 였다(질소의 편석계수는 매우 작으므로 결정봉의 직통부의 농도는 이 값 이하가 된다). 또한, 모든 결정봉의 산소농도를 FT-IR에 의해 측정한 바, 모두 대략 0.9~1.0×1018atoms/㎤ 의 산소농도가 되어 있음을 확인하였다.
이와 같이 하여 얻어진 단결정봉을 wire saw를 이용하여 웨이퍼를 절출하고, 면취, 래핑, 에칭, 경면연마 가공을 하였다. 모든 단결정봉은 질소도프의 유무이외의 조건을 제외하고는 거의 동일한 조건으로 제조되었다. 2종류의 직경 6인치 실리콘 단결정 경면 웨이퍼를 제작하였다.
얻어진 실리콘 단결정 웨이퍼를 Secco 에칭하고, 표면으로부터 5㎛이하까지에 존재하는 결정결함(그로우-인 결함) 밀도를 알아보기 위해 표면을 현미경 관찰하여 피트 밀도를 측정하였다.
측정 결과를 도1에 나타내었다. 검은 원들은 질소를 도프한 본 발명의 방법에 따른 결과를 나타낸 것이다. 하얀 원들은 질소를 도프하지 않은 종래의 방법에 따른 결과를 나타낸 것이다.
이 결과를 보면, 질소를 도프하는 본 발명에서는 인상속도를 1.0mm/min 이상이라는 종래와 동등 이상의 속도에서 인상하였음에도 종래의 방법 보다 웨이퍼의 결정결함밀도가 20분의 1정도로 감소하였다. 즉, 질소를 도프하면 결정결함의 생성과 성장이 억제되는 것이 명백하다.
다음에, 상기 웨이퍼를 1000℃에서 10시간 열처리하여 웨이퍼 표면의 질소 혹은 산소를 외측으로 확산시킴과 함께 벌크부내에 산소를 석출시켰다. 이때의 분위기 가스는 100% 산소, 100% 알곤, 100% 수소, 또는 50% 알곤과 50% 수소의 혼합가스로 하였다.
이와 같이 열처리한 다음 웨이퍼를 Secco 에칭하고, 다시 표면을 현미경 관찰하여 피트 밀도를 측정하므로써, 결정결함 밀도에 변화가 있는가를 측정하였다.
질소를 도프한 경우의 결과를 도1에 함께 그렸다.
이 결과를 보면, 질소를 도프한 웨이퍼 표면의 결정결함은 1000℃의 열처리에 의해 약 20개/㎠ 이하로까지 감소함을 알 수 있었다.
즉, 열처리에 의해 질소 및 산소가 외측으로 확산하여 웨이퍼 표면의 결정결함이 제거되었다. 특히, 웨이퍼 표면의 결정결함 밀도를 30개/㎠ 이하로 확실히 저감할 수 있다.
상기와 같이 열처리한 다음, 웨이퍼의 산화막 내압특성(C-모드)을 측정하였다. 산화막 내압특성(C-모드)은, 산화막 두께: 25nm, 측정 전극: 인 도프된 폴리실리콘, 전극 면적: 8㎟, 판정 전류밀도: 1mA/㎠로 하여 측정하였다.
일반적으로 절연 파괴전계(dielectric breakdown electric field)가 8MV/cm 이상의 것을 양품으로 판정한다. 이 측정 결과를 도2에 나타내었다.
본 발명에 따라 질소를 도프한 실리콘 단결정 웨이퍼를 열처리하면, 곡선 A∼D로 표시된 바와 같이, 어떤 열처리 분위기로 하여도 높은 수율로서 8MV/cm이상의 산화막내압을 갖는 양품을 얻을 수 있다. 종래법에 따르면 곡선 E로 표시된 바와 같이, 8MV/cm 이상의 산화막내압을 갖는 불량품이 약 70%나 발생하였다.
상기 열처리한 웨이퍼를 절개(cleave)하고, 그 절개면(웨이퍼 단면)을 Secco 에칭을 한 다음, 그 절개된 표면을 현미경 관찰하여, 웨이퍼의 벌크부내의 산소 석출물의 밀도(피트 밀도)를 재측정하였다.
그 결과, 질소가 도프되어 있지 않은 종래법의 웨이퍼에서는 피트밀도가 5×102~ 5×103/㎠ 정도인데 반해, 본 발명의 웨이퍼에서는 1×104/㎠ 이상인 피트 밀도였다. 즉, 본 발명방법에서는 저산소임에도 충분한 IG효과를 갖는 실리콘 단결정 웨이퍼를 제작할 수 있다.
(실시예2, 비교예2)
CZ법에 의해 직경 18인치인 석영 도가니내에 원료 다결정 실리콘을 장입하고, 직경 8인치, P형, 방위 <100>, 저항율 10Ω·cm의 결정봉을 질소도프량, 산소농도, 냉각속도를 다양하게 변화시키면서 12개 인상하였다.
질소의 도프량은 원료중에 소정량의 질화규소막을 구비한 실리콘 웨이퍼를 미리 장입하여 조정하였다. 산소농도는 인상중 도가니 회전수를 제어하여 조정하였다. 냉각속도는 단결정봉의 인상속도를 변화시켜 결정의 성장속도를 변화시키므로써 조정하였다.
이렇게 하여 얻은 단결정봉을 wire saw로 절단하여 웨이퍼로 절출하고, 면취, 래핑, 에칭, 경면연마 가공을 하였다. 모든 단결정봉은 질소의 도프량, 산소농도 및 냉각속도를 제외하고는 거의 동일조건으로 제조하였다. 12종류의 직경 8인치의 실리콘단결정 경면 웨이퍼를 복수개 제작하였다.
이렇게 하여 얻은 실리콘 단결정 웨이퍼를 게터링 열처리하였다. 게터링 열처리는 실리콘 단결정 웨이퍼를 50%의 수소와 50%의 알곤의 분위기하에서 6℃/min의 승온율로 1200℃까지 승온하고, 1200℃에서 60분간 유지한 후 3℃/min의 냉각속도로 냉각하였다.
그런 다음, 이렇게 얻은 12종류의 실리콘 단결정 웨이퍼의 무결함층 깊이를 측정하였다. 무결함층 깊이의 평가는 다음과 같이 하였다. 상기 웨이퍼의 표면을 연마하여 표면으로부터의 연마제거량을 변화한 웨이퍼를 준비했다. 그런 다음, 이 웨이퍼를 80℃의 SC-1혼합용액(수용성 암모니아(NH4OH)와 과산화수소(H2O2) 및 초순수를 1:1:20으로 혼합한 용액)에서 1시간동안 세정하여 미소의 COP(결정배향입자)를 드러낸 다음, 웨이퍼 표면위에 0.1㎛이상 크기의 COP개수를 KAL/Tencor사의 SPI 입자 계산기로 측정하였다. 연마 제거는 1㎛마다 12㎛ 깊이까지 행하였다.
또한, 무결함층 깊이는 상기와 같이, 표면으로부터 연마제거량을 변화한 웨이퍼에 대하여 산화막 내압특성(oxide dielectric breakdown voltage characteristcs)을 평가하므로써 행하였다. 산화막 내압 특성은 TZDB(Zero Dielectric Breakdown)의 C 모드 수율, 상세히는 인 도프 폴리실리콘 전극(산화막 두께 25nm, 측정전극:인 도프된 폴리실리콘, 전극 면적 8㎟)을 제작하고 판정 전류밀도를 1㎃/㎠로 하여 평가하였다. 절연파괴전류(dielectric breakdown electric field)가 8MV/cm 이상의 것을 양품으로 하였다. 웨이퍼 표면위에 100개의 전극을 측정한 경우 양품율을 C 모드 양품율로 하였다.
또한, TDDB(time dependent dielectric breakdown)의 γ-모드 수율로도 평가하였다. 이 평가는 인 도프 폴리실리콘 전극(산화막 두께 25nm, 전극 면적 4㎟)를 제작하고, stress 전류 0.01㎃/㎠를 연속적으로 흘려서 행하였다. 전하량 25C/㎠ 이상에서 절연파괴가 발생하는 것을 양품으로 평가하였다. 웨이퍼의 표면위에 100개의 전극을 측정한 경우의 양품율을 γ 모드 양품율로 하였다.
그리고, TZDB 및 TDDB 양측의 평가에 있어서 양품율이 90%이상인 경우를 무결함층으로 판정하였다.
이후, 이들 12종류의 실리콘 단결정 웨이퍼를 디바이스 열처리를 모사한 열처리를 실시하였다. 이 열처리는 실리콘 단결정 웨이퍼를 질소분위기에서 800℃의 열처리를 4시간 실시한 후, 1000℃의 산화 열처리를 16시간 실시하므로써 행하였다.
그런 다음, 이들 12종류의 실리콘 단결정 웨이퍼의 내부 미소 결함 밀도를 평가하였다. 이 내부 미소 결함 밀도의 측정은 OPP(optical precipitate profiler)법으로 행하였다. 이 OPP법은 Normalski 형 미분 간섭 현미경을 응용한 것이다. 이 방법은, 광원으로부터 오는 레이저광을 편광 프리즘으로 2개의 직교하는 90。 위상이 다른 직선 편광의 빔으로 분리하고, 웨이퍼 경면측에서 입사시킨다. 이때, 하나의 빔이 결함을 가로 질러가면 위상 이동이 생기고, 또 하나의 빔과의 위상차가 생긴다. 이 위상차를 웨이퍼 바깥면 투과후에 편광 분석기에 의해 검출하므로써 결함을 검출한다.
이렇게 하여 얻어진 측정 결과를 표1에 나타내었다. 여기서 무결함층 깊이의 평가는 다음과 같이 행하였다. 웨이퍼 표면내의 COP수가 100보다 적은 깊이까지를 무결함층으로 평가하고, 또한 산화막 내압특성에 의한 평가는 양품율이 90%이상인 깊이를 무결함층의 깊이로 평가했다.
질소농도(atoms/㎤) 냉각속도(℃/min) 산소농도(ppma:JEIDA) 무결합층 깊이(㎛ 내부 미소결함밀도(개/㎤)
COP수에의한 평가 산화막내압특성에의한 평가
3×1014 2.3 101416 1262 1263 1 x 1098×1099×109
3.5 101416 121212 1275 2×1099×1091×1010
3×1013 2.3 14 2 3 1×109
3.5 1216 96 63 3×1099×109
2×1012 3.5 12 7 3 7×108
없음 2.33.5 1410 0.30.1 0.50.5 2×1085×107
표1에서 알 수 있듯이, 본 발명에 따라 질소농도를 제어하여 육성된 단결정으로부터 제작된 웨이퍼는 산소농도 및 냉각속도만을 제어하여 제작된 종래의 웨이퍼에 비하여 무결함층 깊이와 내부 미소 결함 밀도가 현저하게 향상되었다. 또한, 무결함층 깊이를 COP수에 의한 평가 및 산화막 내압에 의한 평가 중 낮은 값을 나타내고 있는 것을 무결함층 깊이로 하여 도3에 나타내었다. 도3과 같이, 실시예인 본 발명에 관련된 웨이퍼는 비교예인 종래의 웨이퍼에 비하여 무결함층 깊이과 내부 미소 결함밀도의 제어 가능범위가 대폭 확대하고 있음이 판단된다.
또한, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고 동일한 작용효과를 보이는 것은 어느 것이나 본 발명의 기술적 범위에 포함된다.
예를 들면, 본 발명에 있어서 쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때에는 융액에 자장이 인가될 수도 있고 되지 않을 수도 있다. 본 발명의 상세한 설명에서 쵸크라스키법이라는 용어는 소위 자장을 인가하는 MCZ법도 포함된다.
또한, 상기에서는 함유 산소농도를 저산소농도로 한 경우에 보다 저결정결함으로 할 수 있음을 보였지만, 본 발명은 이것에 한정되지 않는데 예를 들어 산소농도가 1.2∼1.5×1018atms/㎤(15∼17ppma:JEIDA) 혹은 그 이상의 고산소농도의 경우에 있어서도 본 발명의 효과가 달성될 수 있는 것이다.
위에서 언급한 게터링 열처리와 디바이스 제조열처리 또한 어디까지나 하나의 예시이며, 제조되는 디바이스의 사양 등에 의해 적의 변경이 가능한 것이다.
본 발명에서는 쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성하고, CZ 결정중의 질소농도, 산소농도 및 결정성장중의 냉각속도를 제어하므로써, 게터링 열처리후의 무결함층 깊이를 2~ 12㎛의 범위로 할 수 있고, 게터링 열처리후 혹은 디바이스 제조 열처리후의 내부 미소 결함밀도를 1×108~ 2×1010개/㎤ 로 넓은 범위로 제어할 수 있는 것이다. 이 때문에 본 발명의 실리콘 단결정 웨이퍼는 디바이스 제작 영역이 넓고, 높은 게터링 능력을 갖게 되며, 산업상의 이용가치는 대단히 높다.

Claims (21)

  1. 쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성하고, 이 단결정봉을 절단(slice)하여 실리콘 단결정 웨이퍼로 가공한 후, 이 실리콘 단결정 웨이퍼를 열처리하여 이 웨이퍼 표면의 질소를 외측으로 확산시킴을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법
  2. 제1항에 있어서, 상기 쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때 상기 단결정봉에 도프하는 질소농도를 1×1010~5×1015atoms/㎤로 함을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법
  3. 제1항에 있어서, 상기 쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때 상기 단결정봉에 함유되는 산소농도를 1.2×1018atoms/㎤이하로 함을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법
  4. 제1항에 있어서, 상기 웨이퍼 표면의 질소를 외측으로 확산시키는 열처리를 900℃~실리콘의 융점이하의 온도에서 행함을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법
  5. 제1항에 있어서, 상기 웨이퍼 표면의 질소를 외측으로 확산시키는 열처리를 산소, 수소, 알곤 혹은 이들의 혼합 분위기하에서 행함을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법
  6. 실리콘 단결정 웨이퍼를 제조하는 방법에 있어서,
    쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 질소농도, 산소농도 및 냉각속도를 제어하면서 육성한 다음, 이 단결정봉을 절단(slice)하여 웨이퍼로 가공함을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법
  7. 제6항에 있어서, 상기 쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때, 상기 단결정봉에 도프하는 질소농도를 1×1012~ 2×1015atoms/㎤로 함을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법
  8. 제6항에 있어서, 상기 쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때, 상기 단결정봉에 함유되는 산소농도를 9~ 17ppma로 제어함을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법
  9. 제6항에 있어서, 상기 쵸크라스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때, 상기 1150℃ ~ 1080℃까지의 냉각속도를 1.0 ~ 4.5℃/min의 범위로 제어함을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  10. 제1항의 방법으로 제공되는 실리콘 단결정 웨이퍼.
  11. 제6항의 방법으로 제공되는 실리콘 단결정 웨이퍼.
  12. 쵸크라스키법에 의해 질소를 도프하여 육성한 실리콘 단결정봉을 절단하여 제조한 실리콘 단결정웨이퍼에 있어서, 상기 실리콘 단결정 웨이퍼 표면의 질소는 열처리에 의해 외측으로 확산됨을 특징으로 하는 실리콘 단결정 웨이퍼.
  13. 제 12항에 있어서, 상기 단결정 웨이퍼에 도프되는 질소의 농도는 1×1010~5×1015atoms/㎤로 함을 특징으로 하는 실리콘 단결정 웨이퍼
  14. 제12항에 있어서, 상기 실리콘 단결정 웨이퍼내의 산소농도는 1.2×1018atoms/㎤이하임을 특징으로 하는 실리콘 단결정 웨이퍼
  15. 제12항에 있어서, 상기 웨이퍼의 표면의 질소를 외측으로 확산시키는 열처리는 900℃~실리콘의 융점이하의 온도에서 행함을 특징으로 하는 실리콘 단결정 웨이퍼
  16. 제12항에 있어서, 상기 웨이퍼 표면의 질소를 외측으로 확산시키는 열처리는 산소, 수소, 알곤 혹은 이들의 혼합 분위기하에서 행함을 특징으로 하는 실리콘 단결정 웨이퍼
  17. 제 12항에 있어서, 상기 웨이퍼의 표면의 결정결함밀도가 30개/㎠이하임을 특징으로 하는 실리콘 단결정 웨이퍼.
  18. 쵸크라스키법에 의해 질소를 도프하여 육성한 실리콘 단결정봉을 절단(slice)하여 얻은 실리콘 단결정 웨이퍼에 있어서, 상기 실리콘 단결정 웨이퍼는 게터링 열처리후 또는 디바이스 제조 열처리후의 무결함층 깊이가 2~ 12㎛ 이고, 또 게터링 열처리후 또는 디바이스 제조 열처리후의 내부 미소 결함 밀도가 1×108~2×1010개/㎤ 임을 특징으로 하는 실리콘 단결정 웨이퍼
  19. 제17항에 있어서, 상기 실리콘 단결정 웨이퍼의 질소농도가 1×1012~ 1×1015atoms/㎤ 임을 특징으로 하는 실리콘 단결정 웨이퍼
  20. 제18항에 있어서, 상기 실리콘 단결정 웨이퍼의 산소농도가 9~ 17ppma 임을 특징으로 하는 실리콘 단결정 웨이퍼
  21. 제18항에 있어서, 상기 실리콘 단결정봉은 결정성장시의 1150℃에서 1080℃까지의 냉각속도를 1.0 ~ 4.5℃/min의 범위로 제어하여 육성됨을 특징으로 하는 실리콘 단결정 웨이퍼
KR1019990007701A 1998-03-09 1999-03-09 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 KR100581047B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7486898 1998-03-09
JP10-74868 1998-03-09
JP10-343612 1998-11-17
JP34361298 1998-11-17

Publications (2)

Publication Number Publication Date
KR19990077707A true KR19990077707A (ko) 1999-10-25
KR100581047B1 KR100581047B1 (ko) 2006-05-17

Family

ID=26416046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007701A KR100581047B1 (ko) 1998-03-09 1999-03-09 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼

Country Status (5)

Country Link
US (1) US6191009B1 (ko)
EP (1) EP0942078B1 (ko)
KR (1) KR100581047B1 (ko)
DE (1) DE69902494T2 (ko)
TW (1) TW589415B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580776B1 (ko) * 1999-11-04 2006-05-15 주식회사 하이닉스반도체 반도체 소자의 게터링 방법
KR100908415B1 (ko) * 2001-08-30 2009-07-21 신에쯔 한도타이 가부시키가이샤 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
KR100959624B1 (ko) * 2007-02-16 2010-05-27 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조 방법
KR101160267B1 (ko) * 2011-01-27 2012-06-27 주식회사 엘지실트론 웨이퍼 상에 원추형 구조물 형성 방법
KR101340237B1 (ko) * 2012-02-27 2013-12-10 주식회사 엘지실트론 단결정 실리콘 잉곳인상방법, 단결정 실리콘 잉곳, 및 에피텍셜 실리콘 웨이퍼
US10211066B2 (en) 2015-05-08 2019-02-19 Sumco Corporation Silicon epitaxial wafer and method of producing same

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1125008B1 (en) * 1998-10-14 2003-06-18 MEMC Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
WO2000041227A1 (fr) * 1998-12-28 2000-07-13 Shin-Etsu Handotai Co.,Ltd. Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
JP3988307B2 (ja) 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
KR20070036804A (ko) 1999-08-27 2007-04-03 고마쯔 덴시 긴조꾸 가부시끼가이샤 실리콘 웨이퍼 및 그 제조 방법, 실리콘 웨이퍼의 평가방법
WO2001016410A1 (fr) * 1999-08-30 2001-03-08 Shin-Etsu Handotai Co., Ltd. Procede de fabrication de silicium monocristallin, silicium monocristallin fabrique par ce procede et plaquette de silicium
DE19941902A1 (de) * 1999-09-02 2001-03-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von mit Stickstoff dotierten Halbleiterscheiben
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
JP3994602B2 (ja) * 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
DE10014650A1 (de) * 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
JP2002009081A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 半導体装置及びその製造方法
US6339016B1 (en) * 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
EP1408540A4 (en) * 2001-06-28 2008-12-10 Shinetsu Handotai Kk PROCESS FOR PRODUCING RECLAIMED WAFER AND RECEIVED WAFER THUS OBTAINED
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4615161B2 (ja) * 2001-08-23 2011-01-19 信越半導体株式会社 エピタキシャルウエーハの製造方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4549589B2 (ja) 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6565652B1 (en) * 2001-12-06 2003-05-20 Seh America, Inc. High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method
US6808781B2 (en) 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
US7201800B2 (en) 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
KR100920862B1 (ko) * 2001-12-21 2009-10-09 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법
US7014704B2 (en) * 2003-06-06 2006-03-21 Sumitomo Mitsubishi Silicon Corporation Method for growing silicon single crystal
JP2005060168A (ja) * 2003-08-12 2005-03-10 Shin Etsu Handotai Co Ltd ウエーハの製造方法
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
JP2006093645A (ja) * 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP4661204B2 (ja) * 2004-12-16 2011-03-30 信越半導体株式会社 単結晶の製造方法およびアニールウェーハの製造方法ならびにアニールウェーハ
JP2006273631A (ja) * 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
US9029243B2 (en) 2012-10-08 2015-05-12 Infineon Technologies Ag Method for producing a semiconductor device and field-effect semiconductor device
JP6040947B2 (ja) * 2014-02-20 2016-12-07 信越半導体株式会社 ワークの両頭研削方法
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
KR102453743B1 (ko) 2016-12-28 2022-10-11 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
EP3785293B1 (en) 2018-04-27 2023-06-07 GlobalWafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
CN115274487A (zh) * 2022-09-27 2022-11-01 西安奕斯伟材料科技有限公司 用于晶圆表面微损伤的检测方法和检测系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591409A (en) * 1984-05-03 1986-05-27 Texas Instruments Incorporated Control of nitrogen and/or oxygen in silicon via nitride oxide pressure during crystal growth
JPS60251190A (ja) 1984-05-25 1985-12-11 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
JPH0633235B2 (ja) 1989-04-05 1994-05-02 新日本製鐵株式会社 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JPH06103714B2 (ja) 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
JP2535701B2 (ja) * 1992-03-27 1996-09-18 株式会社東芝 半導体装置
JP2785585B2 (ja) * 1992-04-21 1998-08-13 信越半導体株式会社 シリコン単結晶の製造方法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US6059875A (en) * 1999-01-11 2000-05-09 Seh America, Inc. Method of effecting nitrogen doping in Czochralski grown silicon crystal

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580776B1 (ko) * 1999-11-04 2006-05-15 주식회사 하이닉스반도체 반도체 소자의 게터링 방법
KR100908415B1 (ko) * 2001-08-30 2009-07-21 신에쯔 한도타이 가부시키가이샤 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
KR100959624B1 (ko) * 2007-02-16 2010-05-27 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조 방법
US7936051B2 (en) 2007-02-16 2011-05-03 Sumco Corporation Silicon wafer and its manufacturing method
KR101160267B1 (ko) * 2011-01-27 2012-06-27 주식회사 엘지실트론 웨이퍼 상에 원추형 구조물 형성 방법
KR101340237B1 (ko) * 2012-02-27 2013-12-10 주식회사 엘지실트론 단결정 실리콘 잉곳인상방법, 단결정 실리콘 잉곳, 및 에피텍셜 실리콘 웨이퍼
US10211066B2 (en) 2015-05-08 2019-02-19 Sumco Corporation Silicon epitaxial wafer and method of producing same

Also Published As

Publication number Publication date
DE69902494T2 (de) 2002-12-19
TW589415B (en) 2004-06-01
DE69902494D1 (de) 2002-09-19
US6191009B1 (en) 2001-02-20
KR100581047B1 (ko) 2006-05-17
EP0942078B1 (en) 2002-08-14
EP0942078A1 (en) 1999-09-15

Similar Documents

Publication Publication Date Title
KR100581047B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR100541882B1 (ko) 실리콘 반도체 기판 및 그의 제조 방법
JP3800006B2 (ja) シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ
KR100829767B1 (ko) 고저항 실리콘 웨이퍼 및 이의 제조방법
KR100369760B1 (ko) 실리콘 웨이퍼의 제조 방법
JP3975605B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
KR100581046B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR20030031192A (ko) 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
JP4566478B2 (ja) シリコン半導体基板およびその製造方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
KR100566824B1 (ko) 실리콘 반도체기판 및 그의 제조방법
KR101001981B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
JP4549589B2 (ja) シリコン半導体基板およびその製造方法
CN111733455B (zh) 共含锗和氮杂质的单晶硅片、其制备方法以及包含所述硅片的集成电路
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
KR100704945B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR100369767B1 (ko) 실리콘 웨이퍼의 열처리 방법 및 이 방법에 사용되는 웨이퍼 및 이 방법으로 열처리한 웨이퍼
JP2002134513A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 13

EXPY Expiration of term