KR20170004209A - 웨이퍼 및 웨이퍼 결함 분석 방법 - Google Patents

웨이퍼 및 웨이퍼 결함 분석 방법 Download PDF

Info

Publication number
KR20170004209A
KR20170004209A KR1020150094243A KR20150094243A KR20170004209A KR 20170004209 A KR20170004209 A KR 20170004209A KR 1020150094243 A KR1020150094243 A KR 1020150094243A KR 20150094243 A KR20150094243 A KR 20150094243A KR 20170004209 A KR20170004209 A KR 20170004209A
Authority
KR
South Korea
Prior art keywords
wafer
region
oxygen
temperature
characteristic temperature
Prior art date
Application number
KR1020150094243A
Other languages
English (en)
Other versions
KR101759876B1 (ko
Inventor
이재형
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020150094243A priority Critical patent/KR101759876B1/ko
Priority to PCT/KR2016/007010 priority patent/WO2017003203A1/ko
Priority to US15/740,332 priority patent/US10325823B2/en
Priority to JP2017567129A priority patent/JP6574271B2/ja
Priority to DE112016003025.8T priority patent/DE112016003025B4/de
Priority to CN201680038645.1A priority patent/CN107810545B/zh
Publication of KR20170004209A publication Critical patent/KR20170004209A/ko
Application granted granted Critical
Publication of KR101759876B1 publication Critical patent/KR101759876B1/ko
Priority to US16/401,417 priority patent/US10541181B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

실시 예에 의한 웨이퍼 결함 분석 방법은, 웨이퍼를 서로 다른 온도에서 열처리하는 단계와, 열처리된 웨이퍼의 산소 석출 치수를 측정하는 단계와, 산소 석출 치수가 최대가 되는 특성 온도를 결정하는 단계 및 결정된 특성 온도에 따라서, 웨이퍼가 갖는 결함 영역의 종류를 판별하는 단계를 포함한다.

Description

웨이퍼 및 웨이퍼 결함 분석 방법{Wafer and method for analyzing defect of the wafer}
실시 예는 웨이퍼 및 웨이퍼 결함 분석 방법에 관한 것이다.
일반적으로 실리콘 웨이퍼를 제조하는 방법으로서, 플로우팅존(FZ:Floating Zone)법 또는 초크랄스키(CZ:CZochralski)법이 많이 이용되고 있다. FZ 법을 적용하여 단결정 실리콘 잉곳을 성장시키는 경우, 대구경의 실리콘 웨이퍼를 제조하기 어려울 뿐만 아니라 공정 비용이 매우 비싼 문제가 있기 때문에, CZ 법에 의거하여 단결정 실리콘 잉곳을 성장시키는 것이 일반화되어 있다.
CZ 법에 의하면, 석영 도가니에 다결정 실리콘을 장입하고, 흑연 발열체를 가열하여 이를 용융시킨 후, 용융 결과 형성된 실리콘 용융액에 씨드(seed) 결정을 침지시키고, 용융액 계면에서 결정화가 일어나도록 하여 씨드 결정을 회전하면서 인상시킴으로서 단결정 실리콘 잉곳이 육성된다. 이후, 육성된 단결정 실리콘 잉곳을 슬라이싱(slicing), 에칭(etching) 및 연마(polishing)하여 웨이퍼 형태로 만든다.
일반적인 웨이퍼의 결함 영역 분석 방법에 의하면, 웨이퍼 표면을 금속 용액을 이용해 균일하게 오염시킨다. 이후, 산소 석출이 가능한 온도 대역에서 점 결함을 확산시켜 결함 영역 별로 금속이 게더링(gettering)되는 정도가 다른 점을 이용하여 결함 영역을 구별한다. 이러한 기존의 웨이퍼의 결함 영역 분석 방법에 의할 경우, 시각적으로 결함 영역의 명확한 구분이 가능하고 결함 영역의 면적을 정량화시키기 쉬운 장점이 있다. 그러나, 이러한 기존의 방법에 의해 웨이퍼의 결함 영역을 분석할 경우, 금속을 오염시키는 장비와 식각 장비 등이 부가적으로 필요하며 웨이퍼의 표면 오염 농도 및 오염 방법에 따라 열처리 후 결과가 민감하게 달라질 수 있다. 또한, 하이라이트(highlight)를 이용하여 결함 영역을 육안으로 관찰할 경우, 작업자의 오차가 발생할 수 있다.
기존의 결정 결함 평가 방법 중 하나인 구리 오염법[또는, 구리 헤이즈(Cu Haze) 법]에 의할 경우 점 결함의 농도 차이에 의한 국부적인 변동을 배제할 수 없어, 결함 영역을 정확하게 판별할 수 없는 문제점이 있다.
실시 예는 신뢰성 있게 판별된 결함 영역을 갖는 웨이퍼 및 그 웨이퍼의 결함 영역을 신뢰성 있게 판별할 수 있는 웨이퍼 결함 분석 방법을 제공한다.
실시 예에 의한 웨이퍼는, 산소 석출 치수가 최대가 되는 특성 온도가 서로 다른 결함 영역을 갖고, 상기 결함 영역은 작은 보이드 영역, O-밴드 영역, 베이컨시 우세 무결함 영역, 전이 영역 또는 인터스티셜 우세 무결함 영역 중 적어도 하나를 포함할 수 있다.
예를 들어, 상기 산소 석출 치수는 상기 웨이퍼에 열처리를 가하기 이전과 이후의 상기 웨이퍼가 갖는 산소의 변화량, 상기 웨이퍼가 갖는 산소 석출물의 밀도, 산소 석출핵 생성량 또는 산소 석출핵 생성 속도 중 적어도 하나를 포함할 수 있다.
예를 들어, 상기 결함 영역별 상기 특성 온도는 상기 작은 보이드 영역에서 870℃ 이상이고, 상기 O-밴드 영역에서 840℃ 이상 870℃ 미만이고, 상기 베이컨시 우세 무결함 영역에서 810℃ 이상 840℃ 미만이고, 상기 전이 영역에서 800℃ 이상이고, 810℃ 미만이고, 상기 인터스티셜 우세 무결함 영역에서 800℃ 미만일 수 있다.
예를 들어, 상기 결함 영역은 공공 베이컨시 결함 영역을 포함하지 않을 수 있다.
다른 실시 예에 의하면, 웨이퍼의 결함 영역을 판별하는 방법은, 상기 웨이퍼를 서로 다른 온도에서 열처리하는 (a) 단계; 상기 열처리된 웨이퍼의 산소 석출 치수를 측정하는 (b) 단계; 상기 산소 석출 치수가 최대가 되는 특성 온도를 결정하는 (c) 단계; 및 상기 결정된 특성 온도에 따라서, 상기 웨이퍼가 갖는 상기 결함 영역의 종류를 판별하는 (d) 단계를 포함할 수 있다.
예를 들어, 상기 (a) 단계는 상기 웨이퍼를 제1 온도에서 제1 기간 동안 열처리하여, 상기 웨이퍼에 포함된 결함 영역별 산소 석출핵을 생성하는 (a1) 단계를 포함할 수 있다. 상기 (a) 단계는 상기 열처리된 웨이퍼를 상기 제1 온도보다 높은 제2 온도에서 제2 기간 동안 열처리하여, 상기 생성된 산소 석출핵을 산소 석출물로서 성장시키는 (a2) 단계를 더 포함할 수 있다.
예를 들어, 상기 제1 온도는 450℃ 이상 1000℃ 미만이고, 상기 제1 기간은 1시간 내지 20 시간일 수 있다. 상기 제2 온도의 최소값은 950℃이고, 상기 제2 기간은 1시간 내지 20시간일 수 있다.
예를 들어, 상기 (a2) 단계는 상기 산소 석출물이 관찰 가능한 크기가 될 때까지 수행될 수 있다.
예를 들어, 상기 산소 석출 치수는 상기 (a1) 단계가 수행되기 이전에 상기 웨이퍼가 갖는 산소량과 상기 (a2) 단계가 수행된 이후에 상기 웨이퍼가 갖는 산소량의 산소 변화량, 상기 산소 석출물의 밀도, 상기 산소 석출핵의 생성량 또는 산소 석출핵의 생성 속도 중 적어도 하나를 포함할 수 있다.
예를 들어, 상기 (b) 단계는 상기 웨이퍼의 반경 방향을 따라 수행될 수 있다.
예를 들어, 상기 (c) 단계에서 결정되는 상기 특성 온도는 상기 산소 석출핵이 최대로 생성되는 온도에 해당할 수 있다.
예를 들어, 상기 (c) 단계에서 상기 제1 온도 중에서 상기 특성 온도를 결정할 수 없을 때, 최소 자승법을 이용하여 상기 특성 온도를 결정할 수 있다.
예를 들어, 상기 (d) 단계에서, 상기 특성 온도가 870℃ 이상일 경우 상기 결함 영역을 작은 보이드 영역으로서 결정하고, 상기 특성 온도가 840℃ 이상 870℃ 미만일 경우 상기 결함 영역을 O-밴드 영역으로서 결정하고, 상기 특성 온도가 810℃ 이상 840℃ 미만일 경우 상기 결함 영역을 상기 베이컨시 우세 무결함 영역으로서 결정하고, 상기 특성 온도가 800℃ 이상이고, 810℃ 미만일 경우 상기 결함 영역을 상기 전이 영역으로서 결정하고, 상기 특성 온도가 800℃ 미만일 경우 상기 결함 영역을 상기 인터스티셜 우세 무결함 영역으로서 결정할 수 있다.
또한, 상기 웨이퍼 결함 분석 방법은, 상기 결정된 특성 온도에 따라, 상기 웨이퍼가 갖는 점결함의 농도를 결정하는 단계를 더 포함하고, 상기 결함 영역은 상기 웨이퍼 면 내의 상기 점결함 분포를 기준으로 정의될 수 있다.
실시 예에 따른 웨이퍼 및 웨이퍼 결함 분석 방법은 산소 석출 치수가 최대가 되는 특성 온도를 기준으로 웨이퍼의 결함 영역을 정확하게 판별함으로써, 기존의 웨이퍼 결함 분석 방법에 의할 경우 야기될 수 있는 금속 오염과 같은 추가 공정이나 추가 장비가 필요하지 않고 점 결함의 농도 차이에 의한 국부적인 변동을 배제할 수 있으며, 결함 영역의 종류를 판별하는 데 실패하거나 오차가 야기될 가능성을 최소화시켜 웨이퍼의 포트 폴리오를 제시할 수 있다.
도 1은 단결정 실리콘 잉곳의 성장시 V/G에 따른 결함 영역의 분포를 개략적으로 도시한 도면이다.
도 2는 실시 예에 의한 웨이퍼 결함 분석 방법을 설명하기 위한 플로우차트이다.
도 3은 도 2에 도시된 제110 및 제120 단계를 설명하기 위한 그래프이다.
도 4a 및 도 4b는 서로 다른 종류의 웨이퍼를 각각 나타낸다.
도 5는 제1 온도별 산소 변화량을 나타내는 그래프이다.
도 6은 제1 온도별 산소 석출물의 밀도를 나타내는 그래프이다.
도 7a는 도 4a에 도시된 웨이퍼를 나타내고, 도 7b는 도 7a에 도시된 웨이퍼의 반경 방향의 위치에 따른 특성 온도를 나타내다.
도 8a는 도 4b에 도시된 웨이퍼를 나타내고, 도 8b는 도 8a에 도시된 웨이퍼의 반경 방향의 위치에 따른 특성 온도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
이하, 실시 예에 의한 웨이퍼(또는 기판, 또는 단결정 실리콘 웨이퍼)를 다음과 같이 살펴본다. 실시 예에 의한 웨이퍼를 설명하기에 앞서 단결정 실리콘 잉곳의 성장시 V/G에 따른 결함 영역(또는, 결정 결함 영역)의 분포를 다음과 같이 도 1을 참조하여 설명한다.
도 1은 단결정 실리콘 잉곳의 성장시 V/G에 따른 결함 영역의 분포를 개략적으로 도시한 도면이다. 여기서, V는 단결정 실리콘 잉곳의 인상 속도를 나타내고, G는 고액 계면 근방의 수직 방향 온도 구배를 나타낸다.
보론코프(Voronkov) 이론에 따르면, 소정 임계치 이상의 V/G로 단결정 실리콘 잉곳을 고속으로 인상하면, 공공(void) 기인의 결함이 존재하는 베이컨시(vacancy)가 풍부(rich)한 영역(또는, 공공 베이컨시 결함 영역)(이하, 'V 영역' 이라 함)으로 단결정 실리콘 잉곳이 성장된다. 즉, V 영역은 실리콘 원자의 부족으로 베이컨시가 과잉되는 결함 영역이다.
또한, 소정 임계치보다 작은 V/G로 단결정 실리콘 잉곳을 인상하면, 산화 유기 적층 결함(OSF:Oxidation Induced Stacking Fault)을 포함하는 O - 밴드(band) 영역으로 단결정 실리콘 잉곳이 성장된다.
또한, V/G를 더욱 낮추어 단결정 실리콘 잉곳을 저속으로 인상하면, 격자 간 실리콘이 집합한 전위 루프에 기인한 인터스티셜(interstitial) 영역(이하, 'I 영역'이라 함)으로 단결정 잉곳이 성장된다. 즉, I 영역은 실리콘 원자의 과잉으로 격자 간 실리콘의 응집체가 많은 결함 영역이다.
V 영역과 I 영역 사이에는 베이컨시가 우세한 베이컨시 우세 무결함 영역(이하, 'VDP 영역'이라 함)과 인터스티셜이 우세한 인터스티셜 우세 무결함 영역(이하, 'IDP 영역'이라 함)이 존재한다. VDP 영역과 IDP 영역은 실리콘 원자의 부족이나 과잉이 없는 영역이라는 점에서 동일하지만, VDP 영역은 과잉 베이컨시 농도가 우세한 반면, IDP 영역은 과잉 인터스티셜 농도가 우세하다는 점에서 서로 다르다.
O - 밴드에 속하며, 미세한 크기의 베이컨시 결함 예를 들면 DSOD(Direct Surface Oxide Defect)를 갖는 작은 보이드(small void) 영역이 있을 수 있다.
또한, VDP 영역과 IDP 영역의 경계를 기준으로 VDP 영역과 IDP 영역에 모두 걸쳐 있는 전이(transient) 영역이 있을 수 있다.
실시 예에 의한 웨이퍼는 도 1에 도시된 다양한 결함 영역 중에서 V 영역을 포함하지 않는다. 이때, 실시 예에 의한 웨이퍼는 V 영역 이외의 결함 영역을 가질 수 있으며, 이러한 결함 영역은 도 1에 도시된 작은 보이드 영역, O - 밴드 영역, VDP 영역, 전이 영역 또는 IDP 영역 중 적어도 하나를 포함할 수 있다.
실시 예에 의한 웨이퍼에 포함되는 결함 영역은 서로 특성 온도(TC:Characteristic Temperature)를 갖는다. 여기서, 특성 온도(TC)란, 웨이퍼의 산소 석출핵을 생성하는 열처리 온도('제1 온도'로서 후술된다) 중에서, 산소 석출 치수가 최대인 온도를 의미한다. 특성 온도(TC)에 대해서는 도 2에 대한 설명에서 상세히 후술된다. 즉, 실시 예에 의한 웨이퍼에 포함되는 작은 보이드 영역의 특성 온도(TC)와, O - 밴드 영역의 특성 온도(TC)와, VDP 영역의 특성 온도(TC)와, IDP 영역의 특성 온도(TC)와, 전이 영역의 특성 온도(TC)가 서로 다를 수 있다.
예를 들어, 실시 예에 의한 웨이퍼에 포함되는 결함 영역별 특성 온도(TC)는 다음 표 1과 같을 수 있다.
결함 영역 특성 온도(TC)
작은 보이드 영역 870℃ ≤ TC
O-밴드 영역 840℃ ≤ TC < 870℃
VDP 영역 810℃ ≤ TC < 840℃
전이 영역 800℃ ≤ TC < 810℃
IDP 영역 TC < 800℃
또한, 웨이퍼에 포함되는 결함 영역의 산소 석출 치수란, 웨이퍼에 열처리를 가하기 이전과 이후의 웨이퍼가 갖는 산소의 변화량(또는, 산소의 농도 차)(ΔOi), 웨이퍼가 갖는 산소 석출물의 밀도, 산소 석출핵 생성량 또는 산소 석출핵 생성 속도 중 적어도 하나를 포함할 수 있다. 산소의 변화량(ΔOi)에 대해서는 도 2에 대한 설명에서 후 상세하게 살펴보기로 한다.
도 2는 실시 예에 의한 웨이퍼 결함 분석 방법(100)을 설명하기 위한 플로우차트이다.
도 2를 참조하면, 실시 예에 의한 웨이퍼 결함 분석 방법(100)은 먼저, 웨이퍼를 서로 다른 온도에서 열처리할 수 있다(제110 및 제120 단계).
도 3은 도 2에 도시된 제110 및 제120 단계를 설명하기 위한 그래프로서, 횡축은 처리 시간을 나타내고 종축은 온도(T)를 각각 나타낸다.
일 실시 예에 의하면, 웨이퍼를 열처리하는 단계는 제110 단계만을 포함할 수 있다. 이 경우, 웨이퍼를 제1 온도(Tn)에서 제1 기간(tn) 동안 열처리하여, 웨이퍼에 포함된 결함 영역별 산소 석출핵을 생성(또는, 형성)할 수 있다(제110 단계). 만일, 제1 온도(Tn)가 450℃보다 작을 경우 산소 원자 간의 응집(agglomeration)이 활발하지 않을 수 있다. 또한, 제1 온도(Tn)가 1000℃ 이상일 경우 석출보다는 해리 과정이 활발하기 때문에 산소 석출의 유도에는 불리할 수 있다. 즉, 제1 온도(Tn)가 1000℃ 이상일 경우 산소 석출핵의 생성보다는 성장이 두드러질 수 있다. 이를 고려할 때, 제1 온도(Tn)는 예를 들어 450℃ 이상 1000℃미만일 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 산소 원자의 확산을 고려하면, 제1 기간(tn)은 1 시간 이상일 수 있다. 제1 기간(tn)을 20 시간 이상 증가시켜도 산소 석출핵이 생성되는 량은 크지 않을 수 있다. 따라서, 제1 기간(tn)은 1 시간 내지 20 시간 예를 들어 1 시간 내지 16 시간일 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 웨이퍼별 편차를 최소화하기 위해 단결정 실리콘 상의 인접 영역에서 발췌된 웨이퍼 또는 하나의 웨이퍼를 동등한 면적을 갖도록 등분하여 열처리할 수도 있다.
또한, 제110 단계에서 열처리되는 웨이퍼는 별도의 처리를 거치지 않은 베어 웨이퍼(bare wafer)일 수 있다.
다른 실시 예에 의하면, 웨이퍼를 열처리하는 단계는 제110 및 제120 단계를 모두 포함할 수 있다. 이 경우, 제110 단계에서 열처리된 웨이퍼를 제1 온도(Tn)보다 높은 제2 온도(Tg)에서 제2 기간(tg) 동안 열처리하여, 생성된 산소 석출핵을 산소 석출물(oxygen precipitates)로서 성장시킨다(제120 단계). 예를 들어, 제2 온도(Tg)의 최소값은 950℃일 수 있으나, 실시 예는 이에 국한되지 않는다.
또 다른 실시 예에 의하면, 제1 온도(Tn)는 예를 들어, 450℃ 내지 1100℃이고, 제2 온도(Tg)의 최소값은 1100℃보다 클 수도 있다.
또한, 제2 기간(tg)은 1 시간 이상일 수 있다. 제2 기간(tg)을 20 시간 이상 증가시켜도 산소 석출핵이 성장되는 정도가 크지 않을 수 있다. 따라서, 제2 기간(tg)은 1 시간 내지 20 시간 예를 들어, 1 시간 내지 16 시간일 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 제120 단계는 웨이퍼의 산소 석출물이 관찰 가능한 크기가 될 때까지 수행될 수 있다. 즉, 제2 기간(tg)은 웨이퍼의 산소 석출물이 관찰 가능한 크기가 될 때까지의 기간을 의미할 수 있다.
전술한 바와 같이, 제110 및 제120 단계를 통해 웨이퍼에 대해 온도 분화된 열처리를 서로 다른 온도에서 수행함으로써, 결함 영역별로 산소 석출 치수 예를 들어, 산소 석출핵 생성률(nucleation rate)(또는, 산소 석출량의 편차)를 유도할 수 있다.
이하, 웨이퍼의 열처리는 제110 및 제120 단계를 모두 수행하는 것으로 설명하지만, 실시 예는 이에 국한되지 않는다.
제120 단계 후에, 열처리된 웨이퍼의 산소 석출 치수를 측정한다(제130 단계).
실시 예에 의하면, 제130 단계에서 측정되는 산소 석출 치수는 제110 단계가 수행되기 이전에 웨이퍼가 갖는 제1 산소량과 제120 단계가 수행된 이후에 웨이퍼가 갖는 제2 산소량의 다음 수학식 1과 같이 표현되는 산소 변화량(ΔOi), 산소 석출물의 밀도, 산소 석출핵의 생성량 또는 산소 석출핵의 생성 속도 중 적어도 하나를 포함할 수 있다.
Figure pat00001
여기서, O2는 제2 산소량을 나타내고, O1은 제1 산소량을 나타낸다.
예를 들어, 레이져 산란법(LSTD:Laser-Scattering Tomographic Defect) 및 에칭법을 통해, 산소 석출물 밀도가 산소 석출 치수로서 측정될 수 있다.
또한, 제130 단계는 웨이퍼의 반경 방향을 따라 수행될 수 있으나, 실시 예는 이에 국한되지 않는다.
제130 단계 이후, 산소 석출 치수가 최대가 되는 특성 온도(TC)를 결정한다(제140 단계). 예를 들어, 산소 석출 치수가 산소 석출핵의 생성량일 경우, 제140 단계에서 결정되는 특성 온도란, 제1 온도 중에서 산소 석출핵이 최대로 많은 량으로 생성되는 온도에 해당할 수 있다.
부연하면, 제110 단계에서 산소 석출핵을 생성하는 제1 온도(Tg)별로 산소 변화량(ΔOi) 또는/및 산소 석출물의 밀도 각각을 표시(plot)하고, 다양한 수학적인 방법을 통해 제1 온도(Tg) 중에서 산소 변화량 또는/및 산소 석출물 밀도가 최대인 제1 온도(Tg)를 특성 온도(TC)로서 결정할 수 있다.
만일, 제1 온도(Tg) 중에서 특성 온도(TC)를 찾을 수 없을 때, 즉, 산소 변화량 또는/및 산소 석출물 밀도 같은 산소 석출 치수를 제한된 상황에 기인하여 분명하게 결정할 수 없을 때, 최소 자승법(least-square fitting)을 이용하여 특성 온도(TC)를 결정할 수도 있다.
제140 단계 후에, 제140 단계에서 결정된 특성 온도(TC)에 따라서, 웨이퍼가 갖는 결함 영역의 종류를 판별할 수 있다(제150 단계). 즉, 전술한 표 1을 참조하면, 결정된 특성 온도(TC)가 어떤 종류의 결함 영역인가를 판별할 수 있다.
제140 단계에서 결정된 특성 온도(TC) 및 금속 확산(metal diffusion) 등으로 구분되는 결함 영역 상호 간의 관계를 확인하여 어떠한 결함 영역에서 어느 정도의 특성 온도(TC)가 관찰되는가를 매칭시켜, 각 결함 영역을 대표하는 특성 온도(TC)를 전술한 표 1과 같이 마련할 수 있다.
예컨대, 특성 온도(TC)가 870℃ 이상일 경우 웨이퍼의 결함 영역을 작은 보이드 영역으로서 결정하고, 특성 온도(TC)가 840℃ 이상 870℃ 미만일 경우 웨이퍼의 결함 영역을 O - 밴드 영역으로서 결정할 수 있다.
또한, 특성 온도(TC)가 810℃ 이상 840℃ 미만일 경우 결함 영역을 VDP 영역으로서 결정하고, 특성 온도(TC)가 800℃ 이상이고, 810℃ 미만일 경우 결함 영역을 전이 영역으로서 결정할 수 있다.
또한, 특성 온도(TC)가 800℃ 미만일 경우 결함 영역을 IDP 영역으로서 결정할 수 있다.
이하, 실시 예에 의한 웨이퍼 및 웨이퍼 결함 분석 방법의 이해를 돕기 위해, 구체적인 실험 례를 다음과 같이 설명한다.
도 4a 및 도 4b는 서로 다른 종류의 웨이퍼를 각각 나타낸다. 도 4a는 도 4b보다 높은 산소 농도(Oi)를 갖는 웨이퍼의 VDP 영역을 나타내고, 도 4b는 도 4a보다 낮은 산소 농도(Oi)를 갖는 웨이퍼의 IDP 영역, VDP 영역 및 O - 밴드 영역이 혼재된 모습을 나타낸다.
도 4a 및 도 4b에 도시된 바와 같이, 웨이퍼에 구리(Cu)를 오염시킨 후, 확산을 통해 산소 수준 및 결함 영역이 구분된 서로 다른 종류의 웨이퍼를 준비한다.
이후, 600℃ 내지 900℃의 제1 온도(Tn)에서 8 시간의 제1 기간(tn) 동안 웨이퍼를 1차적으로 열처리하여 산소 석출핵을 생성하는 제110 단계를 수행한다. 이후, 1000℃의 제2 온도(Tg)에서 16 시간의 제2 기간(tg) 동안 웨이퍼를 2차적으로 열처리하여 생성된 산소 석출핵을 성장시키는 제120 단계를 수행한다.
도 5는 제1 온도(Tn)별 산소 변화량(ΔOi)을 나타내는 그래프이고, 도 6은 제1 온도(Tn)별 산소 석출물의 밀도(LSTD density)를 나타내는 그래프이다. 도 5 및 도 6 각각에서, 참조부호 210은 VDP 영역에 해당하고, 참조부호 220은 IDP 영역에 해당하고, 참조부호 230은 O - 밴드 영역에 해당한다.
이후, 웨이퍼를 제1 온도(Tn)에서 1차적으로 열처리하는 동안 도 5에 도시된 바와 같이 제1 온도(Tn)별 산소 변화량(ΔOi)을 측정하고, 도 6에 도시된 바와 같이 제1 온도(Tn)별 산소 석출물의 밀도를 측정한다(제130 단계).
이후, 도 5를 참조하여 최대의 산소 변화량(ΔOi)을 보이는 제1 온도(Tn)를 특성 온도(TC)로서 결정하고, 도 6을 참조하여 최대의 산소 석출물 밀도를 보이는 제1 온도(Tn)를 특성 온도로서 결정한다(제140 단계).
예를 들어, 도 5를 참조하면, VDP 영역(210)의 특성 온도(TC)는 826.6℃이고, IDP 영역(220)의 특성 온도(TC)는 790.3℃이고, O - 밴드 영역의 특성 온도(TC)는 843.8℃이다.
또한, 도 6을 참조하면, VDP 영역(210)의 특성 온도(TC)는 813.3℃이고, O - 밴드 영역(230)의 특성 온도(TC)는 778.6℃인 반면, IDP 영역(220)의 특성 온도(TC)는 결정할 수 없다. 이와 같이, 특성 온도(TC)를 결정할 수 없을 때, 최소 자승법 등의 수학적 도구를 이용하여 특성 온도(TC)를 결정할 수 있다. 이때, 로렌즈 함수(Lorenz function)를 따른다고 가정할 수 있지만, 실시 예는 특별한 수학 함수에 제한되지 않는다.
도 5에 도시된 제1 온도(Tn)별 산소 변화량(ΔOi)과 도 6에 도시된 제1 온도(Tn)별 산소 석출물 밀도를 서로 대비하여 살펴보면 다음과 같다.
도 5에 도시된 바와 같은 산소 변화량(ΔOi)을 이용한 최소 자승법 피팅(fitting)결과, VDP 영역(210), IDP 영역(220) 및 O - 밴드 영역(230) 각각에서 특성 온도(TC)를 결정할 수 있다.
그러나, 도 6에 도시된 바와 같은 산소 석출물 밀도를 이용할 경우, IDP 영역(220)에서 피팅이 불가하였으며 다른 결함 영역인 VDP 영역(210)과 O - 밴드 영역(230)에서 특성 온도(TC)가 다소 낮게 관찰된다.
도 7a는 도 4a에 도시된 웨이퍼를 나타내고, 도 7b는 도 7a에 도시된 웨이퍼의 반경 방향의 위치(Radial position)에 따른 특성 온도(TC1, TC2)를 나타내다.
도 8a는 도 4b에 도시된 웨이퍼를 나타내고, 도 8b는 도 8a에 도시된 웨이퍼의 반경 방향의 위치에 따른 특성 온도(TC1, TC2)를 나타낸다.
도 7b 및 도 8b 각각에서, 특성 온도(TC1)는 산소 변화량(ΔOi)을 이용하여 결정되고, 특성 온도(TC2)는 산소 석출물 밀도를 이용하여 결정된다.
도 7a 및 도 7b에서 A1, A2는 웨이퍼의 검사 방향을 나타내고, 도 7b 및 도 8b에서 반경 반향의 위치가 '0'인 지점은 웨이퍼의 중심을 나타낸다.
도 5에 도시된 산소 변화량(ΔOi)은 열처리 과정에서 소모된 산소의 총량을 나타내며, 석출핵 생성을 위해 소모된 산소량, 산소 석출핵의 성장시 소모된 산소량 및 레이저 산란으로 관찰할 수 없는 작은 크기의 핵(small size nuclei)에 관한 정보를 모두 포함할 수 있다.
반면에, 도 6에 도시된 산소 석출물 밀도는 레이저 산란으로 관찰될 수 있는 범위에서 얻어지는 제한적인 정보만을 포함할 수 있다.
이러한 측면을 추가 검증하기 위하여, 도 7b 및 도 8b에 도시된 바와 같이 도 7a 및 도 8a에 각각 도시된 웨이퍼의 반경 방향으로 측정된 특성 온도(TC1, TC2)를 직접 비교하였다.
그 결과, 산소 석출물 밀도를 이용하여 특성 온도(TC2)를 추정(또는 결정)할 경우, 도 7a에 도시된 웨이퍼는 도 7b에 도시된 바와 같이 웨이퍼의 반경 방향(A1)으로 갈수록 특성 온도(TC2)가 감쇄함을 알 수 있고, 도 8a에 도시된 웨이퍼는 도 8b에 도시된 바와 같이 낮은 산소 농도(Oi)에 따라 석출량이 저하될 수 있다. 이와 같이, 산소 석출물 밀도를 이용하여 결정한 특성 온도(TC2)에 의해 웨이퍼의 결함 영역을 판별하고자 할 경우, 결함 영역 이외에 부작용이 야기될 수 있다.
반면에, 산소 석출물 밀도를 이용하여 특성 온도(TC2)를 추정하는 경우에 대비하여, 산소 변화량(ΔOi)을 이용하여 특성 온도(TC1)를 추정할 경우 전술한 부작용없이 순수한 결함 영역의 정보가 나타남을 알 수 있다. 즉, O - 밴드 영역을 포함하는 도 8a에 도시된 웨이퍼의 에지의 경우 도 8b에 도시된 특성 온도(TC1)는 VDP 영역을 포함하는 도 7a에 도시된 웨이퍼의 에지에 대한 도 7b에 도시된 특성 온도(TC1)보다 더 높음을 알 수 있다.
결국, 산소 석출물 밀도를 이용하여 결정된 특성 온도(TC2)보다 산소 변화량(ΔOi)을 이용하여 결정된 특성 온도(TC1)를 이용하여 결함 영역을 판별할 때, 보다 더 일관성있게 결함 영역을 판별할 수 있다.
전술한 표 1에 도시된 결함 영역별 특성 온도(TC1)는 다음과 같이 구해질 수 있다.
도 7a에 도시된 웨이퍼의 경우, 도 7b에 도시된 바와 같이 반경 위치가 100㎜인 지점에 IDP 영역의 영향이 있을 수 있으며, 이 위치에서 나타나는 특성 온도(TC1)는 도 8a에 도시된 웨이퍼의 최저 특성 온도(TC1)와 유사할 수 있다. 이를 이용하여, VPD 영역의 특성 온도(TC)를 결정할 수 있다.
또한, 구리에 의해 오염된 웨이퍼에서 확인되는 IDP 영역은 비교적 얇다는(shallow) 것을 고려하여, IDP 영역의 특성 온도(TC)를 결정할 수 있다.
또한, 도 8a에 도시된 바와 같은 웨이퍼의 에지에서 나타나는 O - 밴드 영역에서는 도 7a에 도시된 웨이퍼보다 더 높은 특성 온도(TC)가 관찰되므로, 이를 고려하여, O - 밴드 영역의 특성 온도(TC)를 결정할 수 있다.
또한, 비록 도시되지는 않았지만, 제140 단계에서 결정된 특성 온도(TC)에 따라, 웨이퍼가 갖는 점결함(point defect)의 농도를 결정할 수도 있다. 여기서, 웨이퍼의 결함 영역은 웨이퍼 면 내의 점결함 분포를 기준으로 정의될 수 있다.
일반적으로 웨이퍼는 결정 성장 공정 중 석영 도가니로부터 유입되는 산소 원자를 함유하고 있으며, 후속 열공정에 의해 이들 산소 원자가 산소 석출물 형태로 바뀔 수 있다. 이와 같은 산소 석출물은 웨이퍼의 벌크(bulk) 내에서 금속 오염을 게터링하여 누설 전류(leakage current)와 같은 소자 불량을 방지하는 장치로 활용될 수 있다. 그러나, 산소 석출물이 소자 동작 영역(active area)에 존재함으로써 그 자체가 소자 불량을 야기하는 원인으로 작용할 수도 있다. 따라서 고성능, 고수율 집적 소자 제조에 있어 웨이퍼의 산소 석출 현상이 필수적으로 고려되어야 한다.
실리콘 웨이퍼에서 산소 석출 정도는 초기에 혼입되어 있는 산소량(initial Oi) 뿐만 아니라 웨이퍼 면내의 점결함 종류 및 농도와 깊이 관련되어 있다. 즉, 베이컨시(vacancy) 결함 존재시 산소 석출물의 자유 에너지 감소로 인해, 산소 석출 정도가 증가하며 자가 침입형(self-interstitial) 결함 존재 시 반대로 산소 석출 정도가 둔화될 수 있다.
비록 V 영역을 갖지 않은 웨이퍼라 할지라도, 웨이퍼의 면내 산소 편차는 1 ppma 이내로 크지 않으나 점결함 분포의 편차는 클 수 있다. 이에 따라, 균일한 산소 수준임에도 웨이퍼의 면내 산소 석출 정도의 편차가 크게 발생할 수 있다. 따라서, 적정한 수준의 산소 석출 정도를 보이는 웨이퍼 제품의 보증을 위해 면내 점결함 분포를 기준으로 하여 결함 영역이 필수적으로 정의된다.
실시 예에 의한 웨이퍼 결함 분석 방법은, 웨이퍼 내 점결함의 종류 및 농도에 따라 온도별 산소 석출핵 생성 정도가 다르기 때문에, 산소 석출 치수 예를 들어, 산소 석출핵의 생성 속도가 최대가 되는 특성 온도(TC)가 점결함 분포에 따라 다름을 이용하여, 웨이퍼의 결함 영역의 종류를 판별할 수 있다.
웨이퍼에 포함될 수 있는 어떠한 결함 영역의 특성 온도는 다음과 같은 의미를 가질 수 있다.
새로운 산소 석출핵의 생성 측면에서, 산소 석출핵이 생성되는 데 필요한 구동력, 즉 산소의 과포화는 석출이 일어나기 어려운 결함 영역일수록 커야 하며, 이를 위해, 제1 및 제2 온도(Tn, Tg)가 보다 낮아야 한다.
이미 생성된 산소 석출물의 안정성 측면에서, 산소 석출이 발생하기 어려운 결함 영역에서는 발생해 있는 산소 석출물의 열 안정성이 낮아 고온 열처리 시 모두 소멸(dissolution)될 가능성이 높다.
전술한 2가지의 측면을 고려할 때, 특성 온도(TC)가 높을수록 산소 석출이 잘되는 결함 영역이며, 낮을수록 산소 석출이 잘되지 않는 결함 영역이다. 실제 산소 석출 정도가 많은 순서는 O - 밴드, VDP 영역 및 IDP 영역의 순서이다. 따라서, 실시 예에 의한 웨이퍼 결함 분석 방법은 특성 온도(TC)를 이용하여 결함 영역을 판별한다.
전술한 실시 예에 의한 웨이퍼 결함 분석 방법은 특성 온도(TC)를 이용하여, 웨이퍼의 결함 영역을 판별할 수 있다. 그러므로, 기존의 금속 오염 또는 열처리 이외에 반응성 이온 에칭(RIE:Reactive Ion Etching) 등과 같은 별도의 공정이 필요하지 않고, 웨이퍼의 결함 영역을 확실하게 판별하여 보증할 수 있어 웨이퍼의 신뢰도를 향상시킬 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
210: VDP 영역 220: O - 밴드 영역
230: IDP 영역

Claims (16)

  1. 산소 석출 치수가 최대가 되는 특성 온도가 서로 다른 결함 영역을 갖고,
    상기 결함 영역은 작은 보이드 영역, O-밴드 영역, 베이컨시 우세 무결함 영역, 전이 영역 또는 인터스티셜 우세 무결함 영역 중 적어도 하나를 포함하는 웨이퍼.
  2. 제1 항에 있어서, 상기 산소 석출 치수는
    상기 웨이퍼에 열처리를 가하기 이전과 이후의 상기 웨이퍼가 갖는 산소의 변화량, 상기 웨이퍼가 갖는 산소 석출물의 밀도, 산소 석출핵 생성량 또는 산소 석출핵 생성 속도 중 적어도 하나를 포함하는 웨이퍼.
  3. 제2 항에 있어서, 상기 결함 영역별 상기 특성 온도는
    상기 작은 보이드 영역에서 870℃ 이상이고,
    상기 O-밴드 영역에서 840℃ 이상 870℃ 미만이고,
    상기 베이컨시 우세 무결함 영역에서 810℃ 이상 840℃ 미만이고,
    상기 전이 영역에서 800℃ 이상이고, 810℃ 미만이고,
    상기 인터스티셜 우세 무결함 영역에서 800℃ 미만인 웨이퍼.
  4. 제1 항에 있어서, 상기 결함 영역은 공공 베이컨시 결함 영역을 포함하지 않은 웨이퍼.
  5. 웨이퍼의 결함 영역을 판별하는 방법에 있어서,
    (a) 상기 웨이퍼를 서로 다른 온도에서 열처리하는 단계;
    (b) 상기 열처리된 웨이퍼의 산소 석출 치수를 측정하는 단계;
    (c) 상기 산소 석출 치수가 최대가 되는 특성 온도를 결정하는 단계; 및
    (d) 상기 결정된 특성 온도에 따라서, 상기 웨이퍼가 갖는 상기 결함 영역의 종류를 판별하는 단계를 포함하는 웨이퍼 결함 분석 방법.
  6. 제5 항에 있어서, 상기 (a) 단계는
    (a1) 상기 웨이퍼를 제1 온도에서 제1 기간 동안 열처리하여, 상기 웨이퍼에 포함된 결함 영역별 산소 석출핵을 생성하는 단계를 포함하는 웨이퍼 결함 분석 방법.
  7. 제6 항에 있어서, 상기 (a) 단계는
    (a2) 상기 열처리된 웨이퍼를 상기 제1 온도보다 높은 제2 온도에서 제2 기간 동안 열처리하여, 상기 생성된 산소 석출핵을 산소 석출물로서 성장시키는 단계를 더 포함하는 웨이퍼 결함 분석 방법.
  8. 제6 항에 있어서, 상기 제1 온도는 450℃ 이상 1000℃ 미만이고, 상기 제1 기간은 1 시간 내지 20 시간인 웨이퍼 결함 분석 방법.
  9. 제7 항에 있어서, 상기 제2 온도의 최소값은 950℃이고, 상기 제2 기간은 1 시간 내지 20 시간인 웨이퍼 결함 분석 방법.
  10. 제7 항에 있어서, 상기 (a2) 단계는 상기 산소 석출물이 관찰 가능한 크기가 될 때까지 수행되는 웨이퍼 결함 분석 방법.
  11. 제7 항에 있어서, 상기 산소 석출 치수는
    상기 (a1) 단계가 수행되기 이전에 상기 웨이퍼가 갖는 산소량과 상기 (a2) 단계가 수행된 이후에 상기 웨이퍼가 갖는 산소량의 산소 변화량, 상기 산소 석출물의 밀도, 상기 산소 석출핵의 생성량 또는 산소 석출핵의 생성 속도 중 적어도 하나를 포함하는 웨이퍼 결함 분석 방법.
  12. 제5 항에 있어서, 상기 (b) 단계는 상기 웨이퍼의 반경 방향을 따라 수행되는 웨이퍼 결함 분석 방법.
  13. 제6 항에 있어서, 상기 (c) 단계에서 결정되는 상기 특성 온도는 상기 산소 석출핵이 최대로 생성되는 온도에 해당하는 웨이퍼 결함 분석 방법.
  14. 제6 항에 있어서, 상기 (c) 단계에서 상기 제1 온도 중에서 상기 특성 온도를 결정할 수 없을 때, 최소 자승법을 이용하여 상기 특성 온도를 결정하는 웨이퍼 결함 분석 방법.
  15. 제5 항에 있어서, 상기 (d) 단계에서,
    상기 특성 온도가 870℃ 이상일 경우 상기 결함 영역을 작은 보이드 영역으로서 결정하고,
    상기 특성 온도가 840℃ 이상 870℃ 미만일 경우 상기 결함 영역을 O-밴드 영역으로서 결정하고,
    상기 특성 온도가 810℃ 이상 840℃ 미만일 경우 상기 결함 영역을 상기 베이컨시 우세 무결함 영역으로서 결정하고,
    상기 특성 온도가 800℃ 이상이고, 810℃ 미만일 경우 상기 결함 영역을 상기 전이 영역으로서 결정하고,
    상기 특성 온도가 800℃ 미만일 경우 상기 결함 영역을 상기 인터스티셜 우세 무결함 영역으로서 결정하는 웨이퍼 결함 분석 방법.
  16. 제5 항에 있어서, 상기 결정된 특성 온도에 따라, 상기 웨이퍼가 갖는 점결함의 농도를 결정하는 단계를 더 포함하고,
    상기 결함 영역은 상기 웨이퍼 면 내의 상기 점결함 분포를 기준으로 정의되는 웨이퍼 결함 분석 방법.
KR1020150094243A 2015-07-01 2015-07-01 웨이퍼 및 웨이퍼 결함 분석 방법 KR101759876B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020150094243A KR101759876B1 (ko) 2015-07-01 2015-07-01 웨이퍼 및 웨이퍼 결함 분석 방법
PCT/KR2016/007010 WO2017003203A1 (ko) 2015-07-01 2016-06-30 웨이퍼 및 웨이퍼 결함 분석 방법
US15/740,332 US10325823B2 (en) 2015-07-01 2016-06-30 Wafer and wafer defect analysis method
JP2017567129A JP6574271B2 (ja) 2015-07-01 2016-06-30 ウエハ及びウエハ欠陥分析方法
DE112016003025.8T DE112016003025B4 (de) 2015-07-01 2016-06-30 Waferdefekt-Analyseverfahren
CN201680038645.1A CN107810545B (zh) 2015-07-01 2016-06-30 晶片以及晶片缺陷分析方法
US16/401,417 US10541181B2 (en) 2015-07-01 2019-05-02 Wafer and wafer defect analysis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150094243A KR101759876B1 (ko) 2015-07-01 2015-07-01 웨이퍼 및 웨이퍼 결함 분석 방법

Publications (2)

Publication Number Publication Date
KR20170004209A true KR20170004209A (ko) 2017-01-11
KR101759876B1 KR101759876B1 (ko) 2017-07-31

Family

ID=57608923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150094243A KR101759876B1 (ko) 2015-07-01 2015-07-01 웨이퍼 및 웨이퍼 결함 분석 방법

Country Status (6)

Country Link
US (2) US10325823B2 (ko)
JP (1) JP6574271B2 (ko)
KR (1) KR101759876B1 (ko)
CN (1) CN107810545B (ko)
DE (1) DE112016003025B4 (ko)
WO (1) WO2017003203A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102060085B1 (ko) * 2018-08-20 2019-12-27 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6569613B2 (ja) * 2016-07-11 2019-09-04 株式会社Sumco シリコンウェーハの評価方法及び製造方法
KR102037748B1 (ko) * 2017-12-06 2019-11-29 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법
CN111380830A (zh) * 2020-04-30 2020-07-07 西安奕斯伟硅片技术有限公司 一种单晶晶圆缺陷类型及分布区域的检测方法
CN113109363B (zh) * 2021-03-10 2022-09-20 中国科学院上海微系统与信息技术研究所 一种表征硅晶体中缺陷的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111444A (ja) * 1994-10-11 1996-04-30 Kawasaki Steel Corp 半導体基板用シリコンウェハの原子空孔分布評価法
US6337219B1 (en) * 1998-02-04 2002-01-08 Sumitomo Metal Industries, Ltd. Method of producing silicon single and single crystal silicon wafer
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
MY131022A (en) * 2000-09-29 2007-07-31 Samsung Electronics Co Ltd Silicon wafers having controlled distribution of defects, and methods of preparing the same
KR20030040952A (ko) * 2001-11-17 2003-05-23 주식회사 실트론 산소적층결함 영역을 측정하는 방법
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
JP4082394B2 (ja) 2004-07-12 2008-04-30 信越半導体株式会社 シリコンウエーハの評価方法
JP5515406B2 (ja) 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
FR2977974B1 (fr) 2011-07-13 2014-03-07 Soitec Silicon On Insulator Procede de mesure de defauts dans un substrat de silicium
US20130192303A1 (en) 2012-01-27 2013-08-01 Memc Qualitative crystal defect evaluation method
KR101472349B1 (ko) 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
US9634098B2 (en) * 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102060085B1 (ko) * 2018-08-20 2019-12-27 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법
WO2020040364A1 (ko) * 2018-08-20 2020-02-27 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법
CN112585734A (zh) * 2018-08-20 2021-03-30 爱思开矽得荣株式会社 用于评估晶片的有缺陷区域的方法
CN112585734B (zh) * 2018-08-20 2024-03-15 爱思开矽得荣株式会社 用于评估晶片的有缺陷区域的方法
US11955386B2 (en) 2018-08-20 2024-04-09 Sk Siltron Co., Ltd. Method for evaluating defective region of wafer

Also Published As

Publication number Publication date
US20180190547A1 (en) 2018-07-05
CN107810545B (zh) 2021-06-04
KR101759876B1 (ko) 2017-07-31
US10325823B2 (en) 2019-06-18
DE112016003025T5 (de) 2018-04-12
JP6574271B2 (ja) 2019-09-11
JP2018526816A (ja) 2018-09-13
US20190267294A1 (en) 2019-08-29
WO2017003203A1 (ko) 2017-01-05
CN107810545A (zh) 2018-03-16
DE112016003025B4 (de) 2022-06-23
US10541181B2 (en) 2020-01-21

Similar Documents

Publication Publication Date Title
US10541181B2 (en) Wafer and wafer defect analysis method
US7242075B2 (en) Silicon wafers and method of fabricating the same
US6174364B1 (en) Method for producing silicon monocrystal and silicon monocrystal wafer
US8231852B2 (en) Silicon wafer and method for producing the same
JP4942606B2 (ja) シリコンウェハおよびその作製方法
US20130323153A1 (en) Silicon single crystal wafer
JP2017528404A (ja) 窒素ドープされた空孔優勢であるシリコンインゴット、およびそれから形成された半径方向に均一に分布した酸素析出の密度およびサイズを有する熱処理されたウエハ
JPWO2014129123A1 (ja) シリコン単結晶棒の製造方法
JP6802243B2 (ja) ウエハーの欠陥領域を評価する方法
US11955386B2 (en) Method for evaluating defective region of wafer
KR20140136659A (ko) 반도체용 실리콘 단결정 잉곳 및 웨이퍼
JP2001217251A (ja) シリコンウェーハの熱処理方法
KR101246493B1 (ko) 웨이퍼의 결함 평가방법
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
TW202104678A (zh) 使用連續柴可斯基(czochralski)方法生長單晶矽碇之方法
KR101443494B1 (ko) 단결정 잉곳의 품질 제어방법
KR101721211B1 (ko) 단결정 실리콘 웨이퍼 분석 방법 및 이 방법에 의해 제조된 웨이퍼
KR101339624B1 (ko) 단결정 실리콘 웨이퍼 및 반도체 웨이퍼
KR20160107169A (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP2004087591A (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
JP2010116271A (ja) シリコン単結晶の育成方法及びシリコン単結晶インゴット
JP4259708B2 (ja) Ｓｏｉ基板の製造方法
JP2004189584A (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
JP2004241786A (ja) Ｉｇウェーハの製造方法及びこの方法で作られたｉｇウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right