JPH08111444A - 半導体基板用シリコンウェハの原子空孔分布評価法 - Google Patents

半導体基板用シリコンウェハの原子空孔分布評価法

Info

Publication number
JPH08111444A
JPH08111444A JP27171194A JP27171194A JPH08111444A JP H08111444 A JPH08111444 A JP H08111444A JP 27171194 A JP27171194 A JP 27171194A JP 27171194 A JP27171194 A JP 27171194A JP H08111444 A JPH08111444 A JP H08111444A
Authority
JP
Japan
Prior art keywords
silicon wafer
heat treatment
atomic
etch pits
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27171194A
Other languages
English (en)
Inventor
Toru Hoshi
亨 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP27171194A priority Critical patent/JPH08111444A/ja
Publication of JPH08111444A publication Critical patent/JPH08111444A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】単結晶シリコンウェハに第1および第2熱処理
を施して格子欠陥を形成し、さらにエッチング処理を施
して格子欠陥をエッチピットとして顕在化させることに
より、シリコンウェハの面内における原子空孔の濃度分
布の均一性を迅速かつ高精度に評価することができる半
導体基板用シリコンウェハの原子空孔分布評価法の提
供。 【構成】シリコンウェハの原子空孔の濃度を評価するに
際し、このシリコンウェハに、700℃以上かつ850
℃以下の温度で第1熱処理を施し、850℃超かつ10
50℃以下の温度で第2熱処理を施して格子欠陥を形成
した後、この格子欠陥をエッチピットとして顕在化させ
て、単位面積当たりのエッチピットの個数を測定し、こ
のエッチピットの個数により、前記シリコンウェハの原
子空孔の濃度を評価することにより、上記目的を達成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体基板用シリコンウ
ェハの原子空孔分布評価法に関し、詳しくは、一般的に
チョクラルスキー法(CZ法:引き上げ法)を用いて製
造される半導体基板用単結晶シリコンウェハの面内にお
ける原子空孔の濃度分布の均一性を、迅速かつ高精度に
評価することができる半導体基板用シリコンウェハの原
子空孔分布評価法に関する。
【0002】
【従来の技術】チョクラルスキー法を用いて製造される
単結晶シリコンウェハ(以下、単にシリコンウェハと記
述する)は、半導体装置のシリコン基板として広く一般
的に用いられている。このシリコンウェハは高純度に製
造されているが、シリコン・インゴットを成長させる際
に、石英るつぼを用いているため、また、炉材として黒
鉛などの炭素材料を用いているため、例えば酸素、炭
素、重金属などの不純物が微量含有されてしまう。この
ような不純物は、半導体装置の製造プロセスにおける熱
処理により比較的容易に析出し、様々な格子欠陥、例え
ば積層欠陥、転位、不純物析出物等を形成する。
【0003】例えば、上述するシリコンウェハ中に含有
されている不純物の中でも最も濃度の高い酸素は、シリ
コン・インゴットを成長させる際に、石英るつぼより、
シリコン融液へと酸素が溶解し、シリコン・インゴット
内部に取り込まれたものである。このように、シリコン
ウェハ中に取り込まれた酸素の大部分は、常温常圧の下
では大体格子間に存在し安定しているが、半導体装置の
製造プロセス中に熱処理を受けると、シリコンと酸素が
反応して酸素析出物が形成され、その周囲を歪ませてし
まう。このため、このような格子欠陥が素子領域に存在
すると素子特性を劣化させ、同じシリコンウェハから製
造された半導体装置であっても、その寿命や電気特性等
が異なる場合があるなど、製品の歩留りを低減させてし
まうという問題点がある。
【0004】ところが、このような格子欠陥は、一方で
は素子領域に存在すると素子特性を劣化させるという問
題点を有している反面、他方ではその格子欠陥における
歪場に重金属原子などの不純物を吸収することができる
という特性を有している。また、上述する問題点を解決
し、半導体装置を歩留り良く製造するためには、不純物
を制御あるいは除去し、素子領域を清浄化しなければな
らない。このため、上述する格子欠陥の特性を逆に利用
して、意図的に格子欠陥を素子領域以外の領域に形成
し、不純物を素子領域以外の領域に形成された格子欠陥
に吸収してしまうという、いわゆるゲッタリング技術と
して応用されている。
【0005】上述するゲッタリング技術を用いてシリコ
ンウェハを熱処理する方法の例を挙げれば、例えば特開
昭57−67098号、特開昭59−39033号およ
び特開昭59−202640号公報などに開示された方
法がある。これらの公報に開示された方法によれば、シ
リコンウェハを所定条件で2段階に加熱することによ
り、シリコンウェハ表面から一定深さのところに格子欠
陥領域を形成し、即ち、シリコンウェハの内面に不純物
を吸収し、かつシリコンウェハ表面に無欠陥領域を形成
することにより、例えばトランジスタ等の素子領域に欠
陥が発生するのを防止するものである。
【0006】しかしながら、上述する公報に開示された
方法においては、シリコンウェハ毎に不純物の含有量が
異なるため、即ち、特性の異なるシリコンウェハに対し
て同一の熱処理を施しても、同一の結果を得ることは極
めて困難なことである。従って、ゲッタリング技術を用
いてシリコンウェハを熱処理し、適切な効果を期待する
ためには、それぞれのシリコンウェハの特性を把握する
ために、予めそれぞれのシリコンウェハを評価、特にシ
リコンウェハ中に含有されている不純物の中でも最も濃
度の高い酸素の析出による原子空孔の濃度分布を評価し
ておく必要がある。また、それぞれのシリコンウェハを
適切に評価するためには、例えば電子顕微鏡を用いても
観察不能な欠陥、即ち、潜在核の大きさおよび密度を観
察可能なところまで顕在化させる必要がある。
【0007】
【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく種々の問題点をかえりみて、単結晶シ
リコンウェハに第1および第2熱処理を施して格子欠陥
を形成し、さらにエッチング処理を施して格子欠陥をエ
ッチピットとして顕在化させることにより、シリコンウ
ェハの面内における原子空孔の濃度分布の均一性を迅速
かつ高精度に評価することができる半導体基板用シリコ
ンウェハの原子空孔分布評価法を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、シリコンウェハの原子空孔の濃度を評価
するに際し、このシリコンウェハに、700℃以上かつ
850℃以下の温度で第1熱処理を施し、850℃超か
つ1050℃以下の温度で第2熱処理を施して格子欠陥
を形成した後、この格子欠陥をエッチピットとして顕在
化させて、単位面積当たりのエッチピットの個数を測定
し、このエッチピットの個数により、前記シリコンウェ
ハの原子空孔の濃度を評価することを特徴とする半導体
基板用シリコンウェハの原子空孔分布評価法を提供する
ものである。
【0009】ここで、前記エッチピットの個数は、光学
顕微鏡を用い、かつその倍率を200〜1000倍とし
て測定を行うのが好ましい。
【0010】また、前記第1熱処理を4時間以上、かつ
前記第2熱処理を15時間以上行うのが好ましい。
【0011】
【発明の作用】本発明の半導体基板用シリコンウェハの
原子空孔分布評価法は、ゲッタリング技術を用いて単結
晶シリコンウェハを効果的に熱処理するために、あるい
は所望の特性を有するシリコン・インゴットを製造する
ために、それぞれのシリコンウェハの特性を迅速かつ高
精度に評価するものである。即ち、それぞれのシリコン
ウェハを適切に評価するために、潜在核をその大きさお
よび密度が観察可能なエッチピットとして顕在化させ、
このエッチピットの単位面積当たりの個数を測定するこ
とにより、特に、シリコンウェハ中に含有されている不
純物の中でも最も濃度の高い酸素の析出による原子空孔
の濃度分布を評価するものである。
【0012】ここで、不純物として酸素を含有する単結
晶シリコンウェハに熱処理を施すと、シリコンウェハ中
でシリコン(Si)は酸素(O)と結合し、 Si2 +O2 → SiO2 +Si と反応するため、酸素の析出に伴って酸素析出物(Si
2 )が形成されるとともに、格子間にシリコン(S
i)が放出されて格子間型の格子欠陥を形成する。ま
た、格子欠陥としての原子空孔は格子間に放出されたシ
リコンを吸収可能なため、結晶格子に原子空孔が存在す
れば酸素の析出が促進される。従って、酸素の析出を促
進し、格子欠陥を発生させる熱処理を行うことにより、
原子空孔の分布の評価用として最適な格子欠陥を形成す
ることができ、発生した格子欠陥を観察することによ
り、原子空孔の分布を適切に評価することができる。
【0013】以下に、本発明の半導体基板用シリコンウ
ェハの原子空孔分布評価法を詳細に説明する。
【0014】本発明の半導体基板用シリコンウェハの原
子空孔分布評価法は、単結晶シリコンウェハ(以下、単
にシリコンウェハと記述する)、特に、半導体装置のシ
リコン基板として広く用いられているチョクラルスキー
法により製造されるシリコンウェハの面内における原子
空孔の濃度分布の均一性を、迅速かつ高精度に評価する
方法である。
【0015】本発明の評価法においては、まず、第1熱
処理として、700℃以上かつ850℃以下の範囲の温
度でシリコンウェハを加熱することにより、シリコンウ
ェハ内の潜在核を顕在化させ、例えば酸素などの不純物
を析出させるための析出核として形成する。
【0016】ここで、第1熱処理は、原子空孔の濃度に
応じた酸素析出核などの形成を目的とするものである。
従って、第1熱処理温度が700℃未満では、酸素析出
量が原子空孔の濃度に依存しない。また、第1熱処理温
度が850℃を超えると、後述する第2熱処理後に発生
する格子欠陥が原子空孔の濃度を反映しない。このた
め、本発明では第1熱処理温度は700℃以上かつ85
0℃以下の範囲に限定する。
【0017】また、第1熱処理は4時間以上行うのが好
ましい。この理由は、第1熱処理に引き続いて後述する
第2熱処理を施した後、例えば顕微鏡などにより観察可
能な格子欠陥を形成するためには、第1熱処理時間が4
時間未満では、顕微鏡などにより観察可能な格子欠陥が
形成されないからである。また、第1熱処理時間は、5
0時間以下とするのが好ましい。これは、第1熱処理時
間を50時間超としても、観察可能な格子欠陥の形成は
それ以上進行せず、評価に要する時間が大となるだけだ
からである。
【0018】続いて、第2熱処理として、850℃超か
つ1050℃以下の範囲の温度でシリコンウェハを加熱
することにより、第1熱処理において形成された析出核
を成長させ、シリコンウェハ内に、例えば積層欠陥、酸
素析出物などの格子欠陥を形成する。
【0019】ここで、第2熱処理は、第1熱処理で発生
させた酸素析出核などを成長させることを目的とするも
のである。従って、第2熱処理の温度を850℃超かつ
1050℃以下の範囲とすることにより、第1熱処理で
形成された原子空孔の濃度を反映した酸素析出核を効率
良く成長させることができるため、第2熱処理の温度は
850℃超かつ1050℃以下の範囲に限定する。
【0020】また、第2熱処理は、原子空孔の濃度と格
子欠陥密度とを比例させるために、酸素の析出が飽和す
るまで熱処理する必要がある。従って、第2熱処理の時
間が15時間以上である場合に、酸素析出量が一定とな
ること、および酸素析出量と原子空孔の濃度との関連性
が良くなることから、第2熱処理時間は15時間以上と
するのが好ましい。また、第2熱処理時間は、100時
間以下であるのが好ましい。これは、第2熱処理の時間
が100時間を超えると、熱処理により微小な格子欠陥
が消滅してしまうためである。
【0021】さらに、上述する第1熱処理および第2熱
処理は、シリコンウェハの外部からの酸素の侵入を防止
するために、非酸化性雰囲気、例えばN2 、He、Ar
等の不活性ガス雰囲気中、または10-1Torr以下、より
好ましくは10-2Torr以下の真空中で行うことが好まし
い。
【0022】続いて、腐食液を用いてシリコンウェハに
エッチング処理を施し、第1および第2熱処理により発
生した格子欠陥をエッチピットとして顕在化させる。
【0023】なお、本発明に用いる腐食液としては、結
晶方位の影響を受けずにエッチングすることができ、エ
ッチピットの形状が鮮明に仕上がることなどから、ライ
ト液(Wright液:硝酸、弗酸、クロム酸および酢酸の混
合水溶液)を用いるのが最も好ましいが、ライト液以外
にもダッシュ液(Dash液)やサートゥル液( Sirtl液)
などを用いることもできる。また、本発明において、格
子欠陥を反映したエッチピットを得るために、熱処理
前、熱処理後あるいはエッチング前に、インゴットから
切り出したシリコンウェハを鏡面に研磨することが好ま
しい。
【0024】最後に、これらの顕在化された格子欠陥に
おいて、例えば顕微鏡を用いて観察することにより、単
位面積当たりのエッチピットの個数を測定し、これに基
づいてシリコンウェハの面内における原子空孔の濃度分
布の均一性を評価する。
【0025】ここで、上述する顕微鏡としては、光学顕
微鏡、透過型電子顕微鏡(TEM)、走査型電子顕微鏡
(SEM)などを用いることができる。しかし、透過型
電子顕微鏡を用いる場合、単位面積当たりのエッチピッ
トの個数の測定に適した、均一な膜厚を有する、かつ視
野の広い試料を作成することが困難であるため、また、
本発明の評価対象となるシリコンウェハのように電気伝
導性がない試料においては、チャージアップにより鮮明
な像を得ることが難しく、特に、走査型電子顕微鏡を低
倍率で用いる場合には顕著になるため、光学顕微鏡を用
いるのが最も好ましい。
【0026】また、顕微鏡の倍率を200倍未満にする
と、小さなエッチピットを観察するのが難しくなるた
め、また、顕微鏡の倍率を1000倍超にすると、観察
視野が狭くなりすぎ、代表的な格子欠陥分布を観察する
のに適していないため、顕微鏡の倍率を200〜100
0倍、好ましくは顕微鏡の倍率を400〜600倍とし
て、エッチピットの単位面積当たりの個数を測定するの
が好ましい。即ち、顕微鏡の倍率が前記範囲以内であれ
ば、本発明の目的とする原子空孔の濃度の評価が精度良
く達成可能となる。
【0027】従って、本発明の半導体基板用シリコンウ
ェハの原子空孔分布評価法によれば、まず、第1熱処理
により、シリコンウェハ内の潜在核を顕在化させて析出
核を形成し、続いて、第2熱処理により、第1熱処理に
おいて形成された析出核を成長させて格子欠陥を形成
し、続いて、腐食液を用いてシリコンウェハにエッチン
グ処理を施すことにより、この格子欠陥をエッチピット
として顕在化させた後、これらの顕在化された格子欠陥
において、単位面積当たりのエッチピットの個数を測定
し、これに基づいてシリコンウェハの面内における原子
空孔の濃度分布の均一性を迅速かつ高精度に評価するこ
とができる。
【0028】
【実施例】以下に、本発明の半導体基板用シリコンウェ
ハの原子空孔分布評価法を実施例に基づいて具体的に説
明する。
【0029】(実施例1)シリコンウェハ面内における
原子空孔の分布を迅速かつ高精度に評価するために、格
子間酸素濃度3.0×10-3atm%(FT−IR(フーリ
エ変換赤外吸収分光法)で測定)の直径15cmのシリ
コンウェハを用いて、下記表1に示したように、圧力1
-2Torrの真空雰囲気において、第1熱処理として温度
750℃で4時間加熱処理を施し、このシリコンウェハ
を室温まで冷却した後、第2熱処理として温度1050
℃で16時間加熱処理を施した。このシリコンウェハは
インゴット表面側(インゴット表面からの距離5mm)
と中心側(インゴットからの距離5cm)とで点欠陥分
布が異なるため、それぞれ表面側と中心側とから採取し
た試料をアルミナ溶液で振動鏡面研磨した後、FT−I
Rにより酸素析出量を測定した。その結果は下記表2に
示した。その後、腐食液としてライト液を用いてこれら
の試料をエッチングした後、光学顕微鏡の倍率を400
倍として、それぞれの試料の格子欠陥を観察した。な
お、酸素析出量は、熱処理前の格子間酸素濃度と熱処理
後の格子間酸素濃度との差から算出した。
【0030】図1(a)および(b)に示したように、
シリコンウェハのインゴット表面側および中心側の試料
において、それぞれの格子欠陥に対応した単位面積当た
りのエッチピットの個数は明らかに異なり、それぞれの
試料により、即ち、試料採取位置の違いにより、エッチ
ピットの密度の違いを観察することができた。即ち、本
発明によれば、発生する格子欠陥は、熱処理前の原子空
孔の濃度を反映していることが判った。
【0031】(比較例1)下記表1に示したように、実
施例1と同様なシリコンウェハを用いて、圧力10-2To
rrの真空雰囲気において、第1熱処理として温度450
℃で48時間加熱処理を施し、このシリコンウェハを室
温まで冷却した後、第2熱処理として温度650℃で1
68時間加熱処理を施した。これ以後は、実施例1と全
く同一処理を施し、得られたシリコンウェハの格子欠陥
を光学顕微鏡を倍率400倍として観察した。図2
(a)および(b)に示したように、インゴット表面付
近とインゴット中心付近、即ち、試料採取位置による単
位面積当たりのエッチピットの個数の違いが極めて不明
瞭であった。
【0032】(比較例2)下記表1に示したように、実
施例1と同様なシリコンウェハを用いて、圧力10-2To
rrの真空雰囲気において、温度1250℃急冷前処理を
施した後、第1熱処理として温度450℃で48時間加
熱処理を施し、このシリコンウェハを室温まで冷却した
後、第2熱処理として温度650℃で168時間加熱処
理を施した。これ以後は、実施例1と全く同一処理を施
し、得られたシリコンウェハの格子欠陥を光学顕微鏡を
倍率400倍として観察した。その結果は図3(a)お
よび(b)に示した。
【0033】(比較例3)下記表1に示したように、実
施例1と同様なシリコンウェハを用いて、圧力10-2To
rrの真空雰囲気において、温度1250℃急冷前処理を
施した後、第1熱処理として温度750℃で4時間加熱
処理を施し、このシリコンウェハを室温まで冷却した
後、第2熱処理として温度1050℃で16時間加熱処
理を施した。これ以後は、実施例1と全く同一処理を施
し、得られたシリコンウェハの格子欠陥を光学顕微鏡を
倍率400倍として観察した。その結果は図4(a)お
よび(b)に示した。
【0034】比較例2および3の結果を、それぞれ図3
(a)および(b)、図4(a)および(b)に示した
ように、温度1250℃急冷前処理により原子空孔を導
入した場合、試料採取位置に依存するエッチピット密度
の違いが観察されなくなった。また、温度1250℃急
冷前処理を行ったことにより、酸素析出量は実施例1に
比べて増加しており、熱処理前には存在しなかった空孔
が導入されたことが示され、本発明の目的とする熱処理
前の原子空孔濃度の評価法としては不適であることが判
った。
【0035】
【0036】
【0037】(実施例2)本発明で測定した単位面積当
たりのエッチピットの個数が原子空孔の濃度を反映して
いるか否かを確認するために、実施例1と同様なシリコ
ンウェハを用いて、圧力10-2Torrの真空雰囲気におい
て、温度1250℃で20分間の加熱処理を施した後、
冷却速度をそれぞれ75℃/min、7.5℃/mi
n、2℃/minとして、このシリコンウェハを室温ま
で冷却した後、温度750℃で4時間加熱処理し、さら
に温度1050℃で16時間加熱処理した場合の酸素析
出量と冷却速度との関係、および積層欠陥に対応する格
子欠陥密度と冷却速度との関係を調べ、その結果を図8
に示した。なお、図8における格子欠陥密度は、単位面
積当たりのエッチピット個数とエッチング深さとから、
(エッチピット個数/エッチング深さ)で求めた。図8
に示したように、両者はほぼ一致した関係にあり、本発
明による単位面積当たりのエッチピットの個数が原子空
孔の濃度を反映していることが判った。
【0038】(実施例3)第1熱処理の温度、または第
2熱処理の時間、または第2熱処理の温度だけを変更し
たこと以外は、実施例1と同様なシリコンウェハを用い
て、実施例1と全く同一処理を施した。それぞれの結果
を図5、図6および図7に示した。図5および図7に示
したように、第1熱処理の温度が700℃以上かつ85
0℃以下の場合、また第2熱処理の温度が850℃超か
つ1050℃以下の場合、酸素析出量と原子空孔の濃度
との間に関連性があることが判った。また、図6に示し
たように、第2熱処理の時間が15時間以上の場合、同
様に、酸素析出量と原子空孔の濃度との間に関連性があ
ること、また第2熱処理の時間が15時間以上の場合、
酸素析出量がほぼ一定となることから、第2熱処理の時
間は15時間以上とすることが好ましいことも判った。
【0039】
【発明の効果】以上詳細に説明した様に、本発明の半導
体基板用シリコンウェハの原子空孔分布評価法は、ま
ず、第1熱処理により、シリコンウェハ内の潜在核を顕
在化させて析出核を形成し、続いて、第2熱処理によ
り、第1熱処理において形成された析出核を成長させて
2次格子欠陥(積層欠陥、酸素析出物)を形成し、続い
て、腐食液を用いてシリコンウェハにエッチング処理を
施すことにより、この格子欠陥をエッチピットとして顕
在化させた後、これらの顕在化された格子欠陥におい
て、単位面積当たりのエッチピットの個数を測定し、こ
のエッチピットの密度より原子空孔分布を初めて迅速か
つ精度良く評価することを可能としたものである。従っ
て、本発明の半導体基板用シリコンウェハの原子空孔分
布評価法によれば、シリコンウェハの面内における原子
空孔の濃度分布の均一性を迅速かつ高精度に評価するこ
とができるため、それぞれの特性を有するシリコンウェ
ハ毎に最適なゲッタリング技術を提供することができ、
また逆に、優れたシリコンインゴットの製造にも寄与す
ることができる。
【図面の簡単な説明】
【図1】(a)および(b)は図面代用写真であって、
それぞれ本発明の半導体基板用シリコンウェハの原子空
孔分布評価法を適用して作成されたシリコンウェハのイ
ンゴット表面側および中心側の試料の一実施例の顕微鏡
写真である。
【図2】(a)および(b)は図面代用写真であって、
それぞれ本発明の半導体基板用シリコンウェハの原子空
孔分布評価法を適用せずに作成されたシリコンウェハの
インゴット表面側および中心側の試料の一例の顕微鏡写
真である。
【図3】(a)および(b)は図面代用写真であって、
それぞれ本発明の半導体基板用シリコンウェハの原子空
孔分布評価法を適用せずに作成されたシリコンウェハの
インゴット表面側および中心側の試料の一例の顕微鏡写
真である。
【図4】(a)および(b)は図面代用写真であって、
それぞれ本発明の半導体基板用シリコンウェハの原子空
孔分布評価法を適用せずに作成されたシリコンウェハの
インゴット表面側および中心側の試料の一例の顕微鏡写
真である。
【図5】本発明の半導体基板用シリコンウェハの原子空
孔分布評価法において、第1熱処理の温度と酸素析出量
との関係を示す一実施例のグラフである。
【図6】本発明の半導体基板用シリコンウェハの原子空
孔分布評価法において、第2熱処理の時間と酸素析出量
との関係を示す一実施例のグラフである。
【図7】本発明の半導体基板用シリコンウェハの原子空
孔分布評価法において、第2熱処理の温度と酸素析出量
との関係を示す一実施例のグラフである。
【図8】本発明の半導体基板用シリコンウェハの原子空
孔分布評価法において、酸素析出量および格子欠陥密度
と冷却速度との関係を示す一実施例のグラフである。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】シリコンウェハの原子空孔の濃度を評価す
    るに際し、 このシリコンウェハに、700℃以上かつ850℃以下
    の温度で第1熱処理を施し、850℃超かつ1050℃
    以下の温度で第2熱処理を施して格子欠陥を形成した
    後、この格子欠陥をエッチピットとして顕在化させて、
    単位面積当たりのエッチピットの個数を測定し、このエ
    ッチピットの個数により、前記シリコンウェハの原子空
    孔の濃度を評価することを特徴とする半導体基板用シリ
    コンウェハの原子空孔分布評価法。
  2. 【請求項2】前記エッチピットの個数は、光学顕微鏡を
    用い、かつその倍率を200〜1000倍として測定を
    行うことを特徴とする請求項1に記載の半導体基板用シ
    リコンウェハの原子空孔分布評価法。
  3. 【請求項3】前記第1熱処理を4時間以上、かつ前記第
    2熱処理を15時間以上行うことを特徴とする請求項1
    または2に記載の半導体基板用シリコンウェハの原子空
    孔分布評価法。
JP27171194A 1994-10-11 1994-10-11 半導体基板用シリコンウェハの原子空孔分布評価法 Withdrawn JPH08111444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27171194A JPH08111444A (ja) 1994-10-11 1994-10-11 半導体基板用シリコンウェハの原子空孔分布評価法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27171194A JPH08111444A (ja) 1994-10-11 1994-10-11 半導体基板用シリコンウェハの原子空孔分布評価法

Publications (1)

Publication Number Publication Date
JPH08111444A true JPH08111444A (ja) 1996-04-30

Family

ID=17503781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27171194A Withdrawn JPH08111444A (ja) 1994-10-11 1994-10-11 半導体基板用シリコンウェハの原子空孔分布評価法

Country Status (1)

Country Link
JP (1) JPH08111444A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273977A (ja) * 2006-03-31 2007-10-18 Soitec Silicon On Insulator Technologies バルク基板中の結晶欠陥を顕在化する方法
JP2007273947A (ja) * 2006-03-08 2007-10-18 Tokyo Electron Ltd 基板処理システム、基板表面処理装置、基板表面検査装置、基板表面検査方法及び記憶媒体
US8578952B2 (en) 2006-03-08 2013-11-12 Tokyo Electron Limited Substrate processing system, substrate surface processing apparatus, substrate surface inspecting apparatus, substrate surface inspecting method, and storage medium storing program for implementing the method
CN107810545A (zh) * 2015-07-01 2018-03-16 爱思开矽得荣株式会社 晶片以及晶片缺陷分析方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273947A (ja) * 2006-03-08 2007-10-18 Tokyo Electron Ltd 基板処理システム、基板表面処理装置、基板表面検査装置、基板表面検査方法及び記憶媒体
US8578952B2 (en) 2006-03-08 2013-11-12 Tokyo Electron Limited Substrate processing system, substrate surface processing apparatus, substrate surface inspecting apparatus, substrate surface inspecting method, and storage medium storing program for implementing the method
JP2007273977A (ja) * 2006-03-31 2007-10-18 Soitec Silicon On Insulator Technologies バルク基板中の結晶欠陥を顕在化する方法
CN107810545A (zh) * 2015-07-01 2018-03-16 爱思开矽得荣株式会社 晶片以及晶片缺陷分析方法
JP2018526816A (ja) * 2015-07-01 2018-09-13 エスケイ・シルトロン・カンパニー・リミテッド ウエハ及びウエハ欠陥分析方法
US10325823B2 (en) 2015-07-01 2019-06-18 Sk Siltron Co., Ltd. Wafer and wafer defect analysis method
US10541181B2 (en) 2015-07-01 2020-01-21 Sk Siltron Co., Ltd. Wafer and wafer defect analysis method
CN107810545B (zh) * 2015-07-01 2021-06-04 爱思开矽得荣株式会社 晶片以及晶片缺陷分析方法

Similar Documents

Publication Publication Date Title
US5611855A (en) Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
EP0503816B1 (en) Heat treatment of Si single crystal
US7846252B2 (en) Silicon wafer for IGBT and method for producing same
JP2874834B2 (ja) シリコンウェーハのイントリンシックゲッタリング処理法
TWI398927B (zh) 矽晶圓及其製造方法
US7837791B2 (en) Silicon single crystal wafer for particle monitor
TW200822231A (en) Silicon wafer for semiconductor and manufacturing method thereof
JP2007176732A (ja) アニールウエハ及びアニールウエハの製造方法
US10975496B2 (en) Single crystal silicon plate-shaped body
KR100566824B1 (ko) 실리콘 반도체기판 및 그의 제조방법
JPH04285100A (ja) シリコンウェーハの品質検査方法
JP2009269779A (ja) シリコン単結晶ウェーハ評価用の標準サンプル、その製造方法及び標準サンプルを用いた評価方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
KR100526427B1 (ko) 실리콘 반도체기판 및 그 제조방법
JP2003068743A (ja) エピタキシャルウエーハおよびその製造方法
JPH08111444A (ja) 半導体基板用シリコンウェハの原子空孔分布評価法
JPH02192500A (ja) 化合物半導体単結晶の製造方法
JP5207705B2 (ja) シリコンウエハ及びその製造方法
JP3896919B2 (ja) シリコンウエーハのNi汚染の評価方法
JPH11283987A (ja) シリコンエピタキシャルウェーハとその製造方法
JP4675542B2 (ja) ゲッタリング能力の評価方法
JP4154891B2 (ja) シリコン単結晶の製造方法
JP3731553B2 (ja) シリコンウェーハの窒素濃度の評価方法
JP2528406B2 (ja) シリコンの格子間酸素の成長縞の評価方法
JP2016124756A (ja) シリコンウェーハ及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115