KR20220112958A - 실리콘 웨이퍼의 결함 분석 방법 - Google Patents
실리콘 웨이퍼의 결함 분석 방법 Download PDFInfo
- Publication number
- KR20220112958A KR20220112958A KR1020210016536A KR20210016536A KR20220112958A KR 20220112958 A KR20220112958 A KR 20220112958A KR 1020210016536 A KR1020210016536 A KR 1020210016536A KR 20210016536 A KR20210016536 A KR 20210016536A KR 20220112958 A KR20220112958 A KR 20220112958A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon wafer
- defect
- metal
- heat treatment
- analysis method
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 99
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 99
- 239000010703 silicon Substances 0.000 title claims abstract description 99
- 230000007547 defect Effects 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000013078 crystal Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 238000004458 analytical method Methods 0.000 claims description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 230000006798 recombination Effects 0.000 claims description 7
- 238000005215 recombination Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 3
- 230000001052 transient effect Effects 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 79
- 238000011109 contamination Methods 0.000 description 15
- 230000002950 deficient Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 2
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 2
- 239000003082 abrasive agent Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000012086 standard solution Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
- G01N21/9505—Wafer internal defects, e.g. microcracks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
실시예는 실리콘 웨이퍼의 후면에 금속을 오염시키는 단계; 상기 금속을 확산 열처리하는 단계; 상기 실리콘 웨이퍼의 1차 결정 결함 영역을 확인하는 단계; 상기 실리콘 웨이퍼를 이용하여 쇼트키 다이오드를 제작하는 단계; 제작된 쇼트키 다이오드를 이용하여 상기 실리콘 웨이퍼의 베이컨시 농도를 측정하는 단계;및 상기 실리콘 웨이퍼의 2차 결정 결함 영역을 확인하는 단계를 포함하는 실리콘 웨이퍼의 결함 분석 방법을 제공한다.
Description
실시예는 실리콘 웨이퍼의 결함 분석 방법에 관한 것으로, 보다 상세하게는 실리콘 웨이퍼에 내재하는 결정 결함 영역을 구분하는 방법에 관한 것이다.
통상적인 실리콘 웨이퍼는, 초크랄스키법(Czochralski Method, 이하 'CZ'법이라 함) 등으로 단결정(Ingot)을 만들기 위한 단결정 성장 공정과, 단결정을 절삭(Slicing)하여 얇은 원판 모양의 웨이퍼를 얻는 절삭공정과, 상기 절삭으로 인하여 웨이퍼에 잔존하는 기계적 가공에 의한 손상(Damage)을 제거하는 연삭(Lapping) 공정과, 웨이퍼를 경면화하는 연마(Polishing) 공정과, 연마된 웨이퍼를 경면화하고 웨이퍼에 부착된 연마제나 이물질을 제거하는 세정 공정을 통하여 제조된다.
CZ법으로 제작되는 실리콘 웨이퍼는 실리콘 단결정 잉곳의 성장 조건에 따라 다양한 결함이 생성된다.
예를 들면, 베이컨시 타입(Vacancy type)의 점 결함이 우세한 베이컨시 리치(Vacancy rich) 영역과 인터스티셜 타입(Interstitial type)의 점 결함이 우세한 인터스티셜 리치(Interstitial rich) 영역, 베이컨시 리치 영역과 인터스티셜 리치 영역 사이에 베이컨시 타입의 점 결함이 우세하지만 과포화된 베이컨시가 응집된 결함이 없는 VDP 영역, 및 인터스티셜 점 결함이 우세하여 과포화된 인터스티셜 실리콘이 응집된 결함이 없는 IDP 영역 등의 결함 영역이 존재할 수 있다.
실리콘 웨이퍼의 결정 결함을 구분하는 방법의 일예로, 특정 열처리를 통해 실리콘 웨이퍼의 산소 석출물(Bulk Micro Defects, 이하 BMD)을 생성 시켜 각 결정 결함 영역에서 발생하는 BMD의 밀도 또는 크기를 이용하여 구분하는 방법, 또는 특정한 금속 원소(Cu, Ni, Co 등)를 실리콘 웨이퍼의 전면에서 오염시킨 후, 웨이퍼 전면에 확산시킴으로서 서로 다른 결정 결함영역에서 벌크(bulk) 방향으로 확산시킨 후, 실리콘 웨이퍼의 표면에 남아 있는 헤이즈(haze)의 유무를 판단하여 결정 하는 방법 등이 있다.
상세하게는, 종래의 베이컨시 타입의 점 결함 분포를 평가하기 위하여 고농도 금속의 강제 오염, 확산 열처리 및 측정의 3단계를 진행할 수 있다. 고농도의 금속 강제 오염은 표준 용액(Standard solution)을 스핀 코팅 등의 방식으로 실리콘 웨이퍼의 면내에 오염 시키는 방법과 화학적 증착 방식(Chemical Vapor Deposition)을 이용하여 증착시키는 방법 또는 더 높은 고농도 오염을 위하여 두 가지 방식을 겸용하는 방식 등이 있다.
그리고, 확산 열처리는 특정 온도에서 질소(N2) 또는 아르곤(Ar)과 같은 불활성 가스를 이용하여 웨이퍼 표면에 존재하는 고농도의 금속 오염을 실리콘 웨이퍼의 벌크 영역으로 확산할 수 있다.
마지막으로 측정 단계는 소수 캐리어의 재결합 수명 시간(Minority Carrier Recombination Lifetime)을 측정하거나 실리콘의 에너지 밴드 갭(Silicon energy band gap) 내에 존재하는 깊은 준위(Deep level)의 금속 오염을 DLTS를 이용하여 측정하거나 소수 캐리어의 확산 거리(Minority Carrier Diffusion Length)를 측정거나 또는 광 발광(Photo Luminescence, PL) 장비를 이용하여 웨이퍼 표면과 Bulk에 존재하는 금속 오염을 정량 또는 정성 분석 할 수 있다.
그러나, 종래의 실리콘 웨이퍼의 결정 결함 구분 방법은 다음과 같은 문제점이 있다.
먼저, 결정 결함 영역을 확인 또는 구분하기 위하여 복수의 샘플을 이용하여 복수의 금속 오염을 실리콘 웨이퍼 표면에 진행한 후 확산 열처리를 실시하는 방법은, 보고자 하는 샘플의 표면 상태나 오염 농도에 따라 표면에 존재하는 헤이즈가 명확하지 않아 결함 영역 구분에 어려움이 있을 수 있다. 또한, 실리콘 웨이퍼의 벌크 특성을 반영하는 소수 캐리어의 재결합 시간을 측정한 결과에서도 노이즈(noise)가 발생하여 명확하게 구분이 어려울 수 있다.
그리고, 대한민국 등록특허 10-0901823호(2009년 6월 9일 공고)는, 고농도의 금속 오염을 웨이퍼 면내에 균일하게 오염시키기 위하여 금속 오염 용액의 도포 뿐만 아니라 별도로 웨이퍼의 후면에 동일 오염 원소의 금속 박막을 증착해야 하며 추가적으로 금속의 산화를 위해 확산 열처리와 금속의 산화 열처리를 동시에 진행해야 하는 불편함이 있다.
실시예는 상술한 문제점을 해결하기 위한 것으로, 실리콘 웨이퍼의 결정 결함을 간결하고 정확하게 평가하는 방법을 제공하고자 한다.
실시예는 실리콘 웨이퍼의 후면에 금속을 오염시키는 단계; 상기 금속을 확산 열처리하는 단계; 상기 실리콘 웨이퍼의 1차 결정 결함 영역을 확인하는 단계; 상기 실리콘 웨이퍼를 이용하여 쇼트키 다이오드를 제작하는 단계; 제작된 쇼트키 다이오드를 이용하여 상기 실리콘 웨이퍼의 베이컨시 농도를 측정하는 단계; 및상기 실리콘 웨이퍼의 2차 결정 결함 영역을 확인하는 단계를 포함하는 실리콘 웨이퍼의 결함 분석 방법을 제공한다.
실리콘 웨이퍼의 후면에 금속을 오염시키는 단계는, 상기 실리콘 웨이퍼의 후면에 백금을 100 내지 1000 옴스트롱의 두께로 증착할 수 있다.
금속을 확산 열처리하는 단계에서, 노(furnace) 내에 상기 실리콘 웨이퍼의 전면이 하부를 향하도록 배치할 수 있다.
금속을 확산 열처리하는 단계는, 질소 분위기에서 480 내지 800℃의 온도에서 1 내지 50분 진행될 수 있다.
실리콘 웨이퍼의 결함 분석 방법은, 금속의 확산 열처리 후, 상기 금속을 불산(HF), 순수(DIW) 및 초음파(untra sonic) 중 적어도 하나를 사용하여 제거하는 단계를 더 포함할 수 있다.
실리콘 웨이퍼의 1차 결정 결함 영역을 확인하는 단계는, 소수 캐리어의 재결합 라이프타임을 측정하여 이루어질 수 있다.
쇼트키 다이오드를 제작하고 상기 실리콘 웨이퍼의 베이컨시 농도를 측정하는 단계는, DLTS(deep level transient spectroscop)를 이용할 수 있다.
실리콘 웨이퍼의 2차 결정 결함 영역을 확인하는 단계는, 상기 실리콘 웨이퍼의 결함 영역을 정량적으로 확인할 수 있다.
실리콘 웨이퍼의 결함 분석 방법은, 확인된 1차 결정 결함 영역과 2차 결정 결함 영역을, 다른 방법에 의하여 확인된 결함 영역과 비교하는 단계를 더 포함할 수 있다.
실리콘 웨이퍼는, 실리콘 단결정 잉곳을 성장축 방향 또는 반경방향으로 슬라이싱하여 가공될 수 있다.
실시예에 따른 실리콘 웨이퍼의 결함 분석 방법에 따르면, 실리콘 웨이퍼의 후면에 고농도의 백금을 화학적 방식으로 증착시킨 후, 확산 열처리 만으로 별도의 전처리 없이 바로 소수 캐리어의 재결합 라이프타임을 측정하여 1차적으로 결정 결함의 영역을 노이즈 없이 구분할 수 있다.
그리고, 실리콘 웨이퍼 후면에 화학적 방식으로 금속 오염을 실시하기 때문에 별도의 전면 가공(Polishing 및 Cleaning)이 생략될 수 있으며, 종래의 방법에 비하여 결정 결함 영역의 구분이 명확하다.
또한, 1차로 결함 영역을 평가한 후에 쇼트키 다이오드를 제작하여 DLTS를 이용한 베이컨시 농도를 측정함으로서 각 결정 결함 영역 별로 베이컨시 농도의 정량 값을 이용하여 수치적인 방법으로 정량적인 결정 결함의 영역 구분이 가능하다.
도 1은 실시예에 따른 실리콘 웨이퍼의 결함 분석 방법의 흐름도이고,
도 2는 도 1의 방법에서 실리콘 웨이퍼의 열처리를 나타낸 도면이고,
도 3은 다른 방법에 의하여 확인된 결함 영역과 비교하여 정합성을 확인하는 예를 나타낸 도면이고,
도 4는 다른 방법에 의하여 확인된 결함 영역과 비교하여 정합성을 확인하는 다른 예를 나타낸 도면이고,
도 5는 도 4에서 본 실시예에 따른 방법에 의한 실리콘 웨이퍼의 결정 결함 영역을 상세히 나타낸다.
도 2는 도 1의 방법에서 실리콘 웨이퍼의 열처리를 나타낸 도면이고,
도 3은 다른 방법에 의하여 확인된 결함 영역과 비교하여 정합성을 확인하는 예를 나타낸 도면이고,
도 4는 다른 방법에 의하여 확인된 결함 영역과 비교하여 정합성을 확인하는 다른 예를 나타낸 도면이고,
도 5는 도 4에서 본 실시예에 따른 방법에 의한 실리콘 웨이퍼의 결정 결함 영역을 상세히 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.
그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
본 발명에서는, CZ법으로 성장시킨 실리콘 단결정 잉곳의 결함 영역을 특정한 금속 원소, 예를 들면 백금(Pt)을 고농도로 웨이퍼의 후면에 오염시킨 후, 특정한 열처리를 통하여 웨이퍼의 벌크(bulk) 방향으로 확산시킨 후, DLTS 방법을 이용하여 실리콘 웨이퍼에 존재하는 베이컨시(Vacancy) 농도 측정 방법을 이용하여 결정 결함의 영역을 구분한다.
도 1은 실시예에 따른 실리콘 웨이퍼의 결함 분석 방법의 흐름도이다. 이하에서, 도 1을 참조하여 실시예에 따른 실리콘 웨이퍼의 결함 분석 방법을 설명한다.
먼저, 실리콘 웨이퍼 샘플을 준비하고(S100)하고, 실리콘 웨이퍼의 후면(back side)에 금속을 증착 등의 방법으로 오염시킬 수 있다(S110). 이때, 실리콘 웨이퍼 샘플은 CZ법으로 성장된 실리콘 단결정 잉곳을, 성장축 방향 또는 반경방향으로 슬라이싱하여 가공된 것일 수 있다.
금속 오염 단계는, 상세하게는 실리콘 웨이퍼의 후면에 백금을 100 내지 1000 옴스트롱의 두께로 증착할 수 있고, E-beam 증착기(evaporator) 외에 스퍼터(sputter) 등의 장비를 사용하여 증착할 수 있다.
그리고, 금속을 확산 열처리할 수 있다(S120). 실리콘 웨이퍼에 오염된 금속의 열처리는, 질소(N2) 분위기에서 480 내지 800℃의 온도에서 진행될 수 있으며, 예를 들면 1 내지 50분 진행될 수 있다.
금속의 확산 열처리 단계에서, 노(furnace) 내에 실리콘 웨이퍼의 전면이 바닥을 향하도록 배치할 수 있다. 도 2는 도 1의 방법에서 실리콘 웨이퍼의 열처리를 나타낸 도면이다. 도 2를 참조하면, 수직 방향으로 웨이퍼를 배치하는 노(furnace)를 사용하여, 열처리 단계에서 금속이 오염된 실리콘 웨이퍼의 후면(back side)이 위를 향하고, 실리콘 웨이퍼의 전면(front surface)이 아래를 향하여 웨이퍼의 전면의 가장 자리 영역을 노(furnace) 내의 보트와 접촉시킬 수 있다. 이때, 실리콘 웨이퍼와 노(furnace) 내의 보트의 접촉에 의하여 실리콘 웨이퍼의 후면에 증착된 백금이 웨이퍼의 벌크(bulk) 내로의 확산이 영향을 받는 것을 최소화할 수 있다.
그리고, 실리콘 웨이퍼의 1차 결정 결함 영역을 확인할 수 있는데, 예를 들면 소수 캐리어의 재결합 라이프타임을 측정하거나 또는 소수 캐리어의 확산 거리를 측정하여 확인할 수 있다(S130). 이때, 1차 결정 결함의 경계(boundary) 및 분포 여부를 확인하여 정성적으로 확인할 수 있다.
그리고, 실리콘 웨이퍼를 이용하여 쇼트키 다이오드(schottky diode)를 제작할 수 있다(S140).
그리고, 확산 열처리 공정 후에 상기 실리콘 웨이퍼에 후면에 오염된 금속은, 쇼트키 다이오드의 제조 공정에서 제거할 수 있는데, 예를 들면 불산(HF), 순수(DIW) 및 초음파(untra sonic) 중 적어도 하나를 사용하여 제거할 수 있다.
그리고, 쇼트키 다이오드의 베이컨시 농도를 측정(S150)할 수 있는데, 예를 들면 DLTS(deep level transient spectroscop)를 이용하여 측정할 수 있다.
그리고, 실리콘 웨이퍼의 2차 결정 결함 영역, 예를 들면 결함 농도를 측정할 수 있다(S160). 이때, 2차 결정 결함 영역의 측정에서, DLTS를 이용하여 베이컨시 농도를 측정하여 실리콘 웨이퍼의 결함 영역을 정량적으로 확인할 수 있다.
상세하게는, 측정된 베이컨시 농도 단계 및 농도 값을 이용하여, 결정 결함을 구분할 수 있다.
또한, 상기의 공정에서 확인된 1차 결정 결함 영역과 2차 결정 결함 영역을, 다른 방법에 의하여 확인된 결함 영역과 비교하여 정합성을 확인할 수 있다(S170).
도 3은 다른 방법에 의하여 확인된 결함 영역과 비교하여 정합성을 확인하는 예를 나타낸 도면이다.
200 밀리미터 직경의 폴리시드(polished) 웨이퍼를 준비하고, 상술한 실시예에 따른 실리콘 웨이퍼의 결함 분석 방법에 따른 결과를 다른 방법에 따른 결과와 비교하였다.
상세하게는 베이컨시 타입의 점 결함이 우세하지만 과포화된 베이컨시가 응집된 결함이 없는 VDP 영역과 OiSF 가 존재하는 O-band 영역이 혼재하는 실리콘 웨이퍼 샘플을 이용하여 결함 분석을 하였다.
도 3에서 좌측에서는 구리 오염(Cu haze) 방식을 이용하여 결정 결함의 영역을 확인하였고, 가운데에서는 좌측의 결과를 도식화하여 결함 영역을 이미지로 나타내었으며, 우측에서는 상술한 실시예에 따른 실리콘 웨이퍼의 결함 분석 방법에 따른 1차 정성적인 결함 영역을 나타낸다. 특히, 본 실시예에 따른 방법에서는 쇼트키 다이오드를 반경 방향으로 DLTS를 이용하여 베이컨시 농도를 평가하였다.
도 3 내지 도 5에서, 청색으로 표시된 영역이 베이컨시 농도가 가장 낮고, 적색으로 표시된 영역이 베이컨시 농도가 가장 높다. 도시된 바와 같이, 본 실시예에 따른 실리콘 웨이퍼의 결함 분석 방법에 따른 결함 영역과 종래의 구리 오염 방식에 따른 결함 분석 방법이 대체로 일치함을 알 수 있다.
도 4는 다른 방법에 의하여 확인된 결함 영역과 비교하여 정합성을 확인하는 다른 예를 나타낸 도면이고, 도 5는 도 4에서 본 실시예에 따른 방법에 의한 실리콘 웨이퍼의 결정 결함 영역을 상세히 나타낸다.
도 4에서는, 성장된 실리콘 단결정 잉곳을 수평 방향으로 가공하지 않고 수직 방향으로 가공하여 면내에 다양한 결정 결함 영역이 존재하는 실리콘 웨이퍼를 제조하였다.
상세하게는 GOI(Gate Oxide Integrity) 평가를 통해 베이컨시-리치(Vacancy-rich) 영역과 OiSF 핵(nuclei)가 존재하는 O-band 영역 그리고 VDP 영역이 포함된 영역의 경계(boundary)를 구분하였다.
좌측에서는 종래의 GOI 방법으로 평가한 결과를 나타내고, 가운데는 VDP 결함과 O-band 결함의 경계를 좀 더 명확하게 구분하였다. 우측은 본 실시예에 따른 실리콘 웨이퍼의 결함 분석 방법에 따른 라이프타임 맵(map)을 나타낸다.
도 4에 도시된 바와 같이, 종래의 GOI 방법과 본 실시예에 따른 방법에 의한 실리콘 웨이퍼의 결정 결함 영역이 유사하게 나타난다.
본 실시예 따른 방법에서는, 실리콘 웨이퍼의 후면에 고농도의 백금을 화학적 방식으로 증착시킨 후, 확산 열처리 만으로 별도의 전처리 없이 바로 소수 캐리어의 재결합 라이프타임을 측정하여 1차적으로 결정 결함의 영역을 노이즈 없이 구분할 수 있다.
이때, 실리콘 웨이퍼 후면에 화학적 방식으로 금속 오염을 실시하기 때문에 별도의 전면 가공(Polishing 및 Cleaning)이 생략될 수 있으며, 도 3 내지 도 5에 도시된 바와 같이 종래의 방법에 비하여 결정 결함 영역의 구분이 명확하다.
또한, 1차로 결함 영역을 평가한 후에 쇼트키 다이오드를 제작하여 DLTS를 이용한 베이컨시 농도를 측정함으로서 각 결정 결함 영역 별로 베이컨시 농도의 정량 값을 이용하여 수치적인 방법으로 정량적인 결정 결함의 영역 구분이 가능하다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
Claims (10)
- 실리콘 웨이퍼의 후면에 금속을 오염시키는 단계;
상기 금속을 확산 열처리하는 단계;
상기 실리콘 웨이퍼의 1차 결정 결함 영역을 확인하는 단계;
상기 실리콘 웨이퍼를 이용하여 쇼트키 다이오드를 제작하는 단계;
제작된 쇼트키 다이오드를 이용하여 상기 실리콘 웨이퍼의 베이컨시 농도를 측정하는 단계; 및
상기 실리콘 웨이퍼의 2차 결정 결함 영역을 확인하는 단계를 포함하는 실리콘 웨이퍼의 결함 분석 방법. - 제1 항에 있어서,
상기 실리콘 웨이퍼의 후면에 금속을 오염시키는 단계는, 상기 실리콘 웨이퍼의 후면에 백금을 100 내지 1000 옴스트롱의 두께로 증착하는 실리콘 웨이퍼의 결함 분석 방법. - 제1 항에 있어서,
상기 금속을 확산 열처리하는 단계에서, 노(furnace) 내에 상기 실리콘 웨이퍼의 전면이 하부를 향하도록 배치하는 실리콘 웨이퍼의 결함 분석 방법. - 제1 항 또는 제3 항에 있어서,
상기 금속을 확산 열처리하는 단계는, 질소 분위기에서 480 내지 800℃의 온도에서 1 내지 50분 진행되는 실리콘 웨이퍼의 결함 분석 방법. - 제1 항에 있어서,
상기 금속의 확산 열처리 후, 상기 금속을 불산(HF), 순수(DIW) 및 초음파(untra sonic) 중 적어도 하나를 사용하여 제거하는 단계를 더 포함하는 실리콘 웨이퍼의 결함 분석 방법. - 제1 항에 있어서,
상기 실리콘 웨이퍼의 1차 결정 결함 영역을 확인하는 단계는, 소수 캐리어의 재결합 라이프타임을 측정하여 이루어지는 실리콘 웨이퍼의 결함 분석 방법. - 제1 항에 있어서,
상기 쇼트키 다이오드를 제작하고 상기 실리콘 웨이퍼의 베이컨시 농도를 측정하는 단계는, DLTS(deep level transient spectroscop)를 이용하는 실리콘 웨이퍼의 결함 분석 방법. - 제1 항에 있어서,
상기 실리콘 웨이퍼의 2차 결정 결함 영역을 확인하는 단계는, 상기 실리콘 웨이퍼의 결함 영역을 정량적으로 확인하는 실리콘 웨이퍼의 결함 분석 방법. - 제1 항에 있어서,
상기 확인된 1차 결정 결함 영역과 2차 결정 결함 영역을, 다른 방법에 의하여 확인된 결함 영역과 비교하는 단계를 더 포함하는 실리콘 웨이퍼의 결함 분석 방법. - 제1 항에 있어서,
상기 실리콘 웨이퍼는, 실리콘 단결정 잉곳을 성장축 방향 또는 반경방향으로 슬라이싱하여 가공된 실리콘 웨이퍼의 결함 분석 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210016536A KR20220112958A (ko) | 2021-02-05 | 2021-02-05 | 실리콘 웨이퍼의 결함 분석 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210016536A KR20220112958A (ko) | 2021-02-05 | 2021-02-05 | 실리콘 웨이퍼의 결함 분석 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220112958A true KR20220112958A (ko) | 2022-08-12 |
Family
ID=82803950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210016536A KR20220112958A (ko) | 2021-02-05 | 2021-02-05 | 실리콘 웨이퍼의 결함 분석 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20220112958A (ko) |
-
2021
- 2021-02-05 KR KR1020210016536A patent/KR20220112958A/ko active Search and Examination
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI714654B (zh) | 缺陷區域的判定方法 | |
| JP2017200878A (ja) | シリコンウェーハの製造方法 | |
| EP0644588A1 (en) | Wafer with epitaxial layer having a low defect density | |
| JP6673122B2 (ja) | シリコンウェーハの評価方法、シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法 | |
| US6384415B1 (en) | Method of evaluating quality of silicon wafer and method of reclaiming the water | |
| US10634622B2 (en) | Method of identifying defect regions in wafer | |
| KR20220112958A (ko) | 실리콘 웨이퍼의 결함 분석 방법 | |
| JP5521775B2 (ja) | 単結晶シリコンウェーハの評価方法 | |
| JP2006108151A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4507157B2 (ja) | ウエーハ製造工程の管理方法 | |
| JPH11145088A (ja) | シリコンウェーハを用いた半導体ウェーハ研磨加工の良否評価方法 | |
| JP2006040961A (ja) | 半導体ウェーハの検査方法、製造方法、及び管理方法 | |
| KR100901823B1 (ko) | 실리콘 웨이퍼 결함 분석 방법 | |
| KR100384680B1 (ko) | 반도체 웨이퍼 결함 검출 방법 | |
| JPH10297995A (ja) | 半導体インゴット分析方法 | |
| JP3874255B2 (ja) | シリコンウェーハ中のｂｍｄサイズの評価方法 | |
| JP3876853B2 (ja) | ウエーハの評価方法 | |
| JP2018186195A (ja) | シリコン単結晶の欠陥領域特定方法 | |
| US20240183797A1 (en) | Method for determining types of defects in monocrystalline silicon wafer | |
| JP3917245B2 (ja) | シリコンウェーハ及び熱処理用ボート、チューブの評価方法 | |
| JP7484808B2 (ja) | 半導体単結晶基板の結晶欠陥評価方法 | |
| KR20100033084A (ko) | 실리콘 에피층 내에 존재하는 결함 분석 방법 | |
| KR20230120755A (ko) | 실리콘 웨이퍼의 산화물층의 두께 예측 방법 | |
| KR102037744B1 (ko) | 웨이퍼의 평가방법 | |
| TW202325927A (zh) | 矽片缺陷的檢測方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |