TW462100B - Wafer surface inspection method - Google Patents

Wafer surface inspection method Download PDF

Info

Publication number
TW462100B
TW462100B TW089119950A TW89119950A TW462100B TW 462100 B TW462100 B TW 462100B TW 089119950 A TW089119950 A TW 089119950A TW 89119950 A TW89119950 A TW 89119950A TW 462100 B TW462100 B TW 462100B
Authority
TW
Taiwan
Prior art keywords
defect
wafer
angle
intensity
intensity value
Prior art date
Application number
TW089119950A
Other languages
English (en)
Inventor
Tae-Yeol Heo
Kyoo-Chul Cho
Kyong-Rim Kang
Soo-Yeul Choi
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW462100B publication Critical patent/TW462100B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/94Investigating contamination, e.g. dust
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/8806Specially adapted optical and illumination features
    • G01N2021/8822Dark field detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Description

4 6 21 00 五、發明說明(1) 發明背景 1. 發明領域 發明是有關於一種檢視晶圓表面的方法。本發明尤其是 有關於一種利用晶圓表面檢視裝置,偵測出從晶圓暗區或 缺陷區的多通道射散光,辨識晶圓缺陷型態的方法。 2. 習用技術說明 近來,積體電路(I C )記憶體的集積化已經從1 6百萬位元 改善到6 4百萬位元或更多。結果,圖案寬度已經到達微米 尺度,而並未在以往製程中引起問題的微米大小外來物 質,現在會當作污染來源以及可能的缺陷來源。因此,製 造高度集積化超高積體LS I元件時,比如64百萬位元動態 隨機存取記憶體(DRAM)或2 5 6百萬位元DRAM時,需要完全 控制並避免晶圓上的缺陷及/或微米大小的外來物質,進 而大幅加強其良率。 造成問題的缺陷大小,一般是製造超高積體LS I元件時 最小接線寬度的因子。例如,必須控制直徑0. 1 - 0 . 2 // m或 更小的微米大小缺陷,或是比2 5 6百萬位元DRAM還小的微 米大小缺陷,或是具有電容大於依據0. 2 3 // m或更小設計 原則之256百萬位元DRAM元件的微米大小缺陷= 製造超高積體LS I元件時會引起問題的缺陷,可以分成 二類。第一類是"晶體起始污染顆粒"(C0P)缺陷,是在晶 圓製造時便在晶圓表面上或是晶圓内形成。另一類是附著 在晶圓表面的實際灰塵或污染物(在此稱作污染顆粒)。 COP是在製造出矽晶圓時所產生的。一般,將稱作”成長
第6頁 4621 00 五、發明說明¢2) "缺陷的晶體缺陷,加到依據柴可拉斯基方法(在此稱作CZ 法)所拉出的早晶體晶塊中。該晶體缺陷在晶體冷卻時不 會被去除掉,而留在處理與製造晶圓内。此時,當進行濕 式清洗(一般是用來去除掉附著在晶圓表面上的污染顆粒) 時’晶圓表面上會形成微米坑洞,因為晶圓上晶體缺陷的 I虫刻速率,或其附近的钱刻速率是大於沒有這些缺陷的區 域。此時,這些坑洞便稱作C0P。 圖1是顯示出晶圓1上C0P與污染顆粒的剖示圖。已知, C0P會讓半導體元件的閘極氧化層之電氣崩潰特性變差。 此外,COP當作晶圓上的污染源,會造成電路圖案的斷裂 或短路。如此,C0P會造成有缺陷的成品或是較差的成品 品質以及可靠度。 當傳統污染顆粒計數器或晶圓檢視裝置量測到具有C0P 與污染顆粒的晶圓時,常常會把COP(空位型缺陷)誤當作 污染顆粒。亦即*不能很精確的分辨出COP以及對應到實 際污染物的污染顆粒。然而,為了正確控制缺陷以及改善 良率,精確的從晶圓污染顆粒分辨出C0P是很重要的。所 以,需要定量的量測並分析晶圓上C0P及/或污染顆粒的狀 態,以便能夠辨識。
Nakano等人的美國專利5,6 4 0 , 2 3 8揭示出一種辨識晶圓 上污染顆粒與COP的傳統技術。在該專利中,檢視污染顆 粒的方法包括:利用對晶圓的污染顆粒量測而製造出第一 污染顆粒圖案;進行污染顆粒去除處理,以便從晶圓上去 除掉污染顆粒;對污染顆粒去除處理後的晶圓,進行污染
第7頁 462100 五、發明說明(3) 顆粒量測而製造出第二污染顆粒圖案;以及比較第一污染 顆粒圖案與第二污染顆粒圖案。將第一污染顆粒圖案與第 二污染顆粒圖案内每個固定共用點上所出現的污染顆粒, 判定成晶體缺陷或是表面不規則,而將第一污染顆粒圖案 有出現但第二污染顆粒圖案沒有出現的污染顆粒,判定成 實際的灰塵污染顆粒或污染物。 然而在傳統的技術中,因為必須進行清洗製程以去除掉 晶圓上的污染顆粒,所以缺點是,要花額外的時間去監視 晶圓上的污染顆粒。尤其,既然即使是只有會影響到良率 的C0P出現(相對於製造時所處理的污染顆粒),也必須進 行去除污染顆粒的製程,加入不需要的多餘製程*進而增 加處理時間。此外,依據傳統技術而使用濕式清洗製程去 除掉污染顆粒時,清洗溶液不只會引起環境污染問題,而 且還會讓C0P因濕式清洗製程的蝕刻效應而變得更大。另 外,傳統技術不能用來達到製造圓件時的現場監視目的* 而監視所用的晶圓也不能再使用,進而增加生產力。 發明摘要 本發明的目的在於提供一種檢視晶圓表面的方法,提供 製造半導體元件時的現場監視,而且能快連且精確的分辨 出晶圓上的C0P與實際污染顆粒。 為達到本發明的目的,提供一種晶圓表面檢視方法,依 據晶圓檢視糸統所得到缺陷量測’辨識出晶圓的缺陷類 型'該晶圓檢視糸統包括複數個暗區 <貞測存。使用晶圓檢 視系統,決定是否滿足第一,第二與第三條件。第一條件
第8頁 4621 00 五、發明說明(4) 是,晶圊檢視系統所量測到的晶圓上缺陷大小,何時小於 代表晶體起始污染顆粒最大尺寸的臨限值。第二條件是, 被複數個暗區偵測器偵測到的複數個缺陷光強度值,何時 滿足參考值。第三條件是,晶圓檢視系統所量測到的缺陷 位置,何時是在晶圓的多空位區内。然後當第一,第二與 第三條件都滿足時,決定出缺陷型態是晶體起始污染顆 粒。另一方面,當第一,第二與第三條件中有一個或多個 不滿足時,決定出缺陷型態是實際污染顆粒。表示COP最 大值的限值最好.是0. 1 6 " m,而晶圓檢視系統是射散計污 染顆粒量測系統。 每個暗區偵測器可以包括寬角光學多工管,用來偵測出 被缺陷所射散的寬角光線,並包括窄角光學多工管,用來 偵測出被缺陷所射散的窄角光線。此時,複數個缺陷光強 度值包括由寬角光學多工管所得的缺陷強度值Sw,以及由 窄角光學多工管所得的缺陷強度值SN,而第二條件是,強 度值SN•對強度值Sw的強度比SN: / Sw超過參考值時。 另一方式是,每個暗區偵測器可以包括用來偵測以小角 度由缺陷所散光出之光分量的小角度偵測器,用來偵測以 中角度由垂直於缺陷所射散出之光分量的中角度偵測器, 以及用來债測以大角度由缺陷反向所射散出之光分量的大 角度偵測器。此時,複數個缺陷光強度值包括由小角度偵 測器所得的缺陷強度值33,由令角度偵測器所得的缺陷強 度值SM,由大角度偵測器所得的缺陷強度值\,而第二條 件是,(a)強度值對強度值乂的強度比SM/SL超過苐一參考
第9頁 462100 五、發明說明(5) 值而且(b)強度值SM對強度值35的強度KSM/Ss超過第二參考 值時。 依據本發明,缺陷辨識的錯誤率可以極小化,晶圓表面 的檢視可以藉半導體元件製造時的現場監視而達到,而且 可以快速且精確的以非破壞性方式決定出晶圓上的缺陷類 型 ° 圖式的簡單說明 上述本發明的目的與優點,在經過以下的實施例說明以 及參閱所附圖式後,將變得更為明顯,其中: 圖1是出現在晶圓内之晶體起始污染顆粒(COP)與實際污 染顆粒的剖示圖; 圖2 A是傳統檢視系統中檢視晶圓暗區的部分光學系統的 功能方塊示意圖; 圖2 B是圖2 A檢視系統所採用之缺陷辨識演算法的流程 圖, 圖3 A是另一傳統檢視系統中檢視晶圓暗區的部分光學系 統的功能方塊示意圖; 圖3 B是圖3 A檢視系統所採用之缺陷辨識理則法的流程 圖;以及 圖4是依據本發明較佳實施例之晶圓表面檢視方法所採 用的缺陷辨識演算法之流程圖。 發明的詳細說明 晶圓上的缺陷通常是用射散計污染顆粒量測系統來做量 測。已知該型的方法包括表面掃描器S P1 T B1 (由美國的
第10頁 4621〇〇 五、發明說明(6) K la-Tencor公司所製造)以及先進晶圓檢視系統(AWIS)(由 美國的ADE Optical Systems公司所製造)。每個系統都被 用來辨識晶圊上的實際污染顆粒以及晶體起始污染顆粒 (COP)。 圖2 A疋S P1 T B I檢視系統中檢規晶圓暗區的部分光學系 統的功能方塊示意圖。暗區是光學異常區域’在晶圓區上 被偵測出纟,並代表其中-種或另一種的被懷疑的缺陷, 亦即C0P或實際污染顆粒。參閱圖2八,垂直入射光丨2斑斜 角入射光14被當作是暗區照明1〇的光源。垂直入射光12盥 斜角入射光U照在晶圓16的暗區上。被暗區所射散的光線 會被#圓收集Is 1 8反射’在由暗區偵測器2 〇所偵測。暗區 们'器20包括在很寬的角度範固内债測射散光的寬角光學 夕工官(PMT)22 ’以及在很窄的角$益阁 窄角pmt 24。 肖度耗圍内偵測射散光的 晶圓1 6上缺陷所反射的射散光角声銘 沾相别二於嫩y^ 用没犯圍會隨者暗區缺陷 的類型而改變。例b,從坑洞型晶體 的光線角度是小於由附著並凸出在曰圓μ主工射散出 顆粒所射散出的光線角度。纟日曰圓16表面的實際污染 寬角PMT 22與窄角PMT 24依據所债測到的射散光 ===像賴與&,這些資料是會隨著:圓 16上暗區内缺的類型而改變。表面掃描器spi 了 系統將寬角PMT 22與窄角ΡΜΤ 24所得到的、愈心,導入缺 陷辨識演算法中,而辨識出晶圓上的暗區(缺陷)是C0P或 實際污染顆粒。 一
第11頁 462100 五、發明說明(Ό 圖2Β是採用圖2Α光學系統之表面掃描器SPl ΤΒΙ檢視系 統所使用到之缺陷辨識演算法的流程圖。參閱圖2 Β,從寬 角ΡΜΤ 22與窄角ΡΜΤ 24得到缺陷強度值心與$3^•後,在步驟 5 2中得到強度值SN對強度值Sw的強度比SN / 。在步驟5 4 中,設定預設參考值(例如1 · 2),以便與強度比s/Sf做比 較。在步驟5 6中,比較強度比SN / Sw與參考值。在步驟5 8 中,當強度比SN / Sw超過參考值時,判定晶圓内所彳貞測到的 缺陷為COP。在步驟60中,當強度比SN/SW&有超過參考值 時,判定晶圓内所偵測到的缺陷為實際污染顆粒。 圖3 A是檢視上述A W I S中晶圓暗區用的部分光學系統之功 能方塊示意圖。參閱圖3 A,由掃描器1 0 〇雷射所射出的雷 射光束102,經由聲波光學偏轉器104,掃描晶圓丨的表 面’而從晶圓1 0 6表面所反射的射散光被暗區偵測器i 1 〇谓 測到。暗區偵測器1 1 0包括小角度偵測器1 1 2 ,中角度積測 器1 1 4與大角度偵測器1 1 6。被晶圓1 0 6表面缺陷正向射散 開的光線分量,被小角度收集器(未顯示)以很小的角度範 圍收集起來’並由小角度偵測器1 1 2偵測到。被晶圓1 〇 β表 面缺陷垂直射散出來的光線分量,被中角度收集器(未顯 示)以中角度範圍收集起來’並由中角度偵測器丨丨4偵測 到。被晶圓1 0 6表面缺陷反向射散開的光線分量,被大角 度收集器(未顯示)以很大的角度範圍收集起來,並由大角 度Ί貞測器1 1 6 ^貞測到。小角度4貞測器1 1 2,中角度偵測器 1 1 4與大角度偵測器1 1 6分別從偵測到的光線強度中,分別 產生強度值Ss,SM與\ (影像資料)。
第12頁 462100 五、發明說明(8) 用於具有圖3 A所示的配置之觀測系統之量測原理或是採 用此原理的裝置之配置詳細揭露於授予Clement丨等人的美 國專利第5, 712, 701號。AWIS決定在晶圓上的缺陷形式是 否C0P或一粒子,方法是將從小角度偵測器丨丨2,中角度偵 測器1 1 4及大角度偵測器1丨6所得的缺陷強度值\&與& 受到一缺陷鑑別演算法的試驗。 圖3 B是採用圖3 A光學系統之a W I S所使用到的缺陷辨識理 則法的流程圖。參閱圖3B,缺陷強度值Ss,SM與5!_是從小 角度偵測器11 2,中角度偵測器1 1 4與大角度偵測器1 1 6得 到的’如圖3 A所示,然後在步驟1 5 2中得到缺陷大小值SM 對缺陷強度值SL的強度比SM / SL。在步驟1 5 4中,設定第一 預設參考值(例如1 · 0 ) ’以便與強度比SM / SL做比較。接著 在步驟1 5 6中’比較強度&SM/St與第一參考值。當強度比 SM/SL沒有超過第一參考值時,在步驟170中,判定晶圓内 所偵測到的缺陷為實際污染顆粒。當強度比SM/S!_在步驟 156中超過第一參考值時,在步驟1 62中得到缺陷大小值SM 對缺陷強度值Ss的強度比SM/Ss。在步驟1 64中,設定第二 預設參考值(例如1. 25),以便與強度比SM/Ss做比較。接著 在步驟1 6 6中,比較強度比SM/Ss與第二參考值。當強度比 / Ss沒有超過第二參考值時,在步驟1 7 0中,判定晶圓内 所偵測到的缺陷為實際污染顆粒。當強度比SM/Ss超過第二 參考值時,在步驟1 6 8中,判定晶圓内所偵測到的缺陷為 C0P。
上述的檢視系統依據這種缺陷辨識演算法*如圖2B與3B
第13頁 五、發明說明(9) 所示,辨識出晶圓上的C 0 P與污染顆粒,會有很高的錯誤 率’尤其是當辨識具有小於0. 2〆m大小的微小缺陷時。亦 即’在這些大小尺寸上’ COP常被偵測成實際的污染顆 粒。 特別是,當利用上述的檢視系統,檢視晶圓表面並量測 出所偵測缺陷的大小時,已經發現到,被判定成C 0 P的缺 陷,在本質上具有0. 12-0. 16 的大小,而且被判定成實 際污染顆粒的缺陷’在本質上具有0. 1 6从m的大小。此 外,依據上述檢視系統的缺陷辨識演算法,只有大小大或 等於0. 1 6 μ m的COP或實際污染顆粒會被辨識出來。 然而,使用自動受力顯微鏡(AFM ),可以確認的是,大 部分的COP在本質上具有小於〇· 16 /zm的大小。此外,依據 上述心視系統中缺卩£3 /¾异法判定成C 〇 P的缺陷大小,當被 4貞測成大於或等於0 · 1 6 v m時,會發生(被a ]? μ試驗)缺陷在 本質上不是COP,而是實際污染顆粒。 利用C Z法製造晶圓’從熔融矽肀成長出單晶矽聘 …一 一] 口口 γ j ΑΘ- ngx 矽與單晶矽之間邊界中的熱分佈差異會5丨起點狀缺陷的熱 行為,造成如COP缺陷的晶體晶格空位,主要是出現在晶 圓的中央區。離晶體令央區有一段預設距離長的區域,形 成空隙較多的區域(在此稱作多r區),只具有空隙原 弓丨起的缺陷。對於可能出現cop的晶圓中央區’亦即空 較多的區域(在此稱作多V區),M區的 依據製造晶圓時的晶圓類型,. 固很預无叹疋’ 4621〇〇 五、發明說明(10) 而,依據上述檢視系統中晶圓檢視方法所使用 陷辨識演算法,多ί區内所偵測到的缺p 厅使用到的缺 c 〇 p ; f ^ I ^ ^ ,1 ^ ^ ^ % ^ ^ 々鼻法’被判定成C0P時,這些辨識結果都是的缺陷辨識 用AFM的試驗結果也支持這種判定。 1叛的。使 因此’為了改善製造超高集積LSI元件 要完全控制直徑0.卜0.2 ^^或更小的外來物率,就需 出新的演算法,考慮到發生在目前上述晶圓:視:須發展 使用到的檢視辨識演算法中的錯誤原因,以 ^系統中所 出晶圓上的缺陷是C0P或實際污染顆粒,進而極:確的判定 率β ^小化錯誤 圖4是依據本發明較佳實施例之晶圓表面檢視 用的缺陷辨識演算法之流程圖。圖4的缺陷辨識、、窗=所採 以應用到上述目前的晶圓檢視系統中。 一 ’去可 參閱圖4 *在步驟212中先利用晶圓檢視系統(如上述 那些晶圓檢視系統)’量測出晶圓上的缺陷大小&。在步 驟214中s又疋出現在晶圓上的c〇p最大尺寸限值。此時,依 據利用AFM的檢視結果’證明晶圓上c〇P的最大尺寸大小约 為0.16#m ’以及大於的缺陷是污染顆粒。所以在 本發明的實施例中,C0P最大尺寸限值在步驟2 1 4中被設定 成0. 1 6只m。 接著在步驟2 1 6中,比較缺陷大小sD以及限值。當所量 測到的缺陷大小SD大於或等於限值時,亦即步驟2 1 6中的 0. 1 6 // m ’該缺陷在步驟224中是被判定成污染顆粒。當缺
第15頁 4 6 21 〇〇 五、發明說明(11) 陷大小SD在步騍2 1 6中小於限值0 . 1 6 " Π1時,需要後續的辨 識步驟來做判定。 當缺陷大小SD小於限值〇. 1 6 # m時,進一步在步驟2 2 0 中,依據從晶圓檢視系統内複數個暗區偵測器所得到的複 數個強度值之間的相關性,辨識該缺陷。在步驟2 2 2中1 得到複數個強度值之間的相關性,然後在步驟2 24中,判 定複數個強度值之間的相關性是否滿足預設參考條件°依 據判定結果’辨識出缺陷類型。亦即’如果強度值之間的 相關性不滿足預設參考條件時,該缺陷便被判定成污染顆 粒。另—方面,如果強度值之間的相關性滿足預設參考條 件時,需要對該缺陷做進一步的辨識。 可以採用步驟2 2 0的相關性以及預設參考條件,並以上 述相同方式進行分析,連結到圖2B或圖3B的演算法。 例如,採用圖2 B的演异法時’缺陷強度&與&分別是從 寬角PMT 22以及窄角PMT 24所得到。據此,當作是這些缺 陷強度值之間的相關性’在步驟2 2 2中得到強度比&/sf。 預設參考值(比如1. 2)是以圖2B中步驟54的相^方丄設" 定,然後與強度比SN/SW比較^接著在步驟2 24中$丨— Sn/S,>1.2是否滿足。 ’彳疋 當由SN/SW所代表的相關性不滿足步驟224 士 該缺陷在步驟244中被判定成污染顆粒。當的條件打 驟224中的條件時,需要後續的缺陷辨識來目關二滿足步 當採用圖3B的演算法時’如步驟22〇 ’缺判定。 與&分別是從從小角度偵測器i i 2,中、強度值Ss,Su 用度偵測器11 4與大
462100 五、發明說明(12) 角度偵測器1 1 6得到。據此,在步驟222中,當作缺陷強度 間第一相關性的強度,是以圖3B中步驟1 52的相同 方式得到,而當作缺陷強度間第二相關性的強度比/ Ss, 是以圖3B中步驟1 62的相同方式得到。 接著為判定出第一與第二相關性是否滿足預設參考條 件,採用圖3 B的步驟1 5 6與1 6 6中相同方法,除了在本實施 例的步驟2 2 4中,將第一與第二參考值設定成1 . 1 4以外。 第一參考值是設定成SM/SL>1. 14。然後判定出,第一參考 條件是否滿足,亦即第一相關性是否超過第一參考值。此 外,第二參考值是設定成&/$>1 , 14。然後判定出,第二 參考條件是否滿足,亦即第二相關性是否超過第二參考 值。預設的第一與第二參考值可以依據製程條件會設置條 件而做改變。 當第一參考條件或第二參考條件不滿足時,在步驟2 2 4 中將缺陷判定成污染顆粒。當第一參考條件或第二參考條 件都滿足時,需要後續的缺陷辨識步驟來做判定。 當所有條件在步驟224中都滿足時,在步驟23 2 t利用晶 圓檢視系統,量測出缺陷位置。據此,在步驟2 3 4中判定 缺陷位置是落在晶圓的多V區或多I區。例如,對於具有從 晶圓邊緣延伸到半徑5 0 m m之多I區的晶圓,而且多V區是 在晶圓的剩餘中央區域内時’在步驟2 3 4中判定缺陷位置 是否在晶圓邊緣到半徑5 0 mm的範圍外。 當缺陷位置在步驟2 3 4中是不在晶圓多V區内時,在步驟 244中將缺陷判定成污染顆粒。當缺陷位置是在晶圓多V區
第17頁 4621 00 五,發明說明(13) 内時,在步驟242中將缺陷判定成c〇p。 除了目削晶圓檢視系統的缺陷辨識演算法所採用的辨識 條件以外’依據本發明的晶圓表面檢視方法,使用一種進 一步判定缺陷大小是否小於代表C0P最大尺寸之某一限值 且進一步判定該缺陷是否出現在晶圓多V區内的演算法, 進而更精禮的辨識出晶圓上的缺陷類型^所以,大於CQp 最大尺寸的缺陷被判定成C0P,而在多I區内的缺陷被判定 成C0P的情形便可以避免掉,進而極小化整體辨識過程中 的錯誤率。 此外,依據本發明晶圓檢視方法的缺陷辨識演算法,是 可以應用到目前的檢視系統中。結合檢視系統以及一群工 具’便可以對晶圓表面以現場監視半導體製造的方式進行 檢視。本發明利用非破壞方法,能精確且快速的判定出晶 圓上的缺陷類型,進而改善生產力。 雖然本發明已經參閱特定實施例做了說明,但是對於熟 知該技術領域的人士來說,在不偏離本發明精神與範圍 下’對所提出的實施例做改變是很明顯的。對於只是當做 貫施例而s ’熟知該技術領域的人士可以隨時了解到,圖 4中製造步驟的次序是可以重新安排的。亦即,大小辨識 (步驟212-216) ’光強度辨識(步驟220)以及位置辨識(步 驟232-234)都可以在任何的次序下進行。
第18頁

Claims (1)

  1. 4621 00 六、申請專利範圍 1. 一種依據由包括複數個暗區偵測器之晶圓檢視系統 所得到的缺陷量測來辨識出晶圓上缺陷類型的晶圓表面檢 視方法,該方法包括: 判定第一條件是否滿足,其中該第一條件是,晶圓檢視 系統所得到的晶圓上的缺陷小於代表晶體起始污染顆粒最 大尺寸的某一限值; 判定第二條件是否滿足,其中數個暗區偵測器所偵測到 的複數個偵測光強度值之間的相關性滿足某一參考值; 判定第三條件是否滿足,其中晶圓檢視系統所量測到的 缺陷位置是在晶圓的多空位區内;以及 當第一,第二與第三條件都滿足時,判定出缺陷類型是 晶體起始污染顆粒,以及當第一,第二與第三條件中有一 個或多個條件不滿足時,判定出缺陷類型是實際污染顆 粒。 2. 如申請專利範圍中第1項之晶圓表面檢視方法,其中 該限值是0. 1 6 μ m。 3. 如申請專利範圍中第1項之晶圓表面檢視方法,其申 射散計污染顆粒量測系統是當作晶圓檢視系統用。 4. 如申請專利範圍中第3項之晶圓表面檢視方法,其中 每個暗區偵測器包括用來偵測出從缺陷以寬角度射散出來 光線的寬角光學多工管,以及用來偵測出從缺陷以窄角度 射散出來光線的窄角光學多工管。 5. 如申請專利範圍中第4項之晶圊表面檢視方法,其中 複數個缺陷光強度值包括由寬角光學多工管所得的缺陷強
    第19頁 462100 六、申請專利範圍 度值Sw,以及由窄角光學多工管所得的缺陷強度值3\,而 其中第二條件是,強度值3,.對強度值S,的強度&SN./SW超過 參考值時。 6. 如申請專利範圍中第3項之晶圓表面檢視方法,其中 每個暗區偵測器包括用來偵測以小角度由缺陷所散光出之 光分量的小角度偵測器,用來偵測以中角度由垂直於缺陷 所射散出之光分量的中角度偵測器,以及用來偵測以大角 度由缺陷反向所射散出之光分量的大角度偵測器。 7. 如申請專利範圍中第6項之晶圓表面檢視方法,其中 複數個缺陷光強度值包括由小角度偵測器所得的缺陷強度 值33 ,由中角度偵測器所得的缺陷強度值,由大角度偵 測器所得的缺陷強度值\,而第二條件是,(a)強度值SM對 強度值SL的強度KSm/Sl超過第一參考值而且(b)強度值SM對 強度值Ss的強度比SM / Ss超過第二參考值時。 8. 一種辨識出晶圓上缺陷類型的晶圓表面檢視方法, 該方法包括: 使用晶圓檢視糸統^ ΐ測晶圓上的缺陷大小, 判定第一條件是否滿足,其中該第一條件是 > 晶圓上的 缺陷小於代表晶體起始污染顆粒最大尺寸的某一限值; 利用晶圓檢視糸統的被數個暗區Υ貞測器分別Υ貞測出缺 陷的複數個缺陷光強度值; 判定第二條件是否滿足,其中複數個偵測光強度值之間 的相關性滿足某一參考值; 利用晶圓檢視糸統’判定缺陷的位置,
    第20頁 4621 00 六、申請專利範圍 判定第三條件是否滿足,其中缺陷位置是在晶圓的多空 位區内;以及 當第一,第二與第三條件都滿足時,判定出缺陷類型是 晶體起始污染顆粒,以及當第一,第二與第三條件中有一 個或多個條件不滿足時,判定出缺陷類型是實際污染顆 粒。 9. 如申請專利範圍中第8項之晶圓表面檢視方法,其中 該限值是0 . 1 6以m。 10. 如申請專利範圍中第8項之晶圓表面檢視方法,其 中射散計污染顆粒量測系統是當作晶圓檢視系統用。 11. 如申請專利範圍中第1 0項之晶圓表面檢視方法,其 中每個暗區偵測器包括用來偵測出從缺陷以寬角度射散出 來光線的寬角光學多工管,以及用來偵測出從缺陷以窄角 度射散出來光線的窄角光學多工管。 12. 如申請專利範圍中第1丨項之晶圓表面檢視方法,其 中複數個缺陷光強度值包括由寬角光學多工管所得的缺陷 強度值Sw,以及由窄角光學多工管所得的缺陷強度值SN, 而其中第二條件是,強度值\對強度值、.的強度比SN/SW超 過參考值時。 13. 如申請專利範圍中第1 0項之晶圓表面檢視方法]其 中每個暗區偵測器包括用來偵測以小角度由缺陷所散光出 之光分量的小角度偵測器,用來偵測以中角度由垂直於缺 陷所射散出之光分量的中角度偵測器,以及用來偵測以大 角度由缺陷反向所射散出之光分量的大角度偵測器。
    4621 00 六、申請專利範圍 14.如申請專利範圍中第1 3項之晶圓表面檢視方法,其 中複數個缺陷光強度值包括由小角度偵測器所得的缺陷強 度值Ss,由中角度偵測器所得的缺陷強度值\,由大角度 偵測器所得的缺陷強度值&,而第二條件是,(a)強度值SY 對強度值的強度&SM/St超過第一參考值而且(b)強度值SM 對強度值35的強度&SM/Ss超過第二參考值時。
    第22頁
TW089119950A 1999-09-30 2000-09-27 Wafer surface inspection method TW462100B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990042036A KR100327340B1 (ko) 1999-09-30 1999-09-30 웨이퍼 표면 검사방법

Publications (1)

Publication Number Publication Date
TW462100B true TW462100B (en) 2001-11-01

Family

ID=19613402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089119950A TW462100B (en) 1999-09-30 2000-09-27 Wafer surface inspection method

Country Status (7)

Country Link
US (1) US6724474B1 (zh)
JP (1) JP2001153636A (zh)
KR (1) KR100327340B1 (zh)
DE (1) DE10048432A1 (zh)
FR (1) FR2799283B1 (zh)
GB (1) GB2356047B (zh)
TW (1) TW462100B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
KR20040048543A (ko) * 2002-12-03 2004-06-10 삼성전자주식회사 반도체 제조에서의 결점 분석 방법
WO2004100868A2 (en) * 2003-04-23 2004-11-25 Abbott Laboratories Method of treating transplant rejection
DE10330005B4 (de) * 2003-07-03 2006-12-21 Leica Microsystems Semiconductor Gmbh Vorrichtung zur Inspektion eines Wafers
US7317521B2 (en) 2003-09-18 2008-01-08 Micron Technology, Inc. Particle detection method
US7076320B1 (en) * 2004-05-04 2006-07-11 Advanced Micro Devices, Inc. Scatterometry monitor in cluster process tool environment for advanced process control (APC)
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
JP4973660B2 (ja) 2006-06-07 2012-07-11 株式会社Sumco 単結晶シリコンウェーハのcop発生要因の判定方法
KR20090016473A (ko) 2006-06-09 2009-02-13 가부시키가이샤 섬코 단결정 실리콘 웨이퍼의 cop 평가 방법
JP5427808B2 (ja) * 2011-02-28 2014-02-26 株式会社日立ハイテクノロジーズ 検査装置
JP6493136B2 (ja) * 2015-10-06 2019-04-03 株式会社Sumco ウェーハ検査方法およびウェーハ検査装置
GB201518322D0 (en) 2015-10-16 2015-12-02 Rolls Royce Plc A method for classifying a defect in a component intended to have a monocrystalline
DE112019000022T5 (de) * 2018-01-31 2019-10-24 Asml Netherlands B.V. Verfahren zum Kennzeichnen von Substraten auf der Basis von Prozessparametern

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2722362B2 (ja) * 1992-03-27 1998-03-04 三井金属鉱業株式会社 粒子または欠陥の大きさ情報の測定方法および装置
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US6118525A (en) * 1995-03-06 2000-09-12 Ade Optical Systems Corporation Wafer inspection system for distinguishing pits and particles
JP3686160B2 (ja) * 1995-04-10 2005-08-24 株式会社日立ハイテクノロジーズ ウエハ表面検査方法および検査装置
US5903342A (en) * 1995-04-10 1999-05-11 Hitachi Electronics Engineering, Co., Ltd. Inspection method and device of wafer surface
JP2885694B2 (ja) * 1996-04-25 1999-04-26 山口日本電気株式会社 半導体基板表面の自動外観検査装置
EP0803803B1 (en) 1996-04-26 2008-10-01 Texas Instruments Incorporated Method of configuring a data packet transfer device
AU3376597A (en) * 1996-06-04 1998-01-05 Tencor Instruments Optical scanning system for surface inspection
JP3737585B2 (ja) * 1996-11-29 2006-01-18 芝浦メカトロニクス株式会社 半導体ウエハの表面検査方法および半導体装置の製造装置
MY123792A (en) * 1996-12-04 2006-06-30 Ade Optical Systems Wafer inspection system for distinguishing pits and particles
JPH1164234A (ja) * 1997-08-20 1999-03-05 Advantest Corp 異物検出方法、および異物検出装置
JPH11142127A (ja) * 1997-11-11 1999-05-28 Topcon Corp ウェーハ表面検査方法とその装置
EP1125113A1 (en) * 1998-10-29 2001-08-22 Applied Materials, Inc. Method and apparatus for improved defect detection
US6091493A (en) * 1999-03-30 2000-07-18 Scatter Works, Inc. Process for particle size measurement

Also Published As

Publication number Publication date
KR20010029287A (ko) 2001-04-06
FR2799283B1 (fr) 2008-07-25
GB0023795D0 (en) 2000-11-08
GB2356047A (en) 2001-05-09
JP2001153636A (ja) 2001-06-08
KR100327340B1 (ko) 2002-03-06
FR2799283A1 (fr) 2001-04-06
US6724474B1 (en) 2004-04-20
DE10048432A1 (de) 2001-05-31
GB2356047B (en) 2003-11-26

Similar Documents

Publication Publication Date Title
JP5097335B2 (ja) プロセス変動のモニタシステムおよび方法
KR101518801B1 (ko) 검사 시스템에 대한 분극 세팅들을 선택하기 위한 컴퓨터-실행 방법들, 캐리어 매체 및 시스템들
TW462100B (en) Wafer surface inspection method
US7659975B1 (en) Methods and systems for inspection of a wafer or setting up an inspection process
KR102121890B1 (ko) 에피택셜 웨이퍼 이면 검사 방법, 에피택셜 웨이퍼 이면 검사 장치, 에피택셜 성장 장치의 리프트 핀 관리 방법 및 에피택셜 웨이퍼의 제조 방법
CN107615469B (zh) 半导体晶圆的评价方法
JP5509581B2 (ja) 半導体ウェーハの評価方法
JP6673122B2 (ja) シリコンウェーハの評価方法、シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法
US6726319B1 (en) Method for inspecting surface of semiconductor wafer
JPH06295945A (ja) 半導体製造プロセスの評価方法および装置
KR102566201B1 (ko) 반도체 웨이퍼의 평가 방법 및 제조 방법 그리고 반도체 웨이퍼의 제조 공정 관리 방법
EP3290910B1 (en) Method for judging whether semiconductor wafer is non-defective wafer by using laser scattering method
JP2001015567A (ja) 半導体基板の評価装置および評価方法
JP5585438B2 (ja) ウェーハの欠陥検出方法
JPH11145088A (ja) シリコンウェーハを用いた半導体ウェーハ研磨加工の良否評価方法
JP6809422B2 (ja) 半導体ウェーハの評価方法
JP2006040961A (ja) 半導体ウェーハの検査方法、製造方法、及び管理方法
JP2005063984A (ja) ウエーハの評価方法及びウエーハ製造工程の管理方法
JP2000114333A (ja) シリコンウエハ表面微細欠陥評価方法
JP3620641B2 (ja) 半導体ウェーハの検査方法
Williams et al. Evaluation of the yield impact of epitaxial defects on advanced semiconductor technologies
JP2022111560A (ja) スリップ欠陥の評価方法
Takahashi et al. New optical measurement technique for Si wafer surface defects using annular illumination with crossed nicols
JP2000315714A (ja) 半導体シリコンウエーハの評価方法および評価装置
Taylor et al. Applications for automated wafer backside inspection

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees