KR101759878B1 - 실리콘 웨이퍼의 평가 방법 - Google Patents

실리콘 웨이퍼의 평가 방법 Download PDF

Info

Publication number
KR101759878B1
KR101759878B1 KR1020160004616A KR20160004616A KR101759878B1 KR 101759878 B1 KR101759878 B1 KR 101759878B1 KR 1020160004616 A KR1020160004616 A KR 1020160004616A KR 20160004616 A KR20160004616 A KR 20160004616A KR 101759878 B1 KR101759878 B1 KR 101759878B1
Authority
KR
South Korea
Prior art keywords
less
defect
value
algorithm
equation
Prior art date
Application number
KR1020160004616A
Other languages
English (en)
Inventor
진태영
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020160004616A priority Critical patent/KR101759878B1/ko
Application granted granted Critical
Publication of KR101759878B1 publication Critical patent/KR101759878B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

실시예는 표면 검사 알고리즘을 입력하는 단계; 웨이퍼의 표면에 입자 측정기로 작동하고 상기 알고리즘을 수행하는 단계; 상기 웨이퍼의 표면을 SEM으로 검증하는 단계; 및 상기 알고리즘 수행 결과와 상기 SEM 검증 결과를 비교하는 단계를 더 포함하는 실리콘 웨이퍼의 평가 방법을 제공한다.

Description

실리콘 웨이퍼의 평가 방법{METHOD FOR EVALUATING OF SILICON WAFER}
실시예는 실리콘 웨이퍼의 평가 방법에 관한 것으로, 보다 상세하게는 실리콘 웨이퍼에 존재하는 결함들을 세정 가능한 결함과 세정 불가능한 결함들로 분류하는 방법에 관한 것이다.
실리콘 웨이퍼의 제조 공정은, 단결정 잉곳(Ingot)을 만들기 위한 단결정 성장 공정과, 단결정 잉곳을 슬라이싱(Slicing)하여 얇은 원판 모양의 웨이퍼를 얻는 슬라이싱 공정과, 상기 슬라이싱 공정에 의해 얻어진 웨이퍼의 깨짐, 일그러짐을 방지하기 위해 그 외주부를 가공하는 그라인딩(Grinding) 공정과, 상기 웨이퍼에 잔존하는 기계적 가공에 의한 손상(Damage)을 제거하는 랩핑(Lapping) 공정과, 상기 웨이퍼를 경면화하는 연마(Polishing) 공정과, 연마된 웨이퍼를 연마하고 웨이퍼에 부착된 연마제나 이물질을 제거하는 세정 공정으로 이루어진다.
실리콘 단결정 잉곳의 성장은 플로우팅존(Floating Zone : FZ, 이하 FZ) 방법 또는 초크랄스키(CZochralski : CZ, 이하 CZ) 방법으로 많이 성장되며, 가장 일반화되어 있는 방법이 CZ 방법이다.
CZ 방법에서는 석영 도가니에 다결정 실리콘을 장입하고, 이를 흑연 발열체에 의해 가열하여 용융시킨후, 용융 결과 형성된 실리콘 용융액에 씨드 결정을 담그고 계면에서 결정화가 일어나도록 하여 씨드 결정을 회전하면서 인상시킴으로써 단결정의 실리콘 잉곳을 성장시킨다.
상술한 단결정 성장 공정 등에 기인하여, 성장된 단결정 실리콘 잉곳 또는 실리콘 웨이퍼는 COP(Crystal Originated Particles), FPD(Flow Pattern Defect), OiSF(Oxygen induced Stacking Fault), BMD(Bulk Micro Defect), LDP(Large Dislocation Pit) 등의 결정 결함 또는 파티클(particle)이나 표면의 함몰부(pit)나 돌출부(jut) 등의 표면 결함(defect)이 발생할 수 있다.
상술한 결정 결함이나 표면 결함은 소자 수율 및 품질에 영향을 미치므로, 결정 결함이나 표면 결함을 완전히 제거시킴과 동시에 이런 결함을 쉽고 빠르게 평가할 필요가 있다.
상술한 결함들은 광학계의 레이저 현미경이나 기타 장비로 관측할 수 있으나, 결정 결함과 표면 결함을 구분하기가 쉽지 않다. 표면 결함 중 입자(particle)는 세정 공정 등으로 제거할 수 있으나, 나머지는 세정 공정으로 제거할 수 없고 실리콘 단결정 잉곳의 성장 공정에서 발생을 예방할 필요가 있다.
따라서, 실리콘 웨이퍼의 결함 중에서 결정 결함과 표면 결함을 구분하여 관찰할 필요가 있다.
실시예는 실리콘 웨이퍼의 결함 중에서 세정 등으로 제거가 가능한 표면 결함을 결정 결함과 분류하는 방법을 제공한다.
실시예는 표면 검사 알고리즘을 입력하는 단계; 웨이퍼의 표면에 입자 측정기로 작동하고 상기 알고리즘을 수행하는 단계; 상기 웨이퍼의 표면을 SEM으로 검증하는 단계; 및 상기 알고리즘 수행 결과와 상기 SEM 검증 결과를 비교하는 단계를 더 포함하는 실리콘 웨이퍼의 평가 방법을 제공한다.
알고리즘 수행 결과와 상기 SEM 검증 결과가 상이하면, 상기 알고리즘을 수정하는 단계를 더 포함할 수 있다.
알고리즘은, 상기 웨이퍼의 표면의 결함을 세정 가능한 결함과 세정 가능한 결함으로 분류할 수 있다.
세정 가능한 결함은 입자(particle) 결함일 수 있다.
세정 불가능한 결함은 돌출부(jut) 결함 또는 함몰부(pit) 결함일 수 있다.
알고리즘은, 수학식 1(DN/DW1) 및 수학식 2(DW2/DW1)의 값을 비교하고, 여기서 DN은 DNO(Darkfield Narrow Oblique, 저각도 입사 및 고각도 검출)이고, DW1 및 DW2는 각각 DWO를 DW1O(Darkfield Wide 1 Oblique, 저각도 입사 및 저각도 검출 1) 및 DW2O(Darkfield Wide 2 Oblique, 저각도 입사 및 저각도 검출 2)일 수 있다.
수학식 1의 값이 0.2 미만이면 돌출부 결함으로 판단할 수 있다.
수학식 1의 값이 0.2 이상이고 1.0 미만이면, 입자 결함으로 판단할 수 있다.
수학식 1의 값이 1.0 이상이고 15.5 미만이고, 상기 수학식 2의 값이 1.475 미만이면 함몰부 결함으로 판단할 수 있다.
수학식 1의 값이 1.0 이상이고 15.5 미만이고, 상기 수학식 2의 값이 1.475 이상이면 돌출부 결함으로 판단할 수 있다.
수학식 1의 값이 15.5 이상이고 16.5 미만이고, 상기 수학식 2의 값이 1.035 미만이면 입자 결함으로 판단할 수 있다.
수학식 1의 값이 15.5 이상이고 16.5 미만이고, 상기 수학식 2의 값이 1.18 미만이면 함몰부 결함으로 판단할 수 있다.
수학식 1의 값이 15.5 이상이고 16.5 미만이고, 상기 수학식 2의 값이 2.00 미만이면 돌출부 결함으로 판단할 수 있다.
수학식 1의 값이 15.5 이상이고 16.5 미만이고, 상기 수학식 2의 값이 2.00 이상이면 입자 결함으로 판단할 수 있다.
수학식 1의 값이 16.5 이상이고 17.5 미만이면, 돌출부 결함으로 판단할 수 있다.
수학식 1의 값이 17.5 이상면, 입자 결함으로 판단할 수 있다.
실시예에 따른 웨이퍼의 결함 평가 방법은, 상세한 알고리즘을 구현하여 3가지 값 즉, DN, DW1, DW2을 비교함으로써 실리콘 웨이퍼 표면의 세정이 가능한 결함과 불가능한 결함을 비교적 정확히 검출할 수 있다.
도 1은 실리콘 웨이퍼의 평가 방법의 일 실시예의 흐름도이고,
도 2는 도 1의 표면 검사 알고리즘의 일 실시예를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.
그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다.
또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 실리콘 웨이퍼의 평가 방법의 일 실시예의 흐름도이고, 도 2는 도 1의 표면 검사 알고리즘의 일 실시예를 나타낸다.
성장이 완료된 실리콘 웨이퍼를 준비하고, 표면 검사 알고리즘을 설정 내지 입력한다(S100).
도 2를 참조하여 알고리즘을 상세히 설명한다.
입자 측정기를 작동하고(S210), 수학식 1과 수학식 2를 정한다(S220). 이때, 수학식 1은 DN/DW1의 값과 동일할 수 있고, 수학식 2는 DW2/DW1의 값일 수 있다.
입자 측정기는 웨이퍼의 표면에 레이저를 조사하여 표면 결함을 검출할 수 있는데, 예를 들면 2 종류의 입사각을 가지는 입사계와 2 종류의 검출각을 가지는 검출계를 구비한 레이저 표면검사장치일 수 있다.
웨이퍼의 결정 결함 등 세정 가능한 결함을 LPD(Light Point Defect)라 하고 예를 들면, 먼지나 실리카(silica) 등의 입자(particle)이 이에 해당하고, 세정이 결정 결함 등 세정이 불가능한 결함을 LPD-N(Light Point Defect Non-cleanable) 또는 PID(Polishing Induced Defect)라고 하며 예를 들면, 성장 공정 중의 데미지(damage)나 결함 등이 있다.
실시예에 따른 입자 측정기는 반도체 웨이퍼 표면의 LPD를 측정하는데, 예를 들면 2 종류의 입사계와 2 종류의 검출계를 구비할 수 있다. 상세하게는 실리콘 웨이퍼의 표면에 레이저를 조사하여, 산란 및/또는 반사된 빛의 정보를 수집 내지 분석하여 결함의 개수, 위치 및 크기 등의 정보를 판단할 수 있다.
이때, 실리콘 웨이퍼에 입사되는 레이저의 경로가 실리콘 웨이퍼와 이루는 각도에 따라 고각도 모드(Normal Mode)와 저각도 모드(Oblique Mode)로 구분하는데, 예를 들면 고각도 모드는 90도 일 수 있고, 경사 모드는 20도일 수 있다.
또한, 컬렉터(Collector)의 종류에 따라 다크 필드(Darkfield)와 브라이트 필드(Brightfield)로 구분할 수 있는데, 다크 필드는 산란된 빛(Scattered Light)을 이용하여 결합을 구분하고, 브라이트 필드는 반사된 빛(Reflected Light)을 이용하여 결함을 구분할 수 있다.
또한, 다크 필드는 넓은 산란 빛에 유리한 저각도 채널(Wide channel)과 좁은 산란 빛에 유리한 고각도 채널(Narrow channel)로 구분할 수 있다.
본 실시예에서 2 종류의 입사계는 각각 실리콘 웨이퍼에 대해서 레이저를 고각도 입사(Normal)하거나 저각도 입사(Oblique)할 수 있다. 또한, 2 종류의 검출계는 실리콘 웨이퍼로부터 산란된 빛을 고각도 검출(Narrow)하거나 저각도 검출(Wide)할 수 있다.
실시예에서 입자 측정기에서 레이저를 조사하고 검출하는 채널(Channel)은 DWO(Darkfield Wide Oblique, 저각도 입사 및 저각도 검출), DWN(Darkfield Wide Normal, 고각도 입사 및 저각도 검출), DNO(Darkfield Narrow Oblique, 저각도 입사 및 고각도 검출) 및 DNN(Darkfield Narrow Normal, 고각도 입사 및 고각도 검출)로 구분할 수 있고, 또한 DWO를 DW1O(Darkfield Wide 1 Oblique) 및 DW2O(Darkfield Wide 2 Oblique)로 구분될 수 있다.
수학식 1과 수학식 2에서, DN, DW1 및 DW2는 각각 DNO, DW1O 및 DW2O일 수 있다.
수학식 1의 값이 0.2 미만인지, 즉 DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 0.2 미만인지 판단한다(S231). 만약, DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 0.2 미만이면(Yes), 돌출부(Jut) 형상의 결함이 있는 것으로 판단한다(S250).
DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 0.2 이상으로 판단되면, DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 1 미만인지 판단한다(S232). 만약, DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 1.0 미만이면(Yes), 파티클(particle) 형상의 결함이 있는 것으로 판단한다(S260).
DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 1.0 이상으로 판단되면, DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 15.5 미만인지 판단한다(S233). 만약, DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 15.5 미만이면, 수학식 2의 값이 1.475 미만인지, 즉 DW1 채널의 결함 크기에 대한 DW2 채널의 결함 크기의 비가 1.475 미만인지 판단한다(S234). 그리고, DW1 채널의 결함 크기에 대한 DW2 채널의 결함 크기의 비가 1.475 미만이면 함몰부(Pit) 형상의 결함이 있는 것으로 판단하고(S270), DW1 채널의 결함 크기에 대한 DW2 채널의 결함 크기의 비가 1.475 이상이면 돌출부(Jut) 형상의 결함이 있는 것으로 판단한다.(S250)
DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 15.5 이상으로 판단되면, DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 16.5 미만인지 판단한다(S235). 만약, DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 16.5 미만이면, 수학식 2의 값이 1.035 미만인지, 즉 DW1 채널의 결함 크기에 대한 DW2 채널의 결함 크기의 비가 1.035 미만인지 판단한다(S236). 그리고, DW1 채널의 결함 크기에 대한 DW2 채널의 결함 크기의 비가 1.035 미만이면 입자 형상의 결함이 있는 것으로 판단한다(S260).
그리고, DW1 채널의 결함 크기에 대한 DW2 채널의 결함 크기의 비가 1.035 이상이면, DW1 채널의 결함 크기에 대한 DW2 채널의 결함 크기의 비가 1.18 미만인지 판단한다(S237). 만약, DW1 채널의 결함 크기에 대한 DW2 채널의 결함 크기의 비가 1.18 미만이면, 함몰부 형상의 결함이 있는 것으로 판단한다.(S270)
그리고, DW1 채널의 결함 크기에 대한 DW2 채널의 결함 크기의 비가 1.18 이상이면, DW1 채널의 결함 크기에 대한 DW2 채널의 결함 크기의 비가 2.0 미만인지 판단한다(S238). 만약, DW1 채널의 결함 크기에 대한 DW2 채널의 결함 크기의 비가 2.0 미만이면, 돌출부 형상의 결함이 있는 것으로 판단하고(S250), DW1 채널의 결함 크기에 대한 DW2 채널의 결함 크기의 비가 2.0 이상이면 입자 형상의 결함이 있는 것으로 판단한다.(S260)
그리고, DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 16.5 이상일 때, DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 17.5 미만인지 판단한다.(S239) DW1 채널의 결함 크기에 대한 DN 채널의 결함 크기의 비가 17.5 미만이면 돌출부 형상의 결함이 있는 것으로 판단하고(S250), 17.5 이상이면 입자 형상의 결함이 있는 것으로 판단할 수 있다(S260).
그리고, 입자(Particle), 돌출부(Jut) 및 함몰부(Pit) 형상의 결함 개수를 각각 카운트(count)하여 출력할 수 있다.(S280)
상술한 설정된 알고리즘에 따라 웨이퍼의 표면을 입자 측정기로 작동하고, 입자(Particle), 돌출부(Jut) 및 함몰부(Pit) 형상의 결함 개수를 판단한다(S200).
그리고, 동일한 웨이퍼의 표면을 SEM으로 촬영하여 검증하는데, SEM 촬영 결과를 판독하여 웨이퍼의 입자, 돌출부 및 함몰부 형상의 결함 개수를 판단한다.(S300)
그리고, 상술한 검증 결과가 일치하는지 판단하는데, 즉 알고리즘에 의하여 판단된 웨이퍼의 입자, 돌출부 및 함몰부 형상의 결함 개수와 SEM 촬영에 의하여 판독한 웨이퍼의 입자, 돌출부 및 함몰부 형상의 결함 개수를 비교한다(S400).
만약, 비교 결과가 동일하면(Yes) 알고리즘대로 웨이퍼의 판독을 진행할 수 있으며, 비교 결과가 서로 다르면(No) 알고리즘을 수정할 수 있다(S450).
표 1은 입자 측정기를 알고리즘에 따라 작동하여 판단한 결함의 종류별 개수와 SEM 측정을 통하여 판단한 결함의 종류별 개수를 비교한 것이다.

 입자 측정기 %
입자(개) 함몰부(개) 돌출부(개)
SEM

 입자(개) 310 39 3 88
함몰부(개) 13 187 53 74
돌출부(개) 9 32 1640 98
%
 93 72 97 87
표 1로부터 도 2의 알고리즘이 적용된 입자측정기와 SEM으로부터 판단한 세정이 가능한 결함(입자)와 세정이 불가능한 결함(돌출부, 함몰부)의 개수가 서로 87% 일치하는 것으로 확인된다.
상술한 실시예에 따른 웨이퍼의 결함 평가 방법은, 상세한 알고리즘을 구현하여 3가지 값 즉, DN, DW1, DW2을 비교함으로써 실리콘 웨이퍼 표면의 세정이 가능한 결함과 불가능한 결함을 비교적 정확히 검출할 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (16)

  1. 표면 검사 알고리즘을 입력하는 단계;
    웨이퍼의 표면에 입자 측정기로 작동하고 상기 알고리즘을 수행하는 단계;
    상기 웨이퍼의 표면을 SEM으로 검증하는 단계; 및
    상기 알고리즘 수행 결과와 상기 SEM 검증 결과를 비교하는 단계를 더 포함하고,
    상기 알고리즘은, 상기 웨이퍼의 표면의 결함을 세정 가능한 결함과 세정 불가능한 결함으로 분류하고,
    상기 세정 가능한 결함은 먼지 또는 입자(particle)를 포함하고, 상기 세정이 불가능한 결함은 상기 웨이퍼의 성장 공정 중의 데미지(damage) 또는 결함을 포함하고,
    상기 입자 측정기는, 2 종류의 입사계와 2 종류의 검출계를 구비하는 실리콘 웨이퍼의 평가 방법.
  2. 제1 항에 있어서,
    상기 알고리즘 수행 결과와 상기 SEM 검증 결과가 상이하면, 상기 알고리즘을 수정하는 단계를 더 포함하는 실리콘 웨이퍼의 평가 방법.
  3. 삭제
  4. 제1 항에 있어서,
    상기 세정 가능한 결함은 입자(particle) 결함인 실리콘 웨이퍼의 평가 방법.
  5. 제1 항에 있어서,
    상기 세정 불가능한 결함은 돌출부(jut) 결함 또는 함몰부(pit) 결함인 실리콘 웨이퍼의 평가 방법.
  6. 제1 항에 있어서,
    상기 알고리즘은, 수학식 1(DN/DW1) 및 수학식 2(DW2/DW1)의 값을 비교하고, 여기서 DN은 DNO(Darkfield Narrow Oblique, 저각도 입사 및 고각도 검출)이고, DW1 및 DW2는 각각 DWO를 DW1O(Darkfield Wide 1 Oblique, 저각도 입사 및 저각도 검출 1) 및 DW2O(Darkfield Wide 2 Oblique, 저각도 입사 및 저각도 검출 2)인 실리콘 웨이퍼의 평가 방법.
  7. 제6 항에 있어서,
    상기 수학식 1의 값이 0.2 미만이면 돌출부 결함으로 판단하는 실리콘 웨이퍼의 평가 방법.
  8. 제7 항에 있어서,
    상기 수학식 1의 값이 0.2 이상이고 1.0 미만이면, 입자 결함으로 판단하는 실리콘 웨이퍼의 평가 방법.
  9. 제8 항에 있어서,
    상기 수학식 1의 값이 1.0 이상이고 15.5 미만이고, 상기 수학식 2의 값이 1.475 미만이면 함몰부 결함으로 판단하는 실리콘 웨이퍼의 평가 방법.
  10. 제8 항에 있어서,
    상기 수학식 1의 값이 1.0 이상이고 15.5 미만이고, 상기 수학식 2의 값이 1.475 이상이면 돌출부 결함으로 판단하는 실리콘 웨이퍼의 평가 방법.
  11. 제8 항에 있어서,
    상기 수학식 1의 값이 15.5 이상이고 16.5 미만이고, 상기 수학식 2의 값이 1.035 미만이면 입자 결함으로 판단하는 실리콘 웨이퍼의 평가 방법.
  12. 제8 항에 있어서,
    상기 수학식 1의 값이 15.5 이상이고 16.5 미만이고, 상기 수학식 2의 값이 1.18 미만이면 함몰부 결함으로 판단하는 실리콘 웨이퍼의 평가 방법.
  13. 제8 항에 있어서,
    상기 수학식 1의 값이 15.5 이상이고 16.5 미만이고, 상기 수학식 2의 값이 2.00 미만이면 돌출부 결함으로 판단하는 실리콘 웨이퍼의 평가 방법.
  14. 제8 항에 있어서,
    상기 수학식 1의 값이 15.5 이상이고 16.5 미만이고, 상기 수학식 2의 값이 2.00 이상이면 입자 결함으로 판단하는 실리콘 웨이퍼의 평가 방법.
  15. 제8 항에 있어서,
    상기 수학식 1의 값이 16.5 이상이고 17.5 미만이면, 돌출부 결함으로 판단하는 실리콘 웨이퍼의 평가 방법.
  16. 제8 항에 있어서,
    상기 수학식 1의 값이 17.5 이상면, 입자 결함으로 판단하는 실리콘 웨이퍼의 평가 방법.
KR1020160004616A 2016-01-14 2016-01-14 실리콘 웨이퍼의 평가 방법 KR101759878B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160004616A KR101759878B1 (ko) 2016-01-14 2016-01-14 실리콘 웨이퍼의 평가 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160004616A KR101759878B1 (ko) 2016-01-14 2016-01-14 실리콘 웨이퍼의 평가 방법

Publications (1)

Publication Number Publication Date
KR101759878B1 true KR101759878B1 (ko) 2017-07-20

Family

ID=59443296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160004616A KR101759878B1 (ko) 2016-01-14 2016-01-14 실리콘 웨이퍼의 평가 방법

Country Status (1)

Country Link
KR (1) KR101759878B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113227770A (zh) * 2018-12-27 2021-08-06 胜高股份有限公司 半导体晶片的评价方法和制造方法以及半导体晶片的制造工序管理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007333476A (ja) 2006-06-13 2007-12-27 Fujitsu Ltd 欠陥検査方法及び欠陥検査装置
JP2010129748A (ja) * 2008-11-27 2010-06-10 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価方法
JP5107506B2 (ja) 2002-11-12 2012-12-26 エフ・イ−・アイ・カンパニー 欠陥分析器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107506B2 (ja) 2002-11-12 2012-12-26 エフ・イ−・アイ・カンパニー 欠陥分析器
JP2007333476A (ja) 2006-06-13 2007-12-27 Fujitsu Ltd 欠陥検査方法及び欠陥検査装置
JP2010129748A (ja) * 2008-11-27 2010-06-10 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113227770A (zh) * 2018-12-27 2021-08-06 胜高股份有限公司 半导体晶片的评价方法和制造方法以及半导体晶片的制造工序管理方法
US12027428B2 (en) 2018-12-27 2024-07-02 Sumco Corporation Semiconductor wafer evaluation method and manufacturing method and semiconductor wafer manufacturing process management method

Similar Documents

Publication Publication Date Title
US6825487B2 (en) Method for isolation of wafer support-related crystal defects
TWI674404B (zh) 半導體晶圓的評價方法
US10513798B2 (en) Method for determining defect region
US20080302295A1 (en) Method of Evaluating Quality of Silicon Single Crystal
KR100327340B1 (ko) 웨이퍼 표면 검사방법
CN109690746B (zh) 硅晶片的评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法以及硅晶片
JP2006208314A (ja) シリコン単結晶ウエーハの結晶欠陥の評価方法
KR101759878B1 (ko) 실리콘 웨이퍼의 평가 방법
EP3290910B1 (en) Method for judging whether semiconductor wafer is non-defective wafer by using laser scattering method
JP5565237B2 (ja) ウェーハの欠陥検出方法
JP5521775B2 (ja) 単結晶シリコンウェーハの評価方法
KR20150034351A (ko) 웨이퍼 에지의 손상을 측정하는 방법
JP2001015567A (ja) 半導体基板の評価装置および評価方法
JP6809422B2 (ja) 半導体ウェーハの評価方法
JP2006040961A (ja) 半導体ウェーハの検査方法、製造方法、及び管理方法
JP7420248B2 (ja) シリコンウェーハの評価方法、評価システム及び製造方法
JP7457896B2 (ja) 加工変質層の評価方法及び評価システム
WO2022158394A1 (ja) 加工変質層の評価方法及び半導体単結晶基板の製造方法
Dou et al. A new technique for automated wafer inspection and classification of particles and crystalline defects
CN117517367A (zh) 一种<111>晶向硅单晶小平面的检测方法
JP2006049740A (ja) 半導体ウェーハの製造方法
JP2001118894A (ja) 半導体ウェーハの検査方法
KR20190089348A (ko) 웨이퍼의 결함 측정 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant