JP2006049740A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP2006049740A
JP2006049740A JP2004231886A JP2004231886A JP2006049740A JP 2006049740 A JP2006049740 A JP 2006049740A JP 2004231886 A JP2004231886 A JP 2004231886A JP 2004231886 A JP2004231886 A JP 2004231886A JP 2006049740 A JP2006049740 A JP 2006049740A
Authority
JP
Japan
Prior art keywords
wafer
polishing
semiconductor wafer
back surface
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004231886A
Other languages
English (en)
Inventor
Kosuke Miyoshi
康介 三好
Yasuhiko Kono
保彦 河野
Tomoaki Tajiri
知朗 田尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Electronic Metals Co Ltd filed Critical Komatsu Electronic Metals Co Ltd
Priority to JP2004231886A priority Critical patent/JP2006049740A/ja
Publication of JP2006049740A publication Critical patent/JP2006049740A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 露光装置上で焦点異常の発生要因となる半導体ウェーハを、より適正に判別することができ、よって、露光装置上での最終不良品を低減することにより余分な作業工数の削減を実現する半導体ウェーハの製造方法を提供する。
【解決手段】 スライス加工後の半導体ウェーハの裏面形状特性を半導体ウェーハ表面の研磨前に測定する。
【選択図】 図1

Description

本発明は、スライス加工された半導体ウェーハの表面加工方法、及び、半導体インゴットから得られる半導体ウェーハの製造方法に関するものである。
従来から、半導体デバイスを作製するための原料ウェーハとして用いられる鏡面ウェーハは、例えば図7のフローに示す手順で製造される。
まず、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)等により単結晶の半導体インゴットを成長させる(ステップ1)。
成長した半導体インゴットは、外周形状がいびつであるため、次に外形研削工程(ステップ2)において半導体インゴットの外周を円筒研削盤等により研削し、半導体インゴットの外周形状を整えた後、スライス加工工程(ステップ3)でワイヤソー等により半導体インゴットをスライスして厚さ500〜1000μm程度の円板状のウェーハに加工する。
円板状に加工されたウェーハは、その周縁部の面取り加工である面取り工程(ステップ4)、平坦化加工である平面研削工程(ステップ5)、エッチング処理工程(ステップ6)を順に経て、表面の粗研磨としての一次研磨(ステップ7)並びに鏡面研磨としての二次研磨(ステップ8)を行う。
ここで、表面研磨の仕上がり具合を平坦度として測定(ステップ9)する。そして、その測定値が所定の平坦度を有しているウェーハにのみ、表面にエピタキシャル成長処理(ステップ10)を施して鏡面ウェーハとしている。
その後この鏡面ウェーハは半導体製造工場等に搬送され、その半導体製造工場において露光装置により露光されて回路が形成され、所定の回路構造を有する半導体デバイスが製造される。
ここで、ステップ9において表面研磨の仕上がり具合を測定する平坦度測定としては、特許文献1に開示されているように、静電容量式フラットネス測定器による厚さ測定がある。
この静電容量式フラットネス測定器は図6(A)に示すように、ウェーハ1を保持する保持具2と、ウェーハ1を挟むように対向配置された上下一対の静電容量型センサー3,4と、各センサー3,4からの測定信号を解析するコンピュータ等の解析装置5とを備えている。
静電容量型センサー3,4は、間に挟まれているウェーハ1に蓄電される静電容量を測定する。ウェーハ1に蓄電される静電容量はウェーハの厚さに応じて変化するため、解析装置5は各センサー3,4により測定された静電容量に基づいてウェーハ1の厚さを解析することができる。ウェーハ1の複数箇所における静電容量を測定することにより、ウェーハ1全体の厚さムラすなわち平坦度を測定することができる。
このように静電容量式フラットネス測定器を用いてウェーハの厚さを測定した場合、例えば図5(A)の上段に示すように、実際のウェーハ1の形状が上下各面とも平坦で且つ厚みが一定であった場合には、図5(A)の中段に示すように静電容量式フラットネス測定器による測定結果も実際のウェーハ1と同形状となり、異常なしと判定する。これにより、露光工程において、図5(A)下段に示すように露光装置のウェーハ保持具6でのウェーハ保持状態も良好に維持され、露光異常の問題も発生しない。
しかしながら、実際のウェーハ1の上下各面にうねり等が発生している場合、例えば図5(B)の上段に示すように、実際のウェーハ1の形状が上下各面とも平坦ではないがウェーハの厚さが一定であった場合には、静電容量式フラットネス測定器による測定結果は実際のウェーハ1の形状とは異なり、図5(B)の中段に示すように平坦であると認識し、異常なしと判定することになる。その結果、露光工程において、図5(B)下段に示すように露光装置のウェーハ保持具6でのウェーハ保持状態は良好に維持されず、露光異常等が発生する。
ウェーハ保持状態が良好に維持されない例としては、例えば図6(B)に示すようにウェーハ保持具6が吸引式であった場合に、ウェーハ1の周縁部の跳ね上がりによってウェーハ1とウェーハ保持具6との密閉性が確保されず、ウェーハ1を吸引保持することができないことが考えられる。
また、このような厚さ測定の誤認を防止するものとして、特許文献1には、レーザー光を用いてウェーハ1の表面形状を評価するウェーハ表面形状評価装置が開示されている。
このウェーハ表面形状評価装置は、図4(A)に示すようにウェーハ1の表面の変位量を測定し、評価する装置である。具体的には、ウェーハ1を保持する試験台7と、レーザー発振器や自動焦点機構を備えた変位計8と、コンピュータ等の解析装置9とを備え、予め設定された基準点からの距離のズレを変位として光学的に測定する。
変位計8は、試験台7に保持されたウェーハ1の表面に向けてレーザー光を照射させるレーザー発振器を備えている。レーザー光としては、例えばHeNeレーザー等を用いる。また、変位計8は、CCDカメラや自動焦点回路等から構成された自動焦点機構を備えている。これにより、レーザー発振器から照射されたレーザー光のウェーハ1からの反射像の焦点を自動的に合わせることができる。そして、変位計8は、自動焦点機構によって焦点を合わせたときの基準点からの変位データを解析装置9に出力する。
解析装置9は、CPU並びにRAMやROM等の記憶手段を備えている。解析装置9は、変位計8から出力された変位データとROMに内蔵された所定の解析プログラムとに基づいてウェーハ1の表面特性をCPUにて解析する。尚、ここでの表面特性は、特にウェーハ1の外周部形状を評価するパラメータである。
解析装置9は、変位計8によってウェーハ1の中心部から外周部にかけた複数の変位データを測定毎に順次保存し、そのウェーハ1の中心部から外周部にかけた実測値と、予めROMに記憶された中心部を含む任意領域での基準値との差を解析することでウェーハ1の表面特性を解析する。
特開2001−86646号公報
上述したウェーハ表面形状評価装置は、ウェーハ1の表面形状を評価するものである。従って、ウェーハ1の表面形状が適正に評価されてその評価結果が良好であったとしても、例えば、ウェーハ1の裏面の周辺部にダレが発生していた場合、その裏面ダレを認識することができない。
このような裏面ダレを有するウェーハを露光装置のウェーハ保持具6で真空吸着を行うと、図4(B)に示すように、ウェーハ保持具6の上でウェーハ1の周縁部に跳ね上がりが発生し、露光異常が発生してしまうという問題が生じていた。
図3は、このような裏面ダレと表面研磨後の跳ね上がりの関係を示すグラフ図である。各グラフ図において、実線の折れ線は表面研磨後の表面形状、鎖線の折れ線は裏面形状を示す。
図3(A)に示したグラフ図は、基準位置の裏面ダレが大きい半導体ウェーハを表面研磨した場合を示している。図3(A)のグラフは、基準位置のダレ量が0.2μmのグラフである。
また、図3(B)に示したグラフ図は、基準位置の裏面ダレが中程度の半導体ウェーハを表面研磨した場合を示している。図3(B)のグラフは、基準位置のダレ量が0.1μmのグラフである。図3(C)に示したグラフ図は、基準位置の裏面ダレが小さい半導体ウェーハを表面研磨した場合を示している。図3(C)のグラフは、基準位置のダレ量が0.1μm未満のグラフである。
図3(A)に示すように、裏面ダレが大きい場合には、表面研磨後の半導体ウェーハの表面に跳ね上がりが発生する。この場合、露光装置のウェーハ保持具6にウェーハ1を真空吸着すると、図4(B)に示すようにウェーハ表面の跳ね上がりがより大きくなり、焦点不良を起こしてエラーが発生する。
一方、図3(B)に示すように裏面ダレが中程度の場合および図3(C)に示すように裏面ダレが小さい場合には、表面研磨後の半導体ウェーハの表面に跳ね上がりが発生しない。この場合、露光装置のウェーハ保持具にウェーハを吸着しても、焦点不良は発生しない。なお、図3(C)では、図3(B)の場合に比べて表面ダレが発生しているように見えるが、図3(B)において裏面形状を直線状に換算すると、図3(C)よりも表面ダレが起きていることがわかる。
本出願に係る発明は、上記のような問題点を解決するためになされたものであり、その目的とするところは、露光装置での焦点不良の発生要因となる半導体ウェーハの跳ね上がりを事前に検出し、よって、露光装置上での最終不良品を低減することにより、余分な作業工数の削減を実現することができる半導体ウェーハの製造方法を提供することにある。
特に、従来の半導体ウェーハの製造方法にあっては実際に回路パターンを形成するウェーハの表面を基準として研磨を行っていたが、本出願にかかる半導体ウェーハの製造方法はウェーハの裏面を基準として研磨を行っている点に特徴を有する。
本出願に係る第1の発明は、少なくともスライス加工工程と研磨工程を順に含む半導体ウェーハの製造方法において、スライス加工後の半導体ウェーハの裏面形状を、該半導体ウェーハ表面の研磨工程前に測定することを特徴とする半導体ウェーハの製造方法である。
上記の発明によれば、裏面形状が所定値以上の裏面特性を備えていないと判定された半導体ウェーハについては不良品と判断し、事前に除外することができる。その結果、露光装置上での焦点不良による最終不良品となる要因を有する半導体ウェーハの出荷を低減することにつながり、延いては製品全体の品質向上を図ることができる。
また、最終不良品となる要因を有する半導体ウェーハを研磨工程前に判定することにより、不良品については研磨工程以降の工程を行うことがなくなり、結果的に余分な作業となる不良品に対する研磨工程を行う必要もなくなる。
さらに、半導体ウェーハの裏面形状を研磨工程前に判定することにより、裏面形状が所定値以下の裏面特性と判定された半導体ウェーハについては、裏面研削を行うといった補修工程に供することが可能となり、最終不良品の発生を低減することもできる。
本出願に係る第2の発明は、少なくともスライス加工工程と、ウェーハの表面を一次研磨する一次研磨工程と、ウェーハの表面を鏡面研磨する二次研磨工程とを順に含む半導体ウェーハの製造方法において、スライス加工後の半導体ウェーハの裏面形状を、一次研磨工程と二次研磨工程の間に測定することを特徴とする半導体ウェーハの製造方法である。
上記の発明によれば、裏面形状が所定値以上の裏面特性を備えていないと判定された半導体ウェーハについては鏡面研磨前に不良品と判断することにより、不良品について鏡面研磨工程以降の工程を行うことがなくなり、結果的に余分な作業となる不良品へのエピタキシャル成長工程を行う必要もなくなる。
本出願に係る第3の発明は、少なくとも所定の前処理工程と研磨工程を順に含む半導体ウェーハの製造方法において、前処理工程を経た半導体ウェーハの裏面形状を測定し、所定値以上の裏面特性を有すると判定された半導体ウェーハのみ表面を研磨することを特徴とする半導体ウェーハの製造方法である。
上記の発明によれば、裏面形状が所定値以上の裏面特性を備えていないと判定された半導体ウェーハについては不良品と判断することにより、不良品について表面研磨工程以降の工程を行う必要がなくなる。
本出願に係る第4の発明は、少なくとも所定の前処理工程と研磨工程を順に含む半導体ウェーハの製造方法において、前処理工程を経た半導体ウェーハの裏面形状を測定し、所定値以上の裏面特性を有すると判定された半導体ウェーハの表面を研磨した後に、その表面研磨後の半導体ウェーハの平坦度を測定することを特徴とする半導体ウェーハの製造方法である。
上記の発明によれば、表面研磨前に半導体ウェーハの裏面形状を測定し、所定値以上の裏面特性と測定された半導体ウェーハの表面を研磨した後に、その半導体ウェーハの平坦度を測定することにより、エピタキシャル成長工程といった次工程や最終工程後に、信頼性の高い、即ち、露光装置上での焦点異常といった最終不良品の発生が少ない半導体ウェーハの表面加工とすることができる。
本出願に係る第5の発明は、半導体インゴットをスライス切断することで枚葉化されたウェーハに加工し、そのウェーハの裏面形状を測定して所定値以上の裏面特性を有していると判定されたウェーハのみを表面研磨した後、表面研磨後のウェーハの平坦度を測定し、所定値以上の平坦度を有していると判定されたウェーハのみにエピタキシャル成長処理を施すことを特徴とする半導体ウェーハの製造方法である。
上記の発明によれば、半導体インゴットをスライス加工することで枚葉化されたウェーハについて裏面形状の測定を行い、所定値以上の裏面特性を有していると測定された円板状ウェーハのみが表面研磨され、更に所定値以上の平坦度を有していると測定された円板状ウェーハのみがエピタキシャル成長処理されることにより、裏面形状が所定値以上の裏面特性を備えていないと判定された半導体ウェーハ並びに平坦度が所定値以上の平坦度を備えていないと判定された半導体ウェーハを段階的に除外することができる。その結果、より信頼背の高い、即ち、露光装置上での焦点異常といった最終不良品となる要因を有する半導体ウェーハを事前に除外することができる。
また、半導体ウェーハの裏面形状を研磨工程前という早い段階で判定することにより、裏面形状が所定値以下の裏面特性と判定された半導体ウェーハについては、裏面研削を行うといった補修工程に供することが可能となり、最終不良品の発生を低減することもできる。
本出願に係る第6の発明は、単結晶の半導体インゴットを成長させる成長ステップと、成長した半導体インゴットの外周を研削して前記半導体インゴットの外周形状を整える外形研削ステップと、外形研削後の半導体インゴットをスライスするスライスステップと、スライス後の枚葉化された円板状ウェーハの周縁部を面取り加工する面取りステップと、面取り加工後の円板状ウェーハを研削して平坦化する平面研削ステップと、平坦化後の円板状ウェーハをエッチング処理するエッチングステップと、エッチング後の円板状ウェーハの裏面形状をレーザー測定する裏面形状測定ステップと、所定値以上の裏面特性を有していると判定された円板状ウェーハの表面を研磨する研磨ステップと、表面研磨後の円板状ウェーハの平坦度を測定する平坦度測定ステップと、所定値以上の平坦度を有していると判定された円板状ウェーハの表面にエピタキシャル成長処理を施すエピタキシャル成長処理ステップと、を含むことを特徴とする半導体ウェーハの製造方法である。
上記の発明によれば、面取り・平坦化後のウェーハの裏面形状が所定値以上の裏面特性を備えていないと判定されたウェーハ並びに平坦度が所定値以上の平坦度を備えていないと判定されたウェーハを段階的に除外することができ、より信頼背の高い、即ち、露光装置上での焦点異常といった最終不良品となる要因を有するウェーハを事前に除外することができる。
また、円板状ウェーハの裏面形状を研磨工程前に測定することにより、裏面形状が所定値以下の裏面特性と判定されたウェーハを研磨工程に移すことなく、再び平面研削ステップ並びにエッチングステップで平坦化することが可能となる。
本出願に係る第7の発明は、前記研磨ステップは、前記円板状ウェーハの表面を一次研磨する一次研磨ステップと、円板状ウェーハの表面を鏡面研磨する二次研磨ステップとを備えていることを特徴とする上記第6の発明に記載の半導体ウェーハの製造方法である。
上記の発明によれば、一次研磨ステップにより円板状ウェーハの表面が一次研磨された後に二次研磨ステップにより円板状ウェーハの表面が鏡面研磨されることにより、一次研磨前に円板状ウェーハの裏面形状が所定値以上の裏面特性を備えていないと判定された円板状ウェーハを除外することができ、余分な作業となる不良品に対する一次研磨工程以降の作業を行うことがなくなる。
また、円板状ウェーハの裏面形状を研磨工程前に行うことにより、裏面形状が所定値以下の裏面特性と判定されたウェーハを再び平面研削ステップ並びにエッチングステップで平坦化することが可能となる。
本出願に係る第8の発明は、前記裏面形状測定ステップは、一次研磨ステップと二次研磨ステップとの間に行われることを特徴とする上記第7の発明に記載の半導体ウェーハの製造方法である。
上記の発明によれば、一次研磨ステップと二次研磨ステップとの間で裏面形状測定ステップが行われることにより、鏡面研磨としての二次研磨前に不良品と判定された円板状ウェーハを除外することができ、余分な作業となる不良品に対する鏡面研磨工程を行うことがなくなる。
本発明の半導体ウェーハの製造方法によれば、露光装置での焦点不良の発生要因となる半導体ウェーハの跳ね上がりを事前に検出し、よって、露光装置上での最終不良品を低減することにより、余分な作業工数の削減を実現することができる。
次に、本発明の半導体ウェーハの製造方法を図面に基づいて説明する。
[半導体ウェーハ裏面形状測定装置の構成]
まず先に、本発明の半導体ウェーハの製造方法に使用される半導体ウェーハ裏面形状測定装置について説明する。
図2は、本発明の半導体ウェーハの製造方法に用いられる半導体ウェーハ裏面形状測定装置の概念図である。図2において、半導体ウェーハ裏面形状測定装置11は、ウェーハ1を保持する試験台12と、レーザー発振器や自動焦点機構を備えた測定計13と、コンピュータ等の解析装置14とを備え、予め設定された基準点からの距離のズレを変位として光学的に測定する。
測定計13は、試験台12に保持されたウェーハ1の裏面に向けて所定の間隔でレーザー光を照射させるレーザー発振器と、CCDカメラ等の撮像手段並びに自動焦点回路等から構成された自動焦点機構とを備えている。これにより、レーザー発振器から照射されてウェーハ裏面で反射されたレーザー光の焦点を自動的に合わせることができる。本実施の形態では、レーザー光としてHeNeレーザーを使用しているが、レーザーの種類はこれに限定されるものではなく、種々のレーザーが考えられる。
そして、測定計13は、自動焦点機構によって焦点を合わせたときの基準点からの変位データを解析装置14に出力する。
解析装置14は、CPU並びにRAMやROM等の記憶手段を備えている。解析装置14は、測定計13から出力された変位データとROMに内蔵された所定の解析プログラムとに基づいてウェーハ1の裏面特性をCPUにて解析する。
ここでの裏面特性は、特にウェーハ1の外周部形状を評価するパラメータである。つまり、解析装置14は、測定計13によってウェーハ1の中心部から外周部にかけた複数の変位データを測定毎に順次保存し、そのウェーハ1の中心部から外周部にかけた実測値と、予めROMに記憶された中心部を含む任意領域での基準値との差を解析することでウェーハ1の裏面特性を解析する。
また、解析装置14は、測定計13によってウェーハ1の中心部から外周部にかけた実測値のみで裏面形状を解析することも可能である。即ち、測定計13はウェーハ1の裏面基準点から所定距離だけ離間した位置にある基準平面上を移動し、ウェーハ1の裏面の中心部から外周部にかけた複数地点について基準平面との離間距離を測定することで裏面形状を認識することができる。
例えば、ウェーハ1の裏面基準点から基準平面までの離間距離を“0”とし、0.1μmを測定の基準度数として1ポイントと換算する。そして、ウェーハ1の裏面基準点から凸の部分は+、裏面から凹の部分は−とする。
測定計13を例えば1mm間隔で基準平面上を移動させ、ウェーハ1の中心部から外周部にかけて複数地点におけるポイントを算出する。測定計13のXY方向の移動距離や移動位置に関連付けしたXY座標のプロット毎に裏面基準点からの+−ポイントをマークし、解析することでウェーハ1の裏面形状を推測することが可能となる。
さらに、例えば+ポイントが2ポイント以上、すなわち0.2μm以上の凸部があった場合には裏面特性が良くないと判断し、特にウェーハ1の裏面外周部付近に+2ポイント以上の部分があった場合には裏面ダレが大きいと判定する。
尚、全プロットでの+−の合計値や、その合計値をプロット数で割った平均値からウェーハ全体の裏面平面度を算出し、所定値以上の平面度を有していた場合には所定の裏面特性を備えていると判定することも可能である。
XY座標のプロット位置を露光装置で用いられるウェーハ保持具6の裏面支持位置に関連付けて設定することにより、ウェーハ保持具6で支持されるであろう部位付近に+2ポイント以上の凸部が無い場合には露光装置での露光時に焦点異常が発生するおそれが少ないとして、所定の裏面特性を備えていると判定することも可能である。
この測定結果は、半導体インゴットのロッドナンバーに関連付けした状態でウェーハ1毎に対応して記憶手段に記憶し、後述する裏面形状測定以降の作業工程にて運用することも可能である。
[半導体ウェーハの製造手順]
次に、図1のフロー図に基づいて本発明の半導体ウェーハの製造方法に係る製造手順を説明する。
まずステップ11で、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)等により単結晶の半導体インゴットを成長させる。CZ法によって半導体インゴットを製造する場合としては、例えば、装置のチャンバ内に設置したルツボに原料である素材を充填し、そのルツボの周囲に設けたヒータによって原料を加熱溶解させる。そして、シードホルダに取り付けた種結晶を融液に着液させ、シードホルダ及びルツボを互いに同方向または逆方向に回転しつつシードホルダを引き上げて、所定の大きさの円柱状の半導体インゴットを成長させる。
ステップ11で成長させた半導体インゴットは、その外周形状がいびつであるため、冷却後に、半導体インゴットの外周を円筒研削盤等により研削することで外周形状を整える(ステップ12)。
ステップ13では、ステップ12で外周形状が整えられた半導体インゴットをワイヤソー等の切断装置にセットし、厚さ500〜1000μm程度の円板状のウェーハとなるようにスライスする。このスライス工程には、半導体インゴットの切断時にウェーハに付着したスラリーや切り粉等の不純物を除去するといった洗浄工程や、切断後の各ウェーハの枚葉化工程を含んでも良い。
ステップ14では、ステップ13でスライスされた円板状ウェーハの周縁部に次工程以降の作業中での割れや欠け等が発生しないように面取り加工を施す。
尚、通常この面取り部分は、ウェーハ形状としては無視された状態で評価される。また、この面取り加工時には、面取りの均一性に注意して研削することは勿論、粗面取りの後に鏡面面取りを行うことも可能である。
ステップ15では、面取り後の円板状ウェーハを平坦化する平面研削工程を行う。この平面研削工程においては、いわゆるラッピング装置によって片面研磨を行っても良く、または両頭研削盤によってウェーハの表裏両面を研削しても良い。この平面研削工程では、加工終了時に砥石やラップ定盤をスパークアウトするときにキズ等が入りやすいため、スパークアウトを制御しつつ加工する。また、砥石の粒度や砥石の回転速度・送り速度等を調整し、極力研削条痕が入らないようにする。
ステップ16では、ステップ15で平坦化された円板状ウェーハに残留する加工歪みを除去するエッチング加工を施す。このエッチング工程では、エッチングの均一性に注意しつつエッチング液の流れを均一にしてエッチング加工を行う。
ステップ17では、図2に示した半導体ウェーハ裏面形状測定装置11を用いて円板状ウェーハ1の裏面形状を測定する。そして、所定値以上の裏面特性を備えると判定された円板状ウェーハ1をステップ18へと移行する。
所定値以下の裏面特性であった円板状ウェーハ1は以降の作業を行わず、この段階で製造工程から除去することができる。このような所定値以下の裏面特性を有するウェーハを研磨工程にて研磨すると、ウェーハの表面に跳ね上がりが発生し、露光装置で焦点不良の原因となるが、このように早い段階で跳ね上がりが予想されるウェーハを製造ラインから取り除くことにより、以降の無駄になる工程を減らすことができる。
尚、この所定値以下の裏面特性であった円板状ウェーハ1は、その測定値によっては補修が可能な場合もあり、その場合にはステップ15やステップ16のルーチンを再び行って、ウェーハを補修しても良い。補修後には、またステップ17の裏面形状測定を行い、所定値以上の裏面特性を備えると判定された場合には、ステップ18以降の工程に進む。
ステップ18では、円板状ウェーハ1の表面に粗研磨である一次研磨を行う。
ステップ19では、ステップ18で表面研磨された円板状ウェーハに対して、さらに、鏡面研磨としての二次研磨を行う。
なお、本願において二次研磨とはウェーハ製造の研磨工程のうち最終の研磨工程をいい、一次研磨とは二次研磨以前の研磨工程をいう。
ステップ20では、ステップ19で鏡面研磨された円板状ウェーハ1の表面研磨の仕上がり具合を平坦度として測定する。この平坦度の測定には、図6に示した静電容量式フラットネス測定器を使用する方法のほか、図2及び図4で示した半導体ウェーハ裏面計所測定装置とウェーハ表面形状評価装置とを併用した方法等が考えられる。
ステップ21では、ステップ20で測定した測定値が所定の平坦度を有していると判定された円板状ウェーハ1にのみ、表面にエピタキシャル成長処理を施して鏡面ウェーハとする。
このように、本発明の半導体ウェーハの製造方法にあっては、表面研磨前に半導体ウェーハの裏面形状を測定し、その裏面形状が所定値以上の裏面特性を有していたもののみ以降の作業を行うこととした。その結果、露光装置上での焦点不良による最終不良品となる要因を有する半導体ウェーハの出荷を低減することにつながり、延いては製品全体の品質向上を図ることができる。
従来の半導体ウェーハの製造方法にあっては、実際に回路パターンを形成するウェーハの表面を基準として研磨を行っていたが、上述の通り、本出願にかかる半導体ウェーハの製造方法は、ウェーハの裏面を基準として研磨を行っている点に特徴を有する。
本発明の半導体ウェーハの製造方法に係る作業ステップのフロー図である。 本発明の半導体ウェーハの製造方法に用いられる半導体ウェーハ裏面形状測定装置の概念図である。 (A)は基準位置の裏面ダレが大きい半導体ウェーハを表面研磨した場合のグラフ図、(B)は基準位置の裏面ダレが中程度の半導体ウェーハを表面研磨した場合のグラフ図、(C)は裏面ダレが小さい半導体ウェーハを表面研磨した場合のグラフ図である。 (A)は従来の半導体ウェーハの製造方法に用いられるウェーハ表面形状評価装置の説明図、(B)は裏面ダレを有する半導体ウェーハを吸引保持具で保持した状態の要部の縦断面図である。である。 (A)は従来の静電容量式フラットネス測定器で適正形状の半導体ウェーハの平坦度を測定した場合の説明図、(B)は従来の静電容量式フラットネス測定器で異常形状の半導体ウェーハの平坦度を測定した場合の説明図である。 (A)は従来の半導体ウェーハの製造方法に用いられる静電容量式フラットネス測定器の説明図、(B)は裏面ダレを有する半導体ウェーハを吸引保持具で保持した状態の要部の縦断面図である。 従来の半導体ウェーハの製造方法に係る作業ステップのフロー図である。
符号の説明
1…ウェーハ
2…保持具
3,4…静電容量型センサー
5…解析装置
6…ウェーハ保持具
7…試験台
8…変位計
9…解析装置
11…半導体ウェーハ裏面形状測定装置
12…試験台
13…測定計
14…解析装置。

Claims (8)

  1. 少なくともスライス加工工程と研磨工程を順に含む半導体ウェーハの製造方法において、
    スライス加工後の半導体ウェーハの裏面形状を、該半導体ウェーハ表面の研磨工程前に測定することを特徴とする半導体ウェーハの製造方法。
  2. 少なくともスライス加工工程と、ウェーハの表面を一次研磨する一次研磨工程と、ウェーハの表面を鏡面研磨する二次研磨工程とを順に含む半導体ウェーハの製造方法において、
    スライス加工後の半導体ウェーハの裏面形状を、一次研磨工程と二次研磨工程の間に測定することを特徴とする半導体ウェーハの製造方法。
  3. 少なくとも所定の前処理工程と研磨工程を順に含む半導体ウェーハの製造方法において、
    前処理工程を経た半導体ウェーハの裏面形状を測定し、
    所定値以上の裏面特性を有すると判定された半導体ウェーハのみ表面を研磨することを特徴とする半導体ウェーハの製造方法。
  4. 少なくとも所定の前処理工程と研磨工程を順に含む半導体ウェーハの製造方法において、
    前処理工程を経た半導体ウェーハの裏面形状を測定し、
    所定値以上の裏面特性を有すると判定された半導体ウェーハの表面を研磨した後に、
    その表面研磨後の半導体ウェーハの平坦度を測定することを特徴とする半導体ウェーハの製造方法。
  5. 半導体インゴットをスライス切断することで枚葉化されたウェーハに加工し、
    そのウェーハの裏面形状を測定して所定値以上の裏面特性を有していると判定されたウェーハのみを表面研磨した後、
    表面研磨後のウェーハの平坦度を測定し、所定値以上の平坦度を有していると判定されたウェーハのみにエピタキシャル成長処理を施すことを特徴とする半導体ウェーハの製造方法。
  6. 単結晶の半導体インゴットを成長させる成長ステップと、
    成長した半導体インゴットの外周を研削して前記半導体インゴットの外周形状を整える外形研削ステップと、
    外形研削後の半導体インゴットをスライスするスライスステップと、
    スライス後の枚葉化された円板状ウェーハの周縁部を面取り加工する面取りステップと、
    面取り加工後の円板状ウェーハを研削して平坦化する平面研削ステップと、
    平坦化後の円板状ウェーハをエッチング処理するエッチングステップと、
    エッチング後の円板状ウェーハの裏面形状をレーザー測定する裏面形状測定ステップと、
    所定値以上の裏面特性を有していると判定された円板状ウェーハの表面を研磨する研磨ステップと、
    表面研磨後の円板状ウェーハの平坦度を測定する平坦度測定ステップと、
    所定値以上の平坦度を有していると判定された円板状ウェーハの表面にエピタキシャル成長処理を施すエピタキシャル成長処理ステップと、
    を含むことを特徴とする半導体ウェーハの製造方法。
  7. 前記研磨ステップは、前記円板状ウェーハの表面を一次研磨する一次研磨ステップと、円板状ウェーハの表面を鏡面研磨する二次研磨ステップとを備えていることを特徴とする請求項6に記載の半導体ウェーハの製造方法。
  8. 前記裏面形状測定ステップは、一次研磨ステップと二次研磨ステップとの間に行われることを特徴とする請求項7に記載の半導体ウェーハの製造方法。
JP2004231886A 2004-08-09 2004-08-09 半導体ウェーハの製造方法 Pending JP2006049740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004231886A JP2006049740A (ja) 2004-08-09 2004-08-09 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004231886A JP2006049740A (ja) 2004-08-09 2004-08-09 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2006049740A true JP2006049740A (ja) 2006-02-16

Family

ID=36027921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004231886A Pending JP2006049740A (ja) 2004-08-09 2004-08-09 半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2006049740A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014076880A1 (ja) * 2012-11-13 2014-05-22 信越半導体株式会社 両面研磨方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014076880A1 (ja) * 2012-11-13 2014-05-22 信越半導体株式会社 両面研磨方法
JP2014099471A (ja) * 2012-11-13 2014-05-29 Shin Etsu Handotai Co Ltd 両面研磨方法
US9862072B2 (en) 2012-11-13 2018-01-09 Shin-Etsu Handotai Co., Ltd. Double-side polishing method

Similar Documents

Publication Publication Date Title
JP7320130B2 (ja) 緩和された正の湾曲を有する炭化ケイ素ウェーハを処理するための方法
JP5862492B2 (ja) 半導体ウェーハの評価方法及び製造方法
JP4420023B2 (ja) 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
JP3838341B2 (ja) ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
TWI429523B (zh) 將半導體材料複合棒同時切割為多個晶圓之方法
CN108140593B (zh) 缺陷区域的判定方法
JP7359980B2 (ja) シリコンウェハの研削後表面のレーザー照射修復装置及び修復方法
US7718446B2 (en) Evaluation method for crystal defect in silicon single crystal wafer
JP2008091891A (ja) エピタキシャルシリコンウェーハおよびその製造方法
CN109690746B (zh) 硅晶片的评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法以及硅晶片
CN113227706A (zh) 半导体晶片的评价方法及半导体晶片的制造方法
JP7123759B2 (ja) レーザスライス装置、及びレーザスライス方法
JP2006294774A (ja) 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
JP3884163B2 (ja) 半導体基板の表面形状計測装置及び半導体基板の表面形状判定方法
JP2010034462A (ja) 両面研磨装置
JP2008091887A (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP4400331B2 (ja) ウエーハの形状評価方法及び管理方法
JP2006049740A (ja) 半導体ウェーハの製造方法
JP2006045007A (ja) シリコン単結晶の品質評価方法
CN118176571A (zh) 硅晶圆的评价方法及硅晶圆的加工变质层去除方法
JP7420248B2 (ja) シリコンウェーハの評価方法、評価システム及び製造方法
KR20150053049A (ko) 웨이퍼의 양면 연마 방법
JP2004311726A (ja) 単結晶インゴットの加工方法
JP7172878B2 (ja) 単結晶シリコンの抵抗率測定方法
KR101759878B1 (ko) 실리콘 웨이퍼의 평가 방법