KR100442069B1

KR100442069B1 - 반도체 장치의 제조에 있어서 불량 클러스터링의검색방법, 불량 클러스터링의 검색장치, 및 그 방법을컴퓨터에 의해 실행하기 위한 프로그램

Info

Publication number: KR100442069B1
Application number: KR10-2001-0049992A
Authority: KR
Inventors: 미쯔따께구니히로; 우시꾸유끼히로
Original assignee: 가부시끼가이샤 도시바
Priority date: 2000-08-21
Filing date: 2001-08-20
Publication date: 2004-08-04
Also published as: JP2002141256A; US20050097481A1; CN1360339A; CN1199235C; TW543081B; US7529634B2; US20020053065A1; US6885950B2; KR20020015288A; JP4250347B2

Abstract

반도체 장치의 제조에 있어서의 불량 클러스터링(clustering) 검색 방법에 있어서, 이 방법은 검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하고, 검색 모체를 분할한 각 단위 셀당의 불완전성 실체의 빈도 분포를 계산하고, 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하고, 빈도 분포에 대한 이산형 분포 함수의 가중에 따라, 클러스터링을 검색하는 것이다. 간편하게 제조 프로세스나 디자인의 이상을 발견하여 반도체 디바이스의 생산성을 개선하기 위한 정량적인 클러스터링 검색을 실행할 수 있다.

Description

반도체 장치의 제조에 있어서 불량 클러스터링의 검색방법, 불량 클러스터링의 검색장치, 및 그 방법을 컴퓨터에 의해 실행하기 위한 프로그램{METHOD AND APPARATUS FOR DETECTING DEFECT CLUSTERING IN SEMICONDUCTOR DEVICE MANUFACTURING AND PROGRAM FOR PERFORMING THE METHOD BY A COMPUTER}

본 발명은, 반도체장치의 제조에 관한 것으로, 불량위치의 클러스터링 (clustering) 검색기술에 관한 것으로, 특히 간편하게 제조 프로세스와 디자인의 이상을 발견하고 반도체 디바이스의 생산성을 개선하기 위한 불량 클러스터링의 검색방법, 이 검색방법을 실행하기 위한 장치, 및 이 방법을 컴퓨터에 의해 실행하기 위한 프로그램에 관한 것이다. 또한, 이 불량 클러스터링 검색방법을 이용한 구제(救濟) 회로의 최적화방법, 공정 관리방법, 크린룸의 관리방법, 반도체 장치의 제조방법, 문제공정 및 문제장치의 추출기술 및 검색모체의 스크랩 판단방법에 관한 것이다.

현재의 반도체 장치의 미세화에 의해 프로세스 마진은 감소하고, 마스크 맞춤어긋남, 불순물 농도, 박막 두께 등의 웨이퍼 면내에서의 불균일성 또는 웨이퍼내의 미소 결함 등이 디바이스의 불량 원인으로서 나타나고 있다. 디바이스의 불량 원인을 규명하여 생산 수율을 향상시키기 위해, 반도체 장치의 제조 공장에 있어서 여러가지 프로세스 개선이 급한 업무로 되고 있다.

종래 기술로는, 프로세스 개선의 방법으로서 이하에 나타내는 방법이 있다. 먼저, 페일·비트·맵(Fail Bit Map) 등의 불량 맵에 기초하여, 전기적 불량이 웨이퍼내에서 랜덤하게 발생하고 있는가 아니면 특정 부분에 집중하여 발생하고 있는가, 즉 클러스터링하고 있는가 아닌가를 경험적으로 판단한다. 그리고, 웨이퍼 주변부 등의 특정 부분에 집중하여 발생하고 있는 경우, 이 부분(웨이퍼 주변부)을 전기적 불량의 클러스터링 위치로 특정한다. 그리고, 웨이퍼 주변부에 있어서 전기적 불량이 발생하는 마스크 부정합 등의 불량 원인을 상정하고, 관련하는 스텝퍼(stepper) 등의 제조 장치에 대하여 불량 원인을 조사하였다. 또한, 웨이퍼내의 결함에 대하여, 결함관찰장치를 이용하여, 경험적으로 정한 임계값으로 부터 많은 결함이 집중하여 존재하는 장소를 결함다발위치(클러스터링 위치)로 추출하였다.

이들 기법으로는, 주로, 불량 맵을 사람이 눈으로 보고, 경험에 근거하여 불량 클러스터링 위치를 특정하고, 또는 경험적으로 정한 임계값을 이용하여 클러스터링의 유무를 판정했기 때문에, 객관성이 결여된다는 문제가 있었다. 즉, 전기적 불량 또는 결함이 웨이퍼 면내에서 랜덤으로 발생하고 있는지, 또는 특정 원인을 갖는 시스템적인 것인지의 정량적인 판단이 곤란하였다.

이와 같은 문제에 대하여, 통계적 기법을 이용한 클러스터링의 유무를 판단하는 예가, Proc. 1997 Second Int. Workshop Statistical Metrolog p52-55에 개시되어 있다. 여기에서는, 칩당 발생한 결함의 빈도분포에 대하여 포아송 분포 (Poisson distribution)를 근사시켜, 결함수가 많은 테일부분, 즉 포아송 분포가 거의 0으로 되는 부분에 있어서 논제로(non-zero) 값이 존재하고 있는 경우에 클러스터링하고 있다고 판정하고 있다. 그러나, 이 문헌의 예에서는 눈으로 봐도 명확하게 클러스터링의 판별이 가능하고, 테일부의 「분포 형상」을 고려한 정량적인 판단이 이루어지지 않고 있다.

이와 같이, 종래에는, 통계적으로 결함 또는 전기적 불량이 랜덤하게 발생하는 우발적 불량과 결함 또는 전기적 불량이 편중하여 발생하는 클러스터링 불량(클러스터링 위치)을 판별하는 것이 곤란하였다.

본 발명은 이와 같은 관련 기술의 문제점을 해결하기 위해 이루어진 것으로, 그 목적은 정량적인 클러스터링 검색을 실행할 수 있는 불량 클러스터링 검색 기술을 제공하는 것이다.

도 1은 본 발명의 실시 형태에 관한 불량 클러스터링 검색 방법의 기본 구성을 도시한 플로우차트.

도 2는 본 발명의 제1 실시 형태에 관한 불량 클러스터링 장치의 구성을 도시한 블록도.

도 3은 본 발명의 제1 실시 형태에 관한 불량 클러스터링 검색 방법을 도시한 플로우차트.

도 4a는 빈도 분포 계산부에 의해 계산된 각 칩당 전기적 불량의 빈도 분포를 도시한 그래프.

도 4b는 이산형 분포 함수 근사부에 의해 하나의 포아송 분포와 하나의 부의 이항 분포가 전기적 불량의 빈도 분포에 중첩하여 근사된 모양을 도시한 그래프.

도 5는 기록 매체에 저장된 컴퓨터 프로그램을 판독하고, 그곳에 기술된 수순에 따라, 불량 클러스터링 검색 방법을 실현하는 컴퓨터 시스템으로 이루어진 불량 클러스터링 검색 장치의 일예를 도시한 외관도.

도 6은 본 발명의 제2 실시 형태에 관한 불량 클러스터링 검색 장치의 구성을 도시한 블록도.

도 7은 본 발명의 제2 실시 형태에 관한 불량 클러스터링 검색 방법을 도시한 플로우차트.

도 8a는 빈도 분포 계산부에 의해 계산된 각 칩당 전기적 불량의 빈도 분포를 도시한 그래프.

도 8b는 이산형 분포 함수 근사부에 의해 하나의 포아송 분포와 하나의 부의 이항 분포가 전기적 불량의 빈도 분포에 중첩하여 근사된 모양을 도시한 그래프.

도 8c는 전기적 불량의 빈도 분포의 전기적 불량이 많이 발생(이하, 다발)하는 부분(클러스터링 영역)을 도시한 그래프.

도 8d는 웨이퍼상에 클러스터링 위치로서 검색된 칩의 위치 등을 표시한 웨이퍼맵의 도면.

도 9는 단위 셀을 쇼트 영역으로 한 경우에 있어서의 클러스터링 위치 표시부에 표시되는 웨이퍼맵을 도시한 도면.

도 10은 본 발명의 제3 실시 형태에 관한 불량 클러스터링 검색 장치의 구성을 도시한 블록도.

도 11은 본 발명의 제3 실시 형태에 관한 불량 클러스터링 검색 방법의 일부를 도시한 플로우차트.

도 12는 본 발명의 제4 실시 형태에 관한 불량 클러스터링 검색 방법을 사용한 구제 회로 최적화 방법을 도시한 플로우차트.

도 13a는 각 칩당 구제에 필요한 구제 회로의 빈도 분포를 도시한 그래프.

도 13b는 설정 구제 회로수에 대한 구제후의 수율을 도시한 그래프.

도 13c는 설정 구체 회로수의 증가와 함께, 칩 전체의 면적이 증가하는 양상을 도시한 도면.

도 13d는 설정 구제 회로수(數)에 대한 웨이퍼에서 취할 수 있는 양품 칩수를 도시한 그래프.

도 14는 본 발명의 제5 실시 형태에 관한 공정 관리 방법 및 크린룸 관리 방법을 도시한 플로우차트.

도 15는 각 로트(lot)에 대하여 부의 이항 분포의 가중(W_NB)의 트렌드를 도시한 그래프의 일예.

도 16은 본 발명의 제6 실시 형태에 관한 반도체 장치의 제조 방법을 도시한 플로우차트(첫번째).

도 17은 본 발명의 제6 실시 형태에 관한 반도체 장치의 제조 방법을 도시한 플로우차트(두번째).

도 18은 도 16에 있어서의 M1 형성 공정의 상세한 구성을 도시한 플로우차트.

도 19는 본 발명의 제7 실시 형태에 관한, 문제 공정 및 문제 장치를 추출하는 방법을 도시한 플로우차트로서(첫번째), 그 방법의 특징인 「부의 이항 분포의 가중(W_NB)을 사용하여 문제 공정/문제 장치를 추출하는 방법」에 관한 부분을 도시한 도면.

도 20은 본 발명의 제7 실시 형태에 관한, 문제 공정 및 문제 장치를 추출하는 방법을 도시한 플로우차트로서(두번째), 그 방법의 특징인 「부의 이항 분포의 가중(W_NB)을 사용하여 문제 공정/문제 장치를 추출하는 방법」에 관한 부분을 도시한 도면.

도 21은 본 발명의 제7 실시 형태에 관한 문제 공정 및 문제 장치의 추출 장치의 구성을 도시한 블록도.

도 22는 구제에 필요한 구제 회로수(n)의 빈도 분포를 도시한 그래프로서, 웨이퍼에서 취할 수 있는 양품 칩의 수가 최대로 되도록 설정 구제 회로수(n_MAX)와 클러스터링 임계값(λ_th)과의 사이, 즉 λ_th<n<n_MAX의 범위에 존재하는 클러스터링 불량의 칩(38)을 도시한 도면.

도 23은 본 발명의 제8 실시 형태에 관한 클러스터링 판단 방법을 도시한 플로우차트로서, 도 16에 도시한 웨이퍼 처리 공정(전(前)공정)에 있어서의 주요한 공정을 발췌한 도면.

도 24는 충분히 높은 수율이 얻어지는 로트에 있어서의 공정의 흐름과 제조 코스트와의 관계 및 최종적인 매상과 이익의 관계를 도시한 그래프.

도 25a는 충분히 높은 수율이 얻어지지 않는 로트에 있어서의 공정의 흐름과 제조 코스트와의 관계 및 최종적인 매상과 손실의 관계를 도시한 그래프.

도 25b는 도 25a에 도시한 충분히 높은 수율이 얻어지지 않는 로트를 소자 특성 평가 공정(S84) 후에 스크랩한 경우의 손실(제조 비용)을 도시한 그래프.

<도면의 주요 부분에 대한 부호의 설명>

1 : 처리 제어부

2 : 프로그램 기억부

3 : 데이터 기억부

4 : 입력 장치

5 : 출력 장치

6 : 분포 형상 표시부

7 : 빈도 분포 계산부

8 : 이산형 분포 함수 근사부

9 : 클러스터링 검색부

본 발명은 상기 목적을 달성하기 위해 다음과 같은 특징을 갖는다. 즉, 본발명의 제1 특징은 불량 클러스터링을 검색하는 방법으로, 이 방법은 적어도 검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하고, 검색 모체를 분할한 각 단위 셀당의 불완전성 실체의 빈도 분포를 계산하고, 빈도 분포에 대하여 2종류이상의 이산형 분포 함수를 중첩하여 근사하고, 빈도 분포에 대한 이산형 분포 함수의 가중에 기초하여, 클러스터링을 검색한다.

여기서, 「불완전성 실체(實體)」는 전기적 불량, 레이어마다의 전기적 불량, 결함, 레이어마다의 결함, 또는 구제에 필요하게 되는 구체 회로 등을 나타낸다. 또한, 불완전성 실체는 반도체 칩내에 한정하지 않고, 반도체 외위기(外圍器)에 대해서의 전기적 불량, 결함 등도 포함하는 개념이다. 예를 들면, 수지 패키지의 크랙(clack), 본딩 와이어의 단선, 리드 프레임의 개방·단락(open·short) 불량 등이 있다.

또한, 「검색 모체(母體)」에 대하여, 클러스터링의 유무가 판정되고, 또는 검색 모체내의 클러스터링 위치가 검색된다. 검색 모체의 예로서, 웨이퍼, 로트(lot), 제조 라인, 제조 공장 등이 고려된다. 「단위 셀(cell)」은 검색 모체를 분할한 각각의 영역을 나타내고, 검색 모체내에 존재하는 불완전성 실체의 빈도를 나타내는 단위이다. 하나의 단위 셀 당의 불완전성 실체의 수가 불완전성 실체의 빈도를 나타낸다. 단위 셀의 예로서, 칩을 2개 이상으로 분할한 각각의 영역인 「블록」, 칩, 2개 이상의 칩을 모은 영역인 「그룹」, 리소그래피의 단위로 되는 「슈트(shot) 영역」, 웨이퍼, 로트 등이 해당한다. 단, 단위 셀의 사이즈는 검색 모체보다도 작아야만 한다.

또한, 불완전성 실체의 빈도 분포에는, 검색 모체내에서 랜덤하게 발생하는 우발적 불량이나 특정의 원인을 갖고 검색 모체내에서 편중하여 발생하는 클러스터링 불량이 포함되어 있다. 「이산형 분포 함수」는 불완선성 실체의 빈도 분포를 포함하는 우발적 불량이나 클러스터링 불량에 대하여 각각 개별적으로 근사되는 분포 함수이다. 예를 들면, 우발적 불량에 대하여 포아송 분포, 클러스터링 불량에 대하여 부(負)의 이항(二項) 분포 등의 이산형 분포 함수가 근사된다.

또한, 「검색 모체내에 존재하는 불완전성 실체에 관한 데이터」는 불완전성 실체의 검색 모체내에서의 좌표, 불완전성 실체의 종류(전기적 불량, 결함 등), 각 단위 셀 내에 존재하는 불완전성 실체의 수, 그 단위 셀의 검색 모체내에서의 좌표 및 클러스터링을 판정하는 조건 등의 불완전성 실체의 빈도 분포를 계산하고, 클러스터링을 판정하는데 필요한 데이터이다.

본 발명의 제1 특징에 따라, 검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력함으로써, 불완전성 실체의 빈도 분포를 계산할 수 있다. 불완전성 실체의 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사화함으로써, 불완전성 실체의 빈도 분포를 2종류 이상의 이산형 분포 함수로 분할할 수 있다. 빈도 분포를 분할하는 각 이산형 분포 함수는 검색 모체내에 랜덤하게 발생하는 불완전성 실체, 특정 원인을 갖고 검색 모체내에 편중하여 발생하는 불완전성 실체, 등의 불완전성 실체의 발생 원인별로 근사된다. 특정 원인을 갖고 검색 모체내에 편중하여 발생하는 불완전성 실체에 근사된 이산형 분포 함수의 가중에 기초하여, 검색 모체가 클러스터링하고 있는가 아닌가 또는 검색 모체내의 어떤 단위 셀이 클러스터링하고 있는가 등을 정량적으로 판정·검색할 수 있다.

본 발명의 제2 특징은 제1 특징에 관한 방법을 실현하기 위한 장치에 있어서, 이 장치는 검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하는 입력 장치, 불완전성 실체에 관한 데이터를 사용하여 검색 모체를 분할한 각 단위 셀당의 불완전성 실체의 빈도 분포를 계산하는 빈도 분포 계산부, 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하는 이산형 분포 함수 근사부, 및 빈도 분포에 대한 이산형 분포 함수의 가중에 기초하여 클러스터링을 검색하는 클러스터링 검색부를 적어도 갖는 것이다.

본 발명의 제3 특징은 제1 특징에 관한 방법을 실현하기 위한 컴퓨터에 의해 실행가능한 프로그램에 있어서, 이 프로그램은 검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하고, 검색 모체를 분할한 각 단위 셀당의 불완전성 실체의 빈도 분포를 계산하고, 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하고, 빈도 분포에 대한 이산형 분포 함수의 가중에 기초하여 클러스터링을 검색하는 것을 적어도 갖는 것이다.

본 발명의 제4 특징은 구제 회로를 최적화하는 방법에 있어서, 이 방법은 웨이퍼를 분할한 각 칩내에 존재하는 구제에 필요한 구제 회로의 수를 입력하고, 각 칩당의 구제 회로의 빈도 분포를 계산하고, 구제 회로의 수의 증가에 따라, 증가하는 양품(良品) 칩수와 감소하는 웨이퍼내의 전체 칩수의 관계로부터, 웨이퍼에서 취해지는 양품 칩의 수가 최대로 되는 구제 회로의 수를 계산하는 것을 적어도 갖는 것이다.

본 발명의 제4 특징에 의하면, 전기적 불량을 구제하기 위해 필요하게 되는 구제 회로의 빈도 분포를 작성하고, 설정한 구제회로수의 원래의 것에서의 구제후 수율, 또한 칩 면적의 구제 회로수 존재성을 고려하는 것에 의해, 웨이퍼에서 취해지는 양품수를 최대로 하는 설정 구제 회로수를 구하는 것이 가능하게 된다.

본 발명의 제5 특징은 공정을 관리하는 방법에 있어서, 이 방법은 복수의 검색 모체에서 1검색 모체를 선택하고, 1검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하고, 1검색 모체를 분할한 각 단위 셀당의 불완전성 실체의 빈도 분포를 계산하고, 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하고, 빈도 분포에 대한 이산형 분포 함수의 가중에 기초하여 클러스터링을 검색하고, 모든 검색 모체가 선택되어 있지 않은 경우, 복수의 검색 모체에서 다른 1검색 모체를 선택하여 해당 다른 검색 모체에 대하여 상기 모든 행위(acts)를 행하는 것을 적어도 갖는 것이다.

본 발명의 제5 특징에 의하면, 불완전성 실체의 빈도 분포에 대한 이산형 분포 함수의 가중에 기초하여 검색 모체마다 클러스터링 검색함으로써, 클러스터링이 어느 검색 모체에서 어느 정도 발생하고 있는가, 클러스터링의 경향은 어떤가 등에 대해서의 이해가 가능하게 된다.

본 발명의 제6 특징은 크린룸을 관리하는 방법에 있어서, 이 방법은 크린룸내에서 행해지는 하나 또는 복수의 불완전성 실체의 검사 공정에서, 검사 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하고, 검색 모체를 분할한 각 단위 셀당의 불완전성 실체의 빈도 분포를 계산하고, 빈도 분포에 대하여 2종류 이상의이산형 분포 함수를 중첩하여 근사하고, 빈도 분포에 대한 이산형 분포 함수의 가중에 기초하여 클러스터링을 검색하는 것을 적어도 갖는 것이다.

본 발명의 제6 특징에 의하면, 크린룸내에서 행해지는 검사 공정에서 검출된 불완전성 실체에 대하여, 클러스터링 검색을 행함으로써, 전기적 불량이나 결함 등의 불완전성 실체의 다발을 제조 도중에 조기에 발견할 수 있다. 또한, 불완전성 실체의 발생 원인으로 되는 제조 공정을 용이하게 특정할 수 있다.

본 발명의 제7 특징은 반도체 장치를 제조하는 방법에 있어서, 이 방법은 반도체 장치의 공정중의 하나 또는 복수의 불완전성 실체의 검사 공정에서, 검사 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하고, 검사 모체를 분할한 각 단위 셀당의 불완전성 실체의 빈도 분포를 계산하고, 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하고, 빈도 분포에 대한 이산형 분포 함수의 가중에 기초하여, 클러스터링을 검색하는 것을 적어도 갖는 것이다.

본 발명의 제7 특징에 의하면, 반도체 장치의 제조 공정중의 검사 공정에서 검출된 불완전성 실체에 대하여, 클러스터링 검색을 행함으로써, 전기적 불량이나 결함 등의 불완전성 실체의 다발을 제조 도중에 조기에 발견할 수 있다. 또한, 불완전성 실체의 발생 원인으로 되는 제조 공정을 용이하게 특정할 수 있다.

본 발명의 제8 특징은 문제 공정 및 문제 장치를 추출하는 방법에 있어서, 이 방법은 복수의 검사 모체에서 1검색 모체를 선택하고, 1검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하고, 검사 모체를 분할한 각 단위 셀당의 불완전성 실체의 빈도 분포를 계산하고, 이 빈도 분포에 대하여 2종류 이상의 이산형분포 함수를 중첩하여 근사하여 이산형 분포 함수의 가중을 계산하고, 모든 검색 모체가 선택되어 있지 않은 경우, 복수의 검색 모체에서 다른 1검색 모체를 선택하고, 이 다른 1검색 모체에 대하여 상기 모든 행위를 행하고, 각 검색 모체마다의 이산형 분포 함수의 가중 및 각 검색 모체의 장치 이력을 사용하여, 공정별로 경유한 장치마다의 이산형 분포 함수의 가중의 빈도 분포(이후, 단순히 「가중의 빈도 분포」라 함)을 계산하고, 공정별로, 경유한 장치간의 가중의 빈도 분포의 차를 계산하고, 가중의 빈도 분포의 차가 큰 공정 및 장치를 순번으로 추출하는 것을 적어도 갖는 것이다.

본 발명의 제8 특징에 의하면, 공정별로, 경유한 장치마다의 이산형 분포 함수의 가중의 빈도 분포를 계산하고, 이 가중의 빈도 분포가 경유한 장치의 차이에 의한 차를 계산함으로써, 불완전성 실체의 클러스터링의 정도에 대한 경유한 장치의 의존성을 정량적으로 구할 수 있다. 따라서, 특정 원인을 가진 클러스터링 불량이 어느 공정의 어느 제조 장치에서 발생한 것인가를 정확히 밝혀낼 수 있다. 또한, 복수의 공정·장치가 관련하는 복합적인 요인으로 발생하는 불완전성 실체에 관여하는 공정·장치를 정확히 추출할 수 있다.

본 발명의 제9 특징은 제8 특징에 관한 방법을 실현하기 위한 컴퓨터에 의해 실행가능한 프로그램으로서, 이 프로그램은 복수의 검색 모체에서 1검색 모체를 선택하고, 1검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하고, 검색 모체를 분할한 각 단위 셀당의 불완전성 실체의 빈도 분포를 계산하고, 이 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하고 근사하여 이산형 분포 함수의 가중을 계산하고, 모든 검색 모체가 선택되어 있지 않은 경우, 복수의 검색 모체에서 다른 1검색 모체를 선택하여 이 다른 1검색 모체에 대하여 상기 모든 행위를 실행하고, 각 검색 모체마다의 이산형 분포 함수의 가중 및 각 검색 모체의 장치 이력을 사용하여, 공정별로, 경유한 장치마다의 이산형 분포 함수의 가중의 빈도 분포(이하, 단순히 「가중의 빈도 분포」라 함)를 계산하고, 공정별로, 경유한 장치간의 가중의 빈도 분포를 차를 계산하고, 가중의 빈도 분포의 차가 큰 공정 및 장치를 순번으로 추출하는 것을 적어도 갖는 것이다.

본 발명의 제10 특징은 문제 공정 및 문제 장치를 추출하는 장치로서, 이 장치는 검색 모체내에 존재하는 불완전성 실체에 관한 데이터 및 검색 모체와 해당 검색 모체가 경유한 공정 및 장치와의 대응 관계를 나타내는 장치 이력 데이터를 적어도 저장한 데이터 기억부, 불완전성 실체에 관한 데이터를 사용하여 검색 모체를 분할한 각 단위 셀당의 불완전성 실체의 빈도 분포를 계산하는 빈도 분포 계산부, 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하고 이산형 분포 함수의 가중을 계산하는 이산형 분포 함수 근사부, 각 검색 모체마다의 이산형 분포 함수의 가중의 데이터 및 장치 이력의 데이터를 사용하여 각 공정별로 각 장치마다의 이산형 분포 함수의 가중의 빈도 분포를 계산하는 가중 빈도 분포 계산부, 및 공정별로 경유한 장치간의 이산형 분포 함수의 가중의 빈도 분포의 차를 계산하는 가중 빈도 분포차 계산부를 적어도 갖는 것이다.

본 발명의 제10 특징에 의하면, 가중 빈도 분포 계산부를 사용하여, 공정별로 경유한 장치마다의 이산형 분포 함수의 가중의 빈도 분포를 계산하고, 가중 빈도 분포차 계산부를 사용하여, 이 가중의 빈도 분포가 경유한 장치의 차이에 의한 차를 계산함으로써, 불완전성 실체의 클러스터링의 정도에 대한 경유한 장치의 의존성을 정량적으로 구할 수 있다. 따라서, 특정 원인을 가진 클러스터링 불량이 어느 공정의 어느 제조 장치에 있어서 발생한 것인가를 정확히 밝혀낼 수 있다. 또한, 복수의 공정·장치가 관련하는 복합적인 요인으로 발생하는 불완전성 실체에 관여하는 공정·장치를 정확히 추출할 수 있다.

본 발명의 제11 특징은 검색 모체의 스크랩을 판단하는 방법으로서, 이 방법은 반도체 장치의 제조 도중의 검사 공정에서, 반도체 소자의 소자 특성을 평가하여 검색 모체내에 존재하는 불완전성 실체를 검출하고, 검색 모체를 분할한 각 단위 셀당의 불완전성 실체의 빈도 분포를 계산하고, 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하여 이산형 분포 함수의 파라미터를 계산하고, 이산형 분포 함수의 파라미터를 사용하여 검색 모체의 수율을 계산하고, 검색 모체의 수율을 사용하여 제조 도중의 검색 모체를 스크랩하는가 아닌가를 판단하는 것을 적어도 갖는 것이다.

본 발명의 제11 특징에 의하면, 제조 도중의 검색 모체를 스크랩하지 않고 최종 공정까지 진행한 경우의 손익과 제조 도중의 검색 모체를 스크랩한 경우의 손익을 비교하여, 스크랩의 시비를 판단할 수 있다. 이것에 의해, 저수율의 검색 모체에 의한 손실을 작게 억제할 수 있다. 또한, 실제로는 저수율의 검색 모체를 스크랩하는 것에 의해, 그후의 제조 공정에 여유가 생기고, 다른 검색 모체의 공기를 단축할 수 있거나 또는 다수의 검색 모체를 처리할 수 있다. 즉, 제조 라인 전체적으로 처리 효율을 높일 수 있다.

본 발명의 상기 및 그밖의 목적과 새로운 특징은 본 명세서의 설명 및 첨부 도면에 의해 더욱 명확하게 될 것이고, 여기에 참조되지 않은 여러 이점은 본 발명의 실시시에 당 업자에게 실제로 명확하게 될 것이다.

이하, 본 발명의 실시예를 첨부 도면을 참조하여 설명한다. 도면에 있어서 동일 또는 유사한 참조 번호는 동일 또는 유사한 부분에 적용되고, 동일 또는 유사한 부분 및 요소의 설명은 생략 또는 간략화된다.

(기본 구성)

먼저, 본 발명의 실시 형태에 관한 불량 클러스터링 검색 방법의 기본 구성을 도 1을 참조하여 설명한다. 도 1은 본 발명의 실시 형태에 관한 불량 클러스터링 검색 방법의 기본 구성을 도시한 플로우차트이다. 실시 형태에 관한 불량 클러스터링 검색 방법은 적어도 이하의 스텝을 구비하고 있다.

(1) 먼저, 스텝 S100에서, 검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력한다.

(2) 다음에, 스텝 S200에서, 입력된 데이터에 기초하여, 검색 모체를 분할한 각 단위 셀당의 불완전성 실체의 빈도 분포를 계산한다.

(3) 다음에, 스텝 S300에서, 불완전성 실체의 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사한다.

(4) 마지막으로, 스텝 S400에서, 불완전성 실체의 빈도 분포에 대한 이산형 분포 함수의 가중에 기초하여, 클러스터링을 검색한다.

또한, 여기서, 불완전성 실체는 「전기적 불량」을 나타내고, 검색 모체는 「웨이퍼」를 나타내고, 단위 셀은 「칩」을 나타낸다.

스텝 S100에서, 웨이퍼내에 존재하는 전기적 불량에 관한 데이터는 스텝 S200에 있어서 전기적 불량의 빈도 분포를 계산하는데 필요한 데이터를 나타낸다. 예를 들면, 전기적 불량의 웨이퍼내에서의 좌표, 각 칩내에 존재하는 전기적 불량의 수 및 그 칩의 웨이퍼내에서의 좌표, 클러스터링을 판정하는 조건 등이 이 데이터에 해당한다.

스텝 S200에서, 전기적 불량의 빈도 분포는 횡축에 각 칩당의 전기적 불량의 수를, 종축에 칩수 또는 칩수에 대응하는 수를 각각 취하여 표시한다. 전기적 불량의 빈도 분포는 웨이퍼내에서 랜덤하게 발생하는 우발적 불량이나 특정 원인을 갖고 웨이퍼내에서 편중하여 발생하는 클러스터링 불량 등의 여러가지 종류의 전기적 불량의 분포가 중첩되어 구성되어 있다.

스텝 S300에서, 이산형 분포 함수는 전기적 불량의 빈도 분포에 포함되는 우발적 불량이나 클러스터링 불량에 대하여 각각 개별로 근사되는 분포 함수이다. 예를 들면, 우발적 불량에 대하여 포아송 분포, 클러스터링 불량에 대하여 부의 이항 분포 등의 이산형 분포 함수가 근사된다. 전기적 불량 중, 대부분이 랜덤하게 분포하고, 일부가 클러스터링하고 있는 경우에는 2종류 이상의 이산형 분포 함수로서, 하나의 포아송 분포와 하나의 부의 이항 분포를 중첩하여 근사하는 것이 바람직하다.

스텝 S400에서, 전기적 불량의 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사함으로써, 전기적 불량의 빈도 분포를 2종류 이상의 이산형 분포 함수로 분할할 수 있다. 빈도 분포를 분할하는 각 이산형 분포 함수는, 웨이퍼내에 랜덤하게 발생하는 전기적 불량, 특정 원인을 갖고 웨이퍼내에 편중하여 발생하는 전기적 불량 등의 전기적 불량의 발생 원인별로 근사된다. 또한, 각 이산형 분포 함수는, 빈도 분포에 대하여 차지하는 가중, 전기적 불량수의 평균값, 클러스터링 파라미터 등의 여러가지 파라미터를 각각 갖는다. 이들 파라미터에 기초하여, 웨이퍼가 클러스터링하고 있는가 아닌가 또는 웨이퍼내의 어느 칩이 클러스터링하고 있는가 등을 판정·검색한다.

일반적으로, 불완전성 실체(전기적 불량)가 검색 모체(웨이퍼) 내에 랜덤하게 존재하고, 어떤 단위 셀(칩) 내의 전기적 불량수의 평균값이 λ_P개인 경우에, 칩내에 n개의 전기적 불량이 존재하는 확률 분포는 수학식 1에 나타내는 포아송 분포 P(n;λ_P)에 따르는 것이 알려져 있다. 즉, 포아송 분포는 전기적 불량이 랜덤하게 존재하고 있는 경우에 유용한 분포이다.

한편, 전기적 불량이 랜덤하게 존재하지 않고, 웨이퍼내에 있는 편차를 갖고 존재하고 있는 경우에 있어서는 칩내의 전기적 불량수의 평균값을 λ_NB로 하고, 클러스터링 펙터를 α로 하면, 칩내에 n개의 전기적 불량이 존재하는 확률 분포는 수학식 2에 나타내는 부의 이항 분포에 따르는 것이 알려져 있다.

단, A=(α+n-1)(α+n-2)···α/n!로 한다. α가 작고, 0에 가깝게 되면, 편차의 정도가 크게 되고, 큰 클러스터링이 일어나고 있는 것을 의미한다. 한편, α가 크게 되면, 편차의 정도가 작게 되어, α→∞의 극한에서는 부의 이항 분포는 포아송 분포에 일치하는 것으로 알려져 있다. 즉, 부의 이항 분포는 전기적 불량이 클러스터링하고 있는 경우에 유용한 분포이다. 전기적 불량 중, 대부분이 랜덤하게 존재하고, 일부가 클러스터링하고 있는 경우에는 포아송 분포와 부의 이항 분포를 전기적 불량의 빈도 분포에 대하여 중첩하여 근사한다. 즉, 이 양자는 중첩하여 사용하는 것이 적당하다고 생각된다.

(제1 실시 형태)

본 발명의 제1 실시 형태에 있어서는 검색 모체(웨이퍼)가 클러스터링하고 있는가 아닌가를 판정하는 방법 및 그 방법을 실시하기 위한 장치에 대하여 설명한다. 도 2는 본 발명의 제1 실시 형태에 관한 불량 클러스터링 검색 장치의 구성을 도시한 블록도이다. 도 2에 도시한 바와 같이, 불량 클러스터링 검색 장치는 처리 제어부(1), 프로그램 기억부(2), 데이터 기억부(3), 웨이퍼내에 존재하는 전기적 불량에 관한 데이터를 입력하는 입력 장치(4), 출력 장치(5) 및 분포 형상 표시부(6)를 구비한다.

처리 제어부(1)는 불량 클러스터링을 검색하는 기능 수단으로서, 웨이퍼내에존재하는 전기적 불량에 관한 데이터를 사용하여 웨이퍼를 분할한 각 칩당의 전기적 불량의 빈도 분포를 계산하는 빈도 분포 계산부(7), 전기적 불량의 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하는 이산형 분포 함수 근사부(8), 및 전기적 불량의 빈도 분포에 대한 이산형 분포 함수의 가중에 기초하여, 클러스터링을 검색하는 클러스터링 검색부(9)를 갖는다. 여기서, 전기적 불량에 관한 데이터는 각 칩내에 존재하는 전기적 불량의 수와 이산형 분포 함수의 가중에 관한 클러스터링 판정 조건으로부터 이루어진다. 또한, 이산형 분포 함수는 하나의 포아송 분포와 하나의 부의 이항 분포로부터 이루어진다. 이산형 분포 함수의 가중은 부의 이항 분포의 가중을 나타낸다. 또한, 클러스터링 검색부(9)는 클러스터링 판정 조건에 따라, 웨이퍼가 클러스터링하고 있는가 아닌가를 판정하는 클러스터링 판정부이다. 클러스터링 판정 조건은 부의 이항 분포의 가중의 부등식으로부터 이루어지는 조건식이다. 부의 이항 분포의 가중이 이 조건식을 만족하는가 아닌가에 의해 웨이퍼가 클러스터링하고 있는가 아닌가를 판정한다.

출력 장치(5) 및 입력 장치(4)는 클러스터링 검색 작업과는 관계가 없는 검색 장치 독자의 기능을 갖고, 클러스터링 판정 결과, 이산형 분포 함수의 파라미터 등을 표시하거나 클러스터링 검색 결과 등을 장치 외부의 파일에 보존하거나, 파일에 보존한 클러스터링 검색 결과 등을 복원하거나 한다. 분포 형상 표시부(6)는 빈도 분포 계산부(7)에 의해 계산된 전기적 불량의 빈도 분포, 이산형 분포 함수 근사부(8)에 의해 근사된 이산형 분포 함수 등의 형상을 표시한다. 분포 형상 표시부(6)는 출력 장치(5)와는 다른 구성으로 나타내었지만, 출력 장치(5)와 동일 구성이라도 상관없다. 프로그램 기억부(2)는 불량의 클러스터링을 검색하기 위한 컴퓨터 프로그램 등을 저장한다. 데이터 기억부(3)는 입력 장치(4)에서 입력된 각 칩내에 존재하는 전기적 불량의 수와 이산형 분포 함수의 가중에 관한 클러스터링 판정 조건 등의 클러스터링 검색에 필요한 데이터를 저장한다.

본 발명의 제1 실시 형태에 관한 불량 클러스터링 검색 장치는 웨이퍼내에 존재하는 전기적 불량이 클러스터링하고 있는가 아닌가를 판정한다. 웨이퍼가 클러스터링하고 있다고 판정된 경우, 그 웨이퍼가 포함되어 있던 로트, 이 웨이퍼가 제조된 제조 라인 또는 제조 공장의 다른 로트에서 특정 원인에 의한 전기적 불량이 다발하고 있을 가능성이 시사되고, 관련하는 제조 공정, 제조 라인· 제조 공장 등에 대하여 불량이 체크되고, 프로세스 개선을 실시할 수 있다.

다음에 도 2에 도시한 불량 클러스터링 검색 장치를 사용한 불량 클러스터링 검색 방법을 도 3 및 도 4를 참조하여 설명한다. 도 3은 본 발명의 제1 실시 형태에 관한 불량 클러스터링 검색 방법을 도시한 플로우차트이다.

(가) 먼저, 웨이퍼내에 존재하는 전기적 불량에 관한 데이터로서, 스텝 S101에서, 각 칩내에 존재하는 전기적 불량의 수를 입력하고, 스텝 S102에서 부의 이항 분포의 가중에 관한 클러스터링 판정 조건을 입력한다. 스텝 S101과 스텝102의 입력 작업은 입력 장치(4)를 사용하여 행해지지만, 어느쪽을 먼저 행하여도 상관없다. 입력된 전기적 불량의 수 및 클러스터링 판정 조건의 데이터는 데이터 기억부(3)에 기억된다.

(나) 다음에, 스텝 S200에서, 각 칩내에 존재하는 전기적 불량의 수로부터,각 칩당의 전기적 불량의 빈도 분포를 계산한다. 도 4a는 분포 형상 표시부(6)에 표시된 전기적 불량의 빈도 분포를 나타낸다. 도 4a에 도시한 바와 같이, 횡축에 전기적 불량의 수를 나타내고, 종축에 칩수에 대응하는 수를 나타내어, 전기적 불량의 수에 대한 칩수의 분포를 나타내고 있다. 전기적 불량의 수가 비교적 작은 영역에서는 칩수가 많고, 피크가 크게 형성되며, 전기적 불량의 수가 비교적 많은 영역에서는 칩수가 적고, 완만하게 아래로 기우는 경사를 갖고 감소하고 있다. 전기적 불량의 수가 비교적 적은 영역에는 랜덤하게 발생하는 전기적 불량이 분포하고, 전기적 불량의 수가 비교적 많은 영역에는 특정 원인을 갖고 발생한 전기적 불량이 분포하고 있다. 즉, 도 4a는 전기적 불량 중, 대부분이 랜덤하게 존재하고, 일부가 클러스터링하고 있는 것을 나타내고 있다. 종축이 칩수에 대응하는 수를 취하는 이유는 전기적 불량의 수가 비교작 많은 영역(테일부)를 강조하기 위한 것이다.

(다) 다음에, 스텝 S300에서, 전기적 불량의 빈도 분포에 대하여 하나의 포아송 분포와 하나의 부의 이항 분포를 중첩하여 근사한다. 포아송 분포는 웨이퍼내에서 랜덤하게 발생하는 우발적 불량으로, 부의 이항 분포는 특정의 원인을 갖고 웨이퍼내에서 편중하여 발생하는 클러스터링 불량으로 각각 근사된다. 구체적으로는, 수학식 3에 나타낸 바와 같이, 전기적 불량의 빈도 분포 f(n)에 대하여, 하나의 포아송 분포 P(n;λ_P)와 하나의 부의 이항 분포 NB(n;λ_NB, α)를 중첩하여 근사한다.

여기서, W_P는 전기적 불량의 빈도 분포에 대하여 포아송 분포가 차지하는 가중을 나타내고, W_NB는 전기적 불량의 빈도 분포에 대하여 부의 이항 분포가 차지하는 가중을 나타낸다. 단, W_P+W_NB=1로 한다. 도 4b는 전기적 불량의 빈도 분포에 대하여 하나의 포아송 분포와 하나의 부의 이항 분포를 중첩하여 근사한 상태를 나타낸다. 도 4b에 도시한 바와 같이, 전기적 불량의 수가 비교적 작은 영역에 포아송 분포(17)가 근사되고, 전기적 불량의 수가 비교적 많은 테일 영역에 부의 이항 분포(18)가 근사된다. 즉, 전기적 불량의 빈도 분포 f(n)가 포아송 분포 P(n;λ_P)와 부의 이항 분포 NB(n;λ_NB, α)로 분할된다. 전기적 불량의 빈도 분포를 분할하는 포아송 분포는 웨이퍼내에 랜덤하게 발생하는 전기적 불량으로, 부의 이항 분포는 특정의 원인을 갖고 웨이퍼내에 편중하여 발생하는 전기적 불량으로 각각 근사된다. 또한, 포아송 분포 및 부의 이항 분포는 빈도 분포에 대하여 차지하는 가중 외에, 불완전성 실체수의 평균값(λ_P, λ_NB), 클러스터링 파라미터 α등의 파라미터를 각각 갖는다.

(라) 다음에, 스텝 S401에서, 클러스터링 판정 조건에 따라, 웨이퍼가 클러스터링하고 있는가 아닌가를 판정한다. 구체적으로는, 수학식 3에 있어서, W_P=1, W_NB=0인 경우에는 f(n)=P(n;λ_P)로 되고, 모든 전기적 불량이 포아송 분포에 따라 분포하고 있는 것으로 된다. 즉, 모든 전기적 불량은 웨이퍼내에 랜덤하게 존재하고, 클러스터링은 일어나지 않는 것을 의미한다. 한편, W_P<1, W_NB>0인 경우에는 부의 이항 분포에 따른 전기적 불량이 W_NB의 비율만큼 존재하고 있고, 전기적 불량의 일부는 클러스터링하고 있는 것을 의미한다. 즉, 전기적 불량의 빈도 분포에 대하여 하나의 포아송 분포와 하나의 부의 이항 분포를 중첩하여 근사해서 얻어지는 부의 이항 분포의 가중(W_NB)을 사용하여, 클러스터링의 정도를 판정할 수 있다.

따라서, 스텝 S102에서 입력하는 클러스터링 판정 조건으로서, 부의 이항 분포의 가중의 임계값 W_NB(th)=0.1(10%)를 입력한다. 그리고, 스텝 S401에서, 부의 이항 분포의 가중이 임계값보다도 작아진 경우, 즉 W_NB≤W_NB(th)인 경우, 전기적 불량은 클러스터링하고 있지 않다고 판정한다. 그리고 이 임계값보다도 커진 경우, 즉 W_NB>W_NB(th)인 경우, 전기적 불량은 클러스터링하고 있다고 판정한다. 부의 이항 분포의 가중의 임계값을 판정 조건으로 하는 대신, 포아송 분포의 가중의 임계값 W_P(th)=1-W_NB(th)=0.9(90%)를 스텝 S102에서 입력하고, 스텝 S401에서 W_P>W_P(th)인 경우에는 클러스터링이 없다고 판정하고, W_P≤W_P(th)의 경우에는 클러스터링이 있다고 판정하여도 좋다. 또한, 클러스터링 펙터 α의 임계값을 사용하여도 상관없다. 이상 기술한 스텝을 거쳐, 검색 모체인 웨이퍼에 대하여 전기적 불량의 클러스터링이 있는가 없는가를 판정하고, 그 결과를 출력한다.

상술한 불량 클러스터링 검색 방법은 시계열적으로 이어진 일련의 처리 또는 조작, 즉 「수순」으로서 표현할 수 있다. 따라서, 이 방법을 컴퓨터 시스템을 사용하여 실행하기 위해, 컴퓨터 시스템내의 프로세서 등이 달성하는 복수의 기능을 특정하는 컴퓨터 프로그램으로서 구성할 수 있다. 또한, 이 컴퓨터 프로그램은 컴퓨터 판독가능한 기록 매체에 보존할 수 있다. 이 기록 매체를 컴퓨터 시스템에 의해 판독시키고, 상기 프로그램을 실행하여 컴퓨터를 제어하면서 상술한 방법을 실현할 수 있다. 이 기록 매체는 도 2에 도시한 프로그램 기억부(2)로 사용하고 또는 프로그램 기억부(2)에 기입시키고, 이 프로그램에 의해 처리 제어부(1)에서 여러가지 작업을 소정의 처리 수순에 따라 실행할 수 있다. 여기서, 상기 기록 매체로서는 메모리 장치, 자기 디스크 장치, 광디스크 장치, 그밖의 프로그램을 기록할 수 있는 장치가 포함된다.

도 5는 이들 컴퓨터 프로그램을 판독하고, 그곳에 기술된 수순에 따라, 불량 클러스터링 검색 시스템이 달성하는 복수의 기능을 제어하는 것에 의해, 상기 불량 클러스터링 검색 방법을 실현하는 컴퓨터 시스템으로부터 이루어지는 불량 클러스터링 검색 장치(90)의 일예를 도시한 외관도이다. 이 불량 클러스터링 검색 장치(90)의 본체 전면에는 플로피 디스크 드라이브(91) 및 CD-ROM(92)이 설치되어 있고, 자기 디스크로서 플로피 디스크(93) 또는 광디스크로서 CD-ROM(94)을 각 드라이브 입구로 삽입하고, 소정의 판독 조작을 행하는 것에 의해, 이들 기록 매체에 저장된 프로그램을 시스탬내에 인스톨할 수 있다. 또한, 소정의 드라이브장치(97)를 접속하는 것에 의해, 예를 들면 게임 팩 등에 사용되는 반도체 메모리로서의 ROM(95)이나 자기 테이프로서의 카세트 테이프(96)를 사용할 수도 있다.

제1 실시 형태에 의하면, 전기적 불량의 빈도 분포에 대하여 하나의 포아송 분포와 부의 이항 분포를 동시에 근사함으로써, 전기적 불량의 빈도 분포를 하나의 포아송 분포와 하나의 부의 이항 분포로 분할할 수 있다. 특정의 원인을 갖고 웨이퍼내에 편중하여 발생하는 전기적 불량으로 근사된 부의 이항 분포의 가중에 따라, 웨이퍼가 클러스터링하고 있는가 아닌가를 정량적으로 판정할 수 있다.

제1 실시 형태에서는 불완전성 실체가 전기적 불량인 경우에 대하여 설명하였지만, 불완전성 실체는 이것에 한정되는 것은 물론 아니다. 불완전성 실체는 레이어마다의 전기적 불량, 결함, 레이어마다의 결함 또는 구제에 필요하게 되는 구제 회로라도 상관없다. 또한, 전기적 불량은 기능 테스트(function test), 마진 테스트(margin test), 리크 테스트(leak test) 등에 의해 현재화한 비트(bit) 불량, 마진 불량, 배선간 단락, 개방 및 블록 단위로 생긴 블록 불량 등이 포함된다. 이들이 모두 포함되어 있어도, 일부 레이어에만 존재하고 있는 것을 추출하여 있어도 상관없다. 또한, 결함은 결함 관찰 장치로 관찰되는 것, 또는 실체로서 존재하고 있음에도 불구하고 관측이 곤란한 것도 해당한다. 이와 같은 예로서, 적층막중에 묻혀 있는 것, 또는 금속 오염에 기인한 결함 등이 있다. 전기적 불량의 경우와 마찬가지로, 여러가지 종류의 결함이 모두 포함되어 있어도, 일부의 레이어에만 존재하고 있는 결함을 추출하여도 상관없다. 또한, 불완전성 실체에는 반도체 칩내에서 발생하는 전기적 불량이나 결함 등의 이외에, 반도체 외위기에서 발생하는 것도 포함된다. 예를 들면, 수지 패키지의 크랙, 본딩 와이어의 단선, 리드 프레임의 개방·단락 불량 등이 있다.

또한, 검색 모체가 웨이퍼인 경우에 대하여 설명하였지만, 검색 모체는 이것에 한정되는 것은 물론 아니다. 검색 모체는 로트, 제조 라인, 제조 공장이라도 상관없다. 마찬가지로, 단위 셀이 칩인 경우에 대하여 설명하였지만, 단위 셀은 칩을 2개 이상으로 분할한 각각의 영역인 「블록」, 2개 이상의 칩을 모은 영역인 「그룹」, 리소그래피의 단위로 되는 「슈트 영역」, 웨이퍼 또는 로트 등이라도 상관없다. 단, 단위 셀의 사이즈는 검색 모체보다도 작아야만 한다. 예를 들면, 검색 모체가 웨이퍼인 경우, 단위 셀은 그룹, 칩, 블록 또는 쇼트 영역이어야 한다.

또한, 도 4a 및 도 4b에 도시한 바와 같이, 전기적 불량 중, 대부분이 랜덤하게 분포하고, 일부가 클러스터링하고 있는 경우에 있어서, 하나의 포아송 분포와 하나의 부의 이항 분포를 중첩하여 근사하는 경우에 대하여 설명하였다. 그러나, 전기적 불량의 빈도 분포의 분포 상황에 따라, 평균값이 다른 2이상의 포아송 분포 또는 평균값, 클러스터링 펙터 등이 다른 2이상의 부의 이항 분포를 중첩시켜 근사하여도 상관없다. 전자는 랜덤하게 발생하는 전기적 불량의 발생 원인이 2이상인 경우, 후자는 클러스터링 불량의 발생 원인이 2이상 있는 경우에 유효하다. 구체적으로는, 평균값이 다른 2종류의 포아송 분포를 전기적 불량의 빈도 분포에 대하여 중첩하여 근사하는 경우에는 수학식 4에 따라 행할 수 있다.

단, W_P1+W_P2=1로 한다.

수학식 4는 랜덤하게 발생하는 전기적 불량의 발생 원인의 상대비를 조사하는 경우 등에서 유효하게 기능한다. 예를 들면, 평균값이 큰 쪽의 포아송 분포의 가중이 크게 되었을 때에, 스텝 S401에서 경고를 발하도록 클러스터링 판정 조건을 스텝 S102에서 설정할 수 있다. 또한, 마찬가지로, 평균값 λ및 클러스터링 펙터 α가 다른 2종류의 부의 이항 분포를 전기적 불량의 빈도 분포에 대하여 중첩하여 근사하는 경우는 수학식 5에 따라 행할 수 있다.

단, W_NB1+W_NB2=1이다.

수학식 5는 클러스터링의 정도가 비교적 작은 전기적 불량과 클러스터링의 정도가 비교적 큰 전기적 불량이 섞여서 분포하고 있고, 그들의 상대비를 조사하는 경우에 유효하게 기능한다. 전자에는 α가 큰 부의 이항 분포가 근사되고, 후자에는 α가 작은 부의 이항 분포가 근사된다. 예를 들면, α가 작은 부의 이항 분포의 가중이 크게 된 경우에 스텝 S401에서 경고를 발하도록 클러스터링 판정 조건을 스텝 S102에서 설정할 수 있다. 또한 마찬가지로, 3이상의 이산형 분포 함수를 겹치게 하고, 마찬가지 처리를 행하는 것도 가능하다. 예를 들면, 수학식 6에 나타내는 바와 같이 하여, 2개의 포아송 분포와 하나의 부의 이항 분포를 전기적 불량의 빈도 분포에 대하여 중첩하여 근사할 수 있다. 단, W_P1+W_P2+W_NB=1이다.

(제2 실시 형태)

본 발명의 제2 실시 형태에 있어서는 전기적 불량의 수에 대하여 임계값(클러스터링 임계값)을 설정하여, 전기적 불량의 수가 이 임계값보다도 많은 단위 셀(칩)을 클러스터링 위치로서 검색하는 불량 클러스터링 검색 방법 및 그 방법을 실시하는 불량 클러스터링 검색 장치에 대하여 설명한다.

도 6은 제2 실시 형태에 관한 불량 클러스터링 검색 장치의 구성을 도시한 블록도이다. 도 6에 도시한 바와 같이, 불량 클러스터링 검색 장치는 처리 제어부(10), 프로그램 기억부(2), 데이터 기억부(3), 웨이퍼내에 존재하는 전기적 불량에 관한 데이터를 입력하는 입력 장치(4), 출력 장치(5), 분포 형상 표시부(6), 및 클러스터링 위치 표시부(13)을 구비한다. 도 2에 도시한 불량 클러스터링 검색 장치에 비하여, 처리 제어부(10)및 클러스터링 위치 표시부(13)가 신규한 구성 요소이다. 또한, 입력 장치(4)에는 웨이퍼내에 존재하는 전기적 불량에 관한 데이터로서 각 칩내에 존재하는 전기적 불량의 수 외에, 각 칩의 웨이퍼내에서의 좌표도 입력된다.

처리 제어부(10)는 불량 클러스터링을 검색하는 기능 수단으로서, 빈도 분포 계산부(7), 이산형 분포 함수 근사부(8), 클러스터링 임계값 계산부(11), 클러스터링 위치 검색부(12)를 갖는다. 도 2에 도시한 처리 제어부(1)에 비하여, 클러스터링 임계값 계산부(11) 및 클러스터링 위치 검색부(12)가 신규한 구성 요소이다. 클러스터링 임계값 계산부(11)는 2종류 이상의 이산형 분포 함수의 성분이 서로 같게 되는 전기적 불량의 수를 계산한다. 즉, 여기서는 전기적 불량의 빈도 분포에 대한 하나의 포아송 분포와 하나의 부의 이항 분포의 성분이 서로 같게 되는 전기적 불량의 수를 계산한다. 여기서, 하나의 포아송 분포의 성분이라 함은 수학식 3의 우변 제1항 (W_P×P(n;λ_P)를 나타내고, 하나의 부의 이항 분포위 성분이라 함은 수학식 3의 우변 제2항 (W_NB×NB(n;λ_NB, α)을 나타낸다. 계산된 전기적 불량의 수는 클러스터링 임계값으로 되고, 클러스터링 검색의 조건으로서 사용된다. 클러스터링 위치 검색부(12)는 전기적 불량의 수가 클러스터링 임계값보다도 많은 칩을 클러스터링 위치로서 검색한다. 클러스터링 위치 검색부(13)는 검색된 클러스터링 위치의 웨이퍼 상에서의 좌표를 표시한다. 클러스터링 위치 표시부(13)의 모니터 부분에는 웨이퍼 맵 상에 클러스터링 위치로서 검색된 칩의 위치가 나타내어진다.

다음에, 도 6에 도시한 불량 클러스터링 검색 장치를 사용한 불량 클러스터링 검색 방법을 도 7 및 도 8을 참조하여 설명한다. 도 7은 본 발명의 제2 실시 형태에 관한 불량 클러스터링 검색 방법을 나타낸 플로우차트이다.

(가) 먼저, 웨이퍼내에 존재하는 전기적 불량에 관한 데이터로서, 스텝 S103에 있어서, 각 칩내에 존재하는 전기적 불량의 수와 웨이퍼내에 있어서의 각 칩의 좌표를 입력한다. 스텝 S103의 입력 작업은 입력 장치(4)를 사용하여 행해진다. 전기적 불량의 수와 칩의 좌표는 서로 링크되어 입력된다. 입력된 전기적 불량의 수 및 칩의 좌표의 데이터는 데이터 기억부(3)에 기억된다.

(나) 다음에, 스텝 S200에서, 도 4a 및 도 8a에 도시한 바와 같이, 각 칩내에 존재하는 전기적 불량의 수로부터, 각 칩당의 전기적 불량의 빈도 분포를 계산한다. 제2실시 형태 역시 전기적 불량 중, 대부분이 랜덤하게 존재하고, 일부가 클러스터링하고 있는 경우에 대하여 설명한다.

(다) 다음에, 스텝 S300에서, 전기적 불량의 빈도 분포에 대하여 하나의 포아송 분포와 하나의 부의 이항 분포를 중첩하여 근사한다. 구체적으로는, (3)식에 나타낸 바와 같이, 전기적 불량의 빈도 분포 f(n)에 대하여, 하나의 포아송 분포 P(n:λ_P)와 하나의 부의 이항 분포 NB(n;λ_NB, α)를 중첩하여 근사한다. 따라서, 제2 실시 형태에 있어서도, 도 4b 및 도 8a에 도시한 바와 같이, 전기적 불량의 수가 비교적 적은 영역에 포아송 분포(17)가 근사되고, 전기적 불량의 수가 비교적 많은 테일 영역에 부의 이항 분포(18)가 근사된다. 즉, 전기적 불량의 빈도 분포 f(n)이 포아송 분포 P(n:λ_P)와 하나의 부의 이항 분포 NB(n;λ_NB, α)로 분할된다.

(라) 다음에, 스텝 S402에서, 하나의 포아송 분포와 하나의 부의 이항 분포의 성분이 서로 같게 되는 전기적 불량의 수를 클러스터링 임계값(λ_th)으로서 계산한다. 여기서, 하나의 포아송 분포와 하나의 부의 이항 분포의 성분이 서로 같게 되는 전기적 불량의 수가 클러스터링 임계값으로서 기능하는 이유를 이하에 기술한다. 일반적으로, 전기적 불량수 n이 포아송 분포 P(n:λ_P)의 평균값 λ_P보다도 큰 영역 (n>λ_P)에 있어서, 포아송 분포 P(n:λ_P)에 대응하는 확률은, 전기적 불량수 n이 평균값 λ_P에서 크게 됨에 따라 급속히 0에 가깝게 된다. 한편, 부의 이항 분포 NB(n;λ_NB, α)는 클러스터링 펙터 α가 적당한 정도로 작아지면, 포아송 분포 P(n:λ_P)에 비하여, 0에 가깝게 되는 것이 늦어, 끝부분이 그려진다. 도 8c에 도시한 바와 같이, 이 끝 부분은 전기적 불량이 다발하고 있는 부분, 즉 클러스터링 영역(19)에 대응한다. 따라서, 수학식 3에 있어서, 우변 제1항에 나타낸 포아송 분포의 성분과 우변 제2항에 나타낸 부의 이항 분포의 성분이 대략 같게 되는 전기적 불량수 n, 즉

수학식 7을 만족하는 전기적 불량수 n을 임계값:n=λ_th로 하여, 클러스터링 위치의 판정을 행한다. 또한, 수학식 7을 엄밀히 만족하는 전기적 불량수 n(정수)는 실제로 존재한다고는 할 수 없고, 일반적으로 존재하지 않는 경우가 많다. 이 경우, 수학식 7에 나타낸 조건식에 가장 가까운 전기적 불량수 n(정수)을 클러스터링 임계값으로 하면 좋다. 또한, 이 임계값은 위의 조건으로 엄밀히 결정하지 않아도, 또한 다수의 여유를 갖게 하여도 좋다. 예를 들면, 수학식 7을 만족하는 전기적 불량수 n의 0. 5배에서 2배의 범위내의 값을 λ_th로서 선택하여도 좋다. 또는, 전기적 불량의 빈도 분포가 웨이퍼, 로트에 의해 변화하고, 클러스터링 임계값이 동시에 변화되는 것이 불편한 경우는 클러스터링 임계값을 고정시키는 것도 가능하다. 이와 같이 임계값을 고정하는 것에 의해, 로트 사이에서나 웨이퍼 사이에서의 클러스터링 위치를 직접 비교할 수 있게 된다. 이와 같이 하여, 클러스터링 임계값 λ_th를 설정함으로써, 다음 스텝 S403에 있어서, 그 값 이상의 전기적 불량을 포함하는 영역(칩)을 이끌어 낼 수 있다.

여기서, 수학식 7을 만족하는 전기적 불량수 n이 복수개 존재하는 경우가 있다. 예를 들면, 도 8b에 있어서, 수학식 7에 나타내는 조건식은 n=λ_th로 만족되는 외에, 전기적 불량수 n이 대략 제로에 가까운 부분에서도 만족된다. 이 경우, 수학식 7을 만족하는 전기적 불량수 n 중에서, 그 전기적 불량수 n을 경계로 그 전후에서, W_P×P(n:λ_P)와 W_NB×NB(n;λ_NB, α)의 대소 관계가 다음와 같이 변하는 것을 클러스터링 임계값으로 선택한다. 전기적 불량수가 수학식 7을 만족하는 전기적 불량수 n보다도 작은 영역에서는 포아송 분포의 성분이 부의 이항 분포의 성분보다도 크게 되고, 전기적 불량수가 수학식 7을 만족하는 전기적 불량수 n보다도 큰 영역에서는 부의 이항 분포의 성분이 포아송 분포의 성분보다도 크게 된다. 즉, 수학식 7을 만족하는 전기적 불량수 n이 복수개 존재하는 경우에는, 클러스터링 임계값 λ_th는 수학식 7 외에 수학식 8 및 수학식 9에 나타내는 조건식을 만족한다.

(마) 마지막으로, 스텝 S403에서, 전기적 불량의 수가 클러스터링 임계값 (λ_th)보다도 많은 클러스터링 영역(19)에 존재하는 칩을 클러스터링 위치로서 검색한다. 그리고, 검색 결과로서, 클러스터링 위치 표시부(13)를 사용하여, 검색된 클러스터링 위치의 웨이퍼 상에서의 좌표 또는 도 8d에 도시하는 바와 같이 웨이퍼(20) 상에 클러스터링 위치(23)로서 검색된 칩(21)의 위치 등을 표시한다. 예를 들면, 이들 검색 결과로 부터, 클러스터링 위치(23)가 웨이퍼(20)의 외주부에 집중하고 있는 경우에는 그것과 가까운 대칭성을 갖는 장치가 클러스터링의 원인으로 되어 있을 가능성이 시사되고, 조작자는 관련 장치에 대하여 클러스터링의 원인을 조사할 수 있다. 특히, 전기적 불량이 레이어마다 집계되어 있는 경우, 또는 레이어마다 집계된 결함을 계산 대상으로 하는 경우에는 더 작고 세밀한 원인을 특정할 수 있다.

제2 실시 형태에 관한 불량 클러스터링 검색 방법은 컴퓨터 시스템을 사용하여 실행하므로, 컴퓨터 시스템내의 프로세서 등이 달성하는 복수의 기능을 특정하는 컴퓨터 프로그램으로서 구성할 수 있다. 또한, 이 컴퓨터 프로그램은 컴퓨터 판독가능한 기록 매체에 보존할 수 있다. 이 기록 매체는 도 6에 도시한 프로그램 기억부(2)로서 사용하거나 프로그램 기억부(2)에 판독하고, 이 프로그램에 의해 처리 제어부(10)에서의 여러가지 작업을 소정의 처리 수순에 따라 실행할 수 있다. 또한, 도 5에 도시한 바와 같이 컴퓨터 시스템으로 이루어지는 불량 클러스터링 검색 장치(90)에 의해 이들 기록 매체에 저장된 프로그램을 판독하고, 그곳에 기술된 수순에 따라, 불량 클러스터링 검색 시스템을 실현할 수 있다.

본 발명의 제2 실시 형태에 의하면, 칩내에 존재하는 전기적 불량의 수와 각 칩의 좌표를 입력하는 것에 의해, 클러스터링 위치가 웨이퍼 등의 좌표에 위치하는 가를 구할 수 있다. 클러스터링 위치를 표시함으로써, 클러스터링의 원인을 해명할 수 있다.

제2 실시 형태에 있어서도, 제1 실시 형태와 마찬가지로, 하나의 포아송 분포와 하나의 부의 이항 분포의 조합뿐만 아니라, 2이상의 포아송 분포의 중첩이나 2이상의 부의 이항 분포의 중첩으로 빈도 분포를 근사하고, 일부의 이산형 분포 함수의 가중이 크게 되는 위치를 웨이퍼 상에서 표시하는 것에 의해, 프로세스 원인을 특정할 수 있다.

또한, 검사 모체를 웨이퍼로 하고, 단위 셀을 칩으로 하였지만, 이들에 한정되는 것은 물론 아니다. 검색 모체는 로트, 제조 라인, 제조 공장이라도 상관없고, 단위 셀은 칩을 2이상으로 분할한 각각의 영역인 「블록」, 2이상의 칩을 모은 영역인 「그룹」, 리소그래피의 단위로 되는 「쇼트 영역」, 웨이퍼 또는 로트 등이라도 상관없다. 도 9는 단위 셀을 슈트 영역으로 한 경우에 있어서의 클러스터링 위치 표시부(13)에 표시되는 웨이퍼 맵의 예를 도시한다. 매트릭스 상에 배치된 흰색의 쇼트 영역(24) 중, 전기적 불량의 수가 클러스터링 임계값보다도 많은 쇼트 영역을 클러스터링 위치(25)로서 빗금을 그어 표시한다. 도 9에 도시한 바와 같이, 웨이퍼의 주변부에 위치하는 슈트 영역에서 전기적 불량이 다발하고 있는 것을 알 수 있다. 따라서, 이 웨이퍼 맵을 본 조작자에 대하여, 예를 들면, 리소그래피 장치의 렌즈의 외주부(外周部)에 불량 원인이 있는 것이 시사되고, 프로세스 개선의 제안을 할 수 있다. 또한, 제1 실시 형태 및 제2 실시 형태를 조합하여, 클러스터링 유무의 판정과 클러스터링이 있는 경우의 클러스터링 위치의 표시를 동시에 행하는 것도 가능하다.

(제3 실시 형태)

제1 및 제2 실시 형태에 있어서는 각 칩내에 존재하는 전기적 불량의 수나 웨이퍼내에서의 칩의 좌표 등의 전기적 불량의 데이터가 미리 준비되어 있는 경우에 대하여 설명하였지만, 이들 데이터는 전기적 불량의 빈도 분포를 계산하기 위해 필요한 데이터로서의 예를 나타낸 것에 불과하다. 통상, 전기적 불량은 테스터, 결함 관찰 장치, EMS 등의 장치를 사용하여 검출되고, 이들 관찰 장치에서 출력되는 전기적 불량의 데이터는 불량 내용이나 위치 등이 전기적 불량에 대하여 개별로 표시된 형식의 데이터이다. 즉, 전기적 불량의 관찰 장치에서 출력되는 전기적 불량의 데이터를 전기적 불량의 빈도 분포를 계산하기 위해 필요한 데이터로 변환할 필요가 있다. 이 데이터 변환에 의해, 각각의 전기적 불량의 좌표를 직접 취급하는 것을 회피할 수 있어, 데이터를 압축하게 된다.

그래서, 본 발명의 제3실시 형태에 있어서는 전기적 불량의 데이터를 변환하는 기능을 갖고, 전기적 불량의 검출 장치에 링크된 불량 클러스터링 검색 장치 및 그 장치를 사용한 불량 클러스터링 검색 방법에 대하여 설명한다. 또한, 본 발명의 제3 실시 형태에 있어서는, 제1 실시 형태와 마찬가지로, 웨이퍼내에 존재하는 전기적 불량이 클러스터링하고 있는가 아닌가를 판정하는 불량 클러스터링 검색 장치에 대하여 설명한다.

도 10은 본 발명의 제3 실시 형태에 관한 불량 클러스터링 검색 장치의 구성을 도시한 블록도이다. 도 10에 도시한 바와 같이, 불량 클러스터링 검색 장치는 처리 제어부(14), 프로그램 기억부(2), 데이터 기억부(3), 입력 장치(4), 출력 장치(5), 분포 형상 표시부(6), 및 전기적 불량 검출 장치(16)를 구비한다. 도 2에 도시한 불량 클러스터링 검색 장치에 비하여, 처리 제어부(14) 및 전기적 불량 검출 장치(16)이 신규한 구성 요소이다. 또한, 입력 장치(4)에는 웨이퍼내에 존재하는 전기적 불량에 관한 데이터로서, 클러스터링 판정 조건은 입력되지만, 각 칩내에 존재하는 전기적 불량의 수, 각 칩의 웨이퍼내에서의 좌표 등은 입력되지 않는다.

전기적 불량 검출 장치(16)는 전기적 또는 광학적 수단을 사용하여, 웨이퍼내에 존재하는 전기적 불량을 검출하고, 전기적 불량의 웨이퍼내에 있어서의 좌표 데이터를 출력한다. 예를 들면, 전기적 불량 검출 장치(16)로서, 테스터, 전자 빔 테스터(EB 테스터), 에미션 현미경(EMS), 전자 현미경 등이 있다. 처리 제어부(1)는 불량 클러스터링을 검색하는 기능 수단으로서, 전기적 불량 데이터 변환부(15), 빈도 분포 계산부(7), 이산형 분포 함수 근사부(8), 클러스터링 검색부(9)를 갖는다. 도 2에 도시한 처리 제어부(1)에 비하여, 전기적 불량 데이터 변환부(15)가 신규한 구성 요소이다. 전기적 불량 데이터 변환부(15)는 전기적 불량 검출 장치(16)에서 출력된 전기적 불량의 웨이퍼내에 있어서의 좌표 데이터를 각 칩내에 존재하는 전기적 불량의 수(數)데이터로 변환한다. 전기적 불량의 수데이터를 사용하여, 빈도 분포 계산부(7)는 전기적 불량의 빈도 분포를 계산할 수 있다.

본 발명의 제3 실시 형태에 관한 불량 클러스터링 검색 장치는 제1 실시 형태와 마찬가지로, 웨이퍼내에 존재하는 전기적 불량이 클러스터링하고 있는가 아닌가를 판정한다. 웨이퍼가 클러스터링하고 있다고 판정된 경우, 그 웨이퍼가 포함되어 있던 로트, 그 웨이퍼가 제조된 제조 라인 또는 제조 공장의 다른 로트에서 특정의 원인에 의한 전기적 불량이 발생하고 있을 가능성이 시사되고, 관련하는 제조 라인, 제조 공장 등에 대하여 불량 발생 원인이 체크되며, 프로세스 개선을 실시할 수 있다.

다음에, 도 10에 도시한 불량 클러스터링 검색 장치를 사용한 불량 클러스터링 검색 방법을 도 11을 참조하여 설명한다. 도 11은 본 발명의 제3 실시 형태에 관한 불량 클러스터링 검색 방법의 일부를 도시한 플로우차트이다.

(가) 먼저, 스텝 S104에서, 전기적 불량 검출 장치(16)를 사용하여 웨이퍼를 관찰하여, 웨이퍼내에 존재하는 전기적 불량을 검출한다. 전기적 불량 검출 장치(16)에서 전기적 불량의 웨이퍼내에서의 좌표 데이터가 출력된다.

(나) 다음에, 스텝 S105에서, 전기적 불량의 웨이퍼내에서의 좌표 데이터를 데이터 기억부(3) 내에 기억한다.

(다) 다음에, 스텝 S106에서, 웨이퍼를 복수의 칩으로 분할한다.

(라) 다음에, 스텝 S107에서, 데이터 기억부(3) 내에 기억된 전기적 불량의 좌표 데이터를 호출하고, 전기적 불량 데이터 변환부(15)를 사용하여 전기적 불량의 좌표 데이터를 각 칩내에 존재하는 전기적 불량의 수의 데이터로 변환한다. 변환된 데이터는 직접 빈도 분포 계산부(7)로 보내지든가 또는 일단 데이터 기억부(3)에 기억된다. 그리고, 스텝 S200으로 진행한다.

(마) 한편, 스텝 S104 내지 S107과는 달리, 스텝 S102에서는, 클러스터링 판정 조건을 입력 장치(4)를 거쳐 입력한다.

(바) 다음에, 도 3에 도시한 바와 같이, 스텝 S200에서 직접 보내진 또는 데이터 기억부(3)에서 호출된 전기적 불량의 수의 데이터를 사용하여, 각 칩당의 전기적 불량의 빈도 분포를 계산한다.

(사) 이하, 도 3에 도시한 플로우차트에 따라, 클러스터링을 검색하여, 그 결과를 출력한다.

본 발명의 제3 실시 형태에서도, 제1 및 제2 실시 형태와 마찬가지로, 불량 클러스터링 검색 방법을 컴퓨터 프로그램으로서 구성할 수 있고, 이 컴퓨터 프로그램을 컴퓨터 판독 가능한 기록 매체에 보존할 수 있다. 또한, 도 5에 도시한 바와 같은 컴퓨터 시스템으로부터 이루어지는 불량 클러스터링 검색 장치(90)에 의해 이들 검색 매체에 저장된 프로그램을 판독하고, 그것에 기술된 수순에 따라, 불량 클러스터링 검색 시스템을 실현할 수 있다. 또한, 불량 클러스터링 검색 장치(90) 후에는 전기적 불량 검출 장치(16)가 배치되고, 컴퓨터 시스템에 직접 접속되어 있다. 전기적 불량 검출 장치(16)는 웨이퍼의 관찰, 전기적 불량의 검출, 검출된 전기적 불량의 좌표 데이터의 송수신 등의 기능이 컴퓨터 시스템 상에서 제어된다.

본 발명의 제3 실시 형태에 의하면, 전기적 불량 검출 장치(16)에 의해 검출된 전기적 불량의 좌표 데이터를 사용하여, 각 칩당의 전기적 불량의 수를 세고, 좌표 데이터를 전기적 불량의 수의 데이터로 변환한다. 이와 같은 처리를 행하는 것에 의해, 각각의 전기적 불량의 좌표를 직접 취급하는 것을 회피할 수 있고, 보다 데이터를 압축시킬 수 있다. 또한, 칩내에서 발생한 전기적 불량의 빈도 분포를 사용하는 것에 의해, 제1 실시 형태에서 기술한 바와 같이 클러스터링의 정량적인 판정이 가능하게 된다.

또한, 반도체 장치의 제조 공정 중의 전기적 불량의 검사 공정에서, 도 5에 도시한 전기적 불량 검출 장치(16)를 포함하는 컴퓨터 시스템을 제조 라인 상에 배치시켜 제조 라인 상의 웨이퍼를 상시 검사함으로써, 전기적 불량의 클러스터링의 발생을 모니터링할 수 있고, 전기적 불량의 클러스터링에 대하여, 신속한 대응을 취할 수 있다. 즉, 정량적인 반도체 제조 공정의 공정 관리를 신속히 행할 수 있다.

또한, 제3 실시 형태에서는 제1 실시 형태와 마찬가지로, 웨이퍼내에 존재하는 전기적 불량이 클러스터링하고 있는가 아닌가를 판정하는 불량 클러스터링 검색 장치에 대하여 설명하였지만, 제2 실시 형태에서 도 6 및 도 7을 참조하여 설명한웨이퍼내에서 클러스터링 위치를 검색하는 불량 클러스터링 검색 장치 및 그 방법에 대해서도 적용할 수 있다. 도 6에 도시한 클러스터링 검색 장치가 처리 제어부(10)에 접속된 전기적 불량 검출 장치(16)를 더 갖고, 처리 제어부(10)가 전기적 불량 데이터 변환부(15)를 더 갖고 있으면 좋다. 또한, 도 7에 도시한 스텝 S103의 전기적 불량의 수와 각 칩 좌표의 데이터를 도 11에 도시한 스텝 S104 내지 S107에 의해 구하면 좋다.

제3 실시 형태에서도, 검사 모체를 웨이퍼로 하고, 단위 셀을 칩으로 하였지만, 이들에 한정되는 것은 물론 아니다. 검색 모체는 로트, 제조 라인, 제조 공장이라도 상관없고, 단위 셀은 칩을 2이상으로 분할한 각각의 영역인 「블록」, 2이상의 칩을 모은 영역인 「그룹」, 리소그래피의 단위로 되는 「쇼트 영역」, 웨이퍼 또는 로트 등이라도 상관없다. 제조 라인 상에 배치한 경우에는 검색 모체는 로트인 것이 바람직하다. 이 경우에 대하여는 제5 실시 형태에서 기술한다. 또한, 불완전성 실체가 전기적 불량인 경우에 대하여 설명하였지만, 결정 결함, 전기적 불량의 구제에 필요한 구제 회로 등이라도 상관없다. 불완전성 실체가 결정 결함인 경우, 도 10에 도시한 전기적 불량 검출 회로(16) 대신에 결함 관찰 장치를 배치하면 좋다.

(제4 실시 형태)

본 발명의 제4 실시 형태에서는 불량 클러스터링 검색 방법을 사용한 구제 회로 최적화 방법을 설명한다. 웨이퍼내에 존재하는 전기적 불량은 그의 불량 내용에 의해서는 소정의 구제 회로를 부여하는 것에 의해 그 불량이 구제되는 경우가있다. 칩내의 모든 전기적 불량이 구제되는 것에 의해, 불량품 칩은 양품 칩으로 구제되고, 반도체 장치의 제조 수율이 상승한다. 그러나, 부여된 구제 회로는 칩내의 소정의 영역을 점유하고, 그 면적은 구제 회로수의 증가와 함께 넓어진다. 따라서, 무턱대고 칩에 대하여 부여하는 구제 회로의 수를 증가하게 되면, 구제 회로가 칩내에 차지하는 면적이 증가하여, 웨이퍼에서 취해지는 칩수 자체가 감소하게 된다. 따라서, 구제후의 수율을 최적화하기 위해서는 최적의 구제 회로수를 설정해야만 한다.

또한, 구제 회로의 수는 소정의 집계 단위마다 계산되고, 집계 단위당의 구제에 필요한 구제 회로수의 빈도 분포가 계산된다. 여기서, 구제 회로수를 계산하는 집계 단위로서는 최소의 구제 단위인 것이 바람직하다. 최소의 구제 단위라 함은 하나의 구제 회로가 구제 가능하게 되는 범위(자유도)임을 의미한다. 예를 들면, 16 M비트의 디바이스에 있어서, 4M비트마다 로우 또는 컬럼 구제 회로가 설치되어 있고, 하나의 구제 회로가 4M비트의 범위내에서만 적용할 수 없는 경우에는 최소의 구제 단위는 4M비트로 된다. 단, 집계 단위가 최소의 구제 단위가 아닌 경우에도, 구제 단위내에서의 구제 회로수를 스캐일링하는 것에 의해, 적용은 가능하다. 여기서는 구제 회로수를 계산하는 집계 단위를 칩으로 한다. 즉, 제4실시 형태에 있어서는 불완전성 실체가 전기적 불량을 구제하는 구제 회로이고, 검색 모체가 웨이퍼이고, 단위 셀이 칩인 경우에 대하여, 도 12 및 도 13a∼도 13d를 참조하여 설명한다. 도 12는 본 발명의 제4 실시 형태에 관한 구제 회로 최적화 방법을 도시한 플로우차트이다.

(가) 먼저, 스텝 S31에서, 웨이퍼를 분할한 각 칩내에 존재하는 전기적 불량의 구제에 필요한 구제 회로의 수를 계산한다. 구체적으로는, 먼저 도 11에 도시한 스텝 S104 내지 S107에 따라 전기적 불량의 수의 데이터를 구한다. 그리고, 그 데이터를 기초로 칩마다 구제에 필요한 구제 회로를 계산한다. 그리고, 각 칩내에 존재하는 구제에 필요한 구제 회로수를 입력 장치를 거쳐 입력한다.

(나) 다음에, 스텝 S32에서, 각 칩내에 존재하는 구제에 필요한 구제 회로의 빈도 분포를 계산한다. 도 12a는 스텝 S32에서 계산된 구제 회로의 빈도 분포의 일예를 도시한다. 횡축에는 구제에 필요한 구제 회로수(n)을 취하고, 종축에는 칩수에 대응하는 수를 취하여, 구제 회로의 빈도 분포를 나타내고 있다.

(다) 이어서, 스텝 S33에서, 구제 회로의 수의 증가에 따라 증가하는 양품 칩수와 감소하는 웨이퍼내의 전체 칩수와의 관계로부터, 웨이퍼에서 취해지는 양품 칩의 수가 최대로 되는 구제 회로의 수를 계산한다. 구체적으로는, 먼저, 설정하는 구제 회로수에 대한 구제 후의 수율을 계산한다. 도 13a에서, 설정 구제 회로수를 도면 중의 화살표 값으로 설정한 경우, 구제에 필요한 구제 회로수(n)가 설정 구제 회로수보다도 많은 칩은 불량품 칩이 되고, 구제에 필요한 구제 회로수(n)가 설정 구제 회로수와 같거나 또는 설정 구제 회로수보다도 작은 칩은 모두 전기적 불량이 구제되어 양품 칩이 된다. 따라서, 설정 구제 회로수를 늘리는 것에 의해, 도면중의 화살표는 우측으로 시프트하여, 양품 칩의 수가 증가하고, 불량품 칩의 수는 감소한다. 도 13b는 설정하는 구제 회로수에 대한 구제후의 수율을 도시한 그래프이다. 구제후의 수율이라 함은 구제 회로를 부여한 후의 웨이퍼내의양품률(수율)을 의미한다. 도 13b에 도시한 바와 같이, 설정 구제 회로수의 증가와 함께 구제후의 수율은 100%를 향하여 단조 증가한다. 그러나, 상술한 바와 같이, 설정 구제 회로수를 늘리면, 칩내를 점유하는 구제 회로의 면적도 증가한다. 결과적으로, 도 13c에 도시한 바와 같이, 설정 구제 회로수의 증가와 함께 칩 전체의 면적이 증가하게 되고, 일정 면적의 웨이퍼에서 취할 수 있는 칩의 수 자체가 감소하게 된다. 따라서, 도 13d에 도시한 바와 같이, 구제후의 수율과 그로스(gross)의 곱을 고려함으로써, 웨이퍼에서 취할 수 있는 양품 칩의 수가 최대(최대 양품수)로 되도록 설정 구제 회로수(n_MAX)를 계산한다.

(라) 마지막으로, 스텝 S34에서, 구제후의 수율을 출력한다.

본 발명의 제4 실시 형태에 의하면, 각 칩당의 구제에 필요한 구제 회로의 빈도 분포를 계산하고, 양품 칩의 수가 최대(최대 양품수)로 되도록 설정 구제 회로수(n_MAX)를 계산함으로써, 구제후의 수율을 최적화하는 구제 회로수를 설정할 수 있다.

또한, 여기서는 실제의 빈도 분포를 사용하여 평가를 행한 예를 나타내고 있지만, 제1 내지 제3 실시 형태에서 나타낸 바와 같이, 2이상의 이산형 분포 함수를 중첩한 분포를 고려하고, 생산 라인의 개선시의 빈도 분포나 감소(쉬링크)된 차세대 디바이스의 빈도 분포를 예측하는 것에 의해, 필요 구제 회로수의 검토를 행하는 것도 가능하게 된다.

(제5 실시 형태)

반도체 장치의 제조 공정 중 여러가지 검사 공정에서, 본 발명에 관한 불량 클러스터링 검색 방법을 사용한 클러스터링 검색을 행할 수 있다. 본 발명의 제5 실시 형태에서는 불량 클러스터링 검색 방법을 사용한 반도체 장치의 공정 관리 방법에 대하여 도 14를 참조하여 설명한다. 여기서는 검색 모체가 로트이고, 복수의 로트에 대하여 클러스터링을 검색하는 경우에 대하여 설명한다.

(가) 먼저, 스텝 S41에서, 복수의 로트에서 1로트를 선택한다.

(나) 다음에, 스텝 S42에서, 1로트내에 존재하는 전기적 불량에 관한 데이터로서, 각 칩내에 존재하는 전기적 불량의 수를 입력한다.

(다) 다음에, 스텝 S43에서, 로트를 분할한 칩당의 전기적 불량의 빈도 분포를 계산한다.

(라) 다음에, 스텝 S44에서, 수학식 3에 따라 전기적 불량의 빈도 분포에 대하여 하나의 포아송 분포와 하나의 부의 이항 분포를 중첩하여 근사한다. 그리고, 부의 이항 분포의 가중(W_NB)를 계산한다.

(마) 다음에, 스텝 S45에서, 모든 로트가 선택되었는가 아닌가를 판정한다. 모든 로트가 스텝 S41에서 선택되어 있지 않은 경우(스텝 S45에서 NO), 스텝 S41로 리턴하고, 아직 선택되어 있지 않은 로트를 선택하고, 이 로트에 대하여, 스텝 S42 내지 S44의 처리를 실시하고, 부의 이항 분포의 가중(W_NB)을 구한다. 모든 로트가 스텝 S41에서 선택되어 있는 경우(스텝 S45에서, YES), 스텝 S46으로 진행한다.

(바) 마지막으로, 스텝 S46에서, 각 로트에 대하여 부의 이항 분포의가중(W_NB)의 트렌드(로트 의존성)를 그래프로 표시한다. 도 15는 각 로트에 대하여 부의 이항 분포의 가중(W_NB)의 트렌드를 나타내는 그래프의 일예이다. 도 15에 도시한 바와 같이, 이 그래프에서 어느 로트에서 큰 클러스터링이 일어나고 있는지를, 즉 클러스터링 로트(이상 로트)(26)를 용이하게 판단할 수 있다. 또한, 이 그래프가 오른쪽 아래로 내려가는 경우에는 제조 공정의 불량 원인이 감소하고 생산 환경이 개선되어 있는 경향을 나타내고, 오른쪽 위로 올라가는 경우에는 악화하고 있는 것을 나타내고 있다. 즉, 생산 환경의 레벨을 가시화하는 목표가 된다. 또한, 제1 실시 형태에서 나타낸 부의 이항 분포의 가중의 임계값을 동시에 표시함으로써, 클러스터링의 판단을 용이하게 할 수 있다.

본 발명의 제5 실시 형태에 의하면, 전기적 불량의 빈도 분포를 포아송 분포와 부의 이항 분포의 중첩으로 근사시켰을 때의 부의 이항 부포의 가중(W_NB)을 로트마다의 트렌드로서 표시하는 것에 의해, 클러스터링이 어느 로트에서 어느 정도 발생하고 있는가, 클러스터링의 경향은 어떤가, 등에 대해서의 이해가 가능하게 된다. 따라서, 반도체 장치의 제조 공정중의 여러가지 검사 공정에서, 정확한 제조 공정의 공정 관리를 행하여, 적절한 프로세스 개선을 행할 수 있다.

또한, 부의 이항 분포의 가중(W_NB) 대신, 이산형 분포 함수의 각종 파라미터로서, 분포 함수의 평균값(λ_P, λ_NB) 또는 클러스터링 펙터 α를 트렌드로서 표시하여도 유효하다. 에를 들면, 포아송 분포의 평균값 λ_P의 트렌드로 부터는 랜덤하게발생하는 전기적 불량의 발생 밀도의 경향을 이해함으로써, 크린룸 내의 더스트 관리, 크린룸의 크리닝 레벨 재검토, 필터 교환 시기의 판단 등의 크린룸 관리를 행할 수 있다. 클러스터링 펙터 α의 트렌드로부터도, 클러스터링의 정도를 이해함으로써, 클러스터링이 큰 로트를 검출하거나 또는 클러스터링의 경향을 판단할 수 있다.

(제6 실시 형태)

본 발명의 제6 실시 형태에 있어서는 제5 실시 형태에 나타낸 반도체 장치의 공정 관리 방법을 사용한 크린룸 관리 방법 및 반도체 장치의 제조 방법에 대하여 설명한다. 즉, 반도체 장치의 제조 공정중의 여러가지 검사 공정에서, 불량 클러스터링의 검색을 행하는 반도체 장치의 제조 방법에 대하여 설명한다. 또한, 반도체 장치로서 DRAM 혼합 디바이스를 예로 하고, 도 16 내지 도 18을 참조하여 설명한다. 도 16 및 도 17은 본 발명의 제6 실시 형태에 관한 반도체 장치의 제조 방법을 도시한 플로우차트이다.

제6 실시 형태에 관한 반도체 장치의 제조 방법은 웨이퍼 제조 공정, 웨이퍼 처리 공정(전공정), 조립 공정(후공정), 검사 공정으로 대별할 수 있다. 이하에 대별된 제조 공정마다 반도체 장치의 제조 방법에 대하여 기술한다.

(가) 먼저, 웨이퍼 제조 공정은 다음의 제조 공정으로 이루어진다. 먼저, 스텝 S51의 단결정 성장 공정에서, CZ법 또는 FZ법을 사용하여 반도체 단결정의 잉곳을 성장시킨다. 다음에, 스텝 S52의 절단 공정에서, 반도체 단결정을 얇게 절단하여, 판형상의 반도체 웨이퍼를 제조한다. 다음에, 스텝 S53의 연마 공정에서,웨이퍼 표면에 평탄화 처리를 실시한다. 마지막으로, 스텝 S54의 결함 관찰 공정에서, 결함 검출 장치를 사용하여 웨이퍼 표면에 형성된 결정 결함을 검출한다. 또한, 상술한 불량 클러스터링 검색 방법을 사용하여 결정 결함의 클러스터링을 검색한다. 클러스터링의 검색 결과는 스텝 S51 내지 S53으로 피드백되고, 피드백된 제조 공정의 프로세스 개선이 행해진다. 이상의 공정을 거쳐, 반도체 웨이퍼가 제조된다.

(나) 다음에, 웨이퍼 처리 공정(전처리)은 다음의 공정으로 이루어진다. 먼저, 스텝 S55의 트렌치 커패시터 형성 공정에서, DRAM내의 메모리 셀이 갖는 트렌치 커패시터가 형성되는 부분의 반도체 기판을 선택적으로 에칭 제거하여 트렌치(trench)를 형성한다. 다음에, 스텝 S56의 트렌치 커패시터 결함 관찰 공정에서, 결정 결함 검출 장치를 사용하여 트렌치 내부의 결정 결함을 검출한다. 또한, 상술한 불량 클러스터링 검색 방법을 사용하여, 결정 결함의 클러스터링을 검색한다. 클러스터링의 검색 결과는 스텝 S55의 트렌치 커패시터 형성 공정으로 피드백되고, 트렌치 커패시터 형성 공정의 프로세스 개선이 행해진다.

다음에, 스텝 S57의 소자 분리 공정에서, 소자 분리 영역이 형성되는 부분의 반도체 기판을 선택적으로 열산화하여 후막의 LOCOS 산화막을 형성한다. 다음에, 스텝 S58의 웰 형성 공정에서, p채널/n채널 트랜지스터가 형성되는 부분의 반도체 기판에 선택적으로 n형/p형 불순물을 확산하여, n웰/p웰 영역을 각각 형성한다. 다음에, 스텝 S59의 채널 형성 공정에서, p채널/n채널 트랜지스터의 각 채널 영역을 형성한다. 다음에, 스텝 S60의 채널부 결함 관찰 공정에서, 결함 관찰 장치를사용하여 채널부의 결정 결함 또는 게이트 절연막의 결함 등을 검출한다. 또한, 상술한 불량 클러스터링 검색 방법을 사용하여, 결정 결함, 게이트 절연막의 결함의 클러스터링을 검색한다. 클러스터링의 검색 결과는 스텝 S59의 채널 형성 공정으로 피드백되고, 채널 형성 공정의 프로세스 개선이 행해진다.

다음에, 스텝 S61의 트랜지스터 형성 공정에서, 채널 상에 게이트 전극을 형성하고, 게이트 전극에 대하여 자기정합적으로 소스·드레인 영역을 각각 형성한다. 다음에, 스텝 S62의 트랜지스터부 결함 관찰 공정에서, 트랜지스터부의 결정 결함, 게이트 전극의 형상 이상 또는 소스·드레인의 확산 이상 등의 트랜지스터부에서 발생한 결함 또는 전기적 불량을 검출한다. 또한, 상술한 불량 클러스터링 검색 방법을 사용하여 트랜지스터부에서 발생한 결함 또는 전기적 불량의 클러스터링을 검색한다. 클러스터링의 검색 결과는 스텝 S61의 트랜지스터 형성 공정으로 피드백되고, 트랜지스터 형성 공정의 프로세스 개선이 행해진다.

다음에, 스텝 S63의 PMD(Pre Metal Dielectric) 공정에서, 반도체 기판 상에 절연막을 퇴적한다. 다음에, 스텝 S64의 컨택트 형성 공정에서, 소스·드레인 영역, 게이트 전극 상에 형성된 절연막을 선택적으로 제거하여 컨택트 홀을 형성한다. 다음에, 스텝 S65의 M1(Metal 1) 형성 공정에서, 절연막상 및 컨택트 홀내에 알루미늄 등의 금속막을 퇴적하고, 원하는 형상으로 패터닝을 행하고, 트랜지스터의 각 전극 영역에 접속된 제1 배선층을 형성한다. 다음에, 스텝 S66의 M1 결함 관찰 공정에서, 제1 배선층에 대하여, 배선의 개방, 단락, 형상 이상, 스크래치 등의 전기적 불량, 결함 등을 검출한다. 또한, 상술한 불량 클러스터링 검색 방법을사용하여 제1 배선층에서 발생한 결함 또는 전기적 불량의 클러스터링을 검색한다. 클러스터링의 검색 결과는 스텝 S65의 M1 형성 공정으로 피드백되고, M1 형성 공정의 프로세스 개선이 행해진다.

다음에, 스텝 S67의 ILD1(Inter Layer Dielectric 1) 형성 공정에서, 제1 배선층 상에 제1 층간 절연막을 같은 모양으로 형성한다. 다음에, 스텝 S68의 M2(Metal 2) 형성 공정에서, 제1 배선층과 마찬가지로 하여 제2 배선층을 형성한다. 다음에, 스텝 S69의 M2 결함 관찰 공정에서, 제2 배선층에 대하여, 배선의 개방, 단락, 형상 이상, 스크래치 등의 전기적 불량, 결함 등을 검출한다. 또한, 상술한 불량 클러스터링 검색 방법을 사용하여 제2 배선층에서 발생한 결함 또는 전기적 불량의 클러스터링을 검색한다. 클러스터링의 검색 결과는 스텝 S68의 M2 형성 공정으로 피드백되고, M2 형성 공정의 프로세스 개선이 행해진다.

다음에, 스텝 S70의 ILD2(Inter Layer Dielectric 2) 형성 공정에서, 제1 층간 절연막과 마찬가지로 하여 제2 층간 절연막을 같은 모양으로 형성한다. 다음에, 스텝 S71의 M3(Metal 3) 형성 공정에서, 제1 배선층과 마찬가지로 하여 제3 배선층에 대하여, 배선의 개방, 단락, 형상 이상, 스크래치 등의 전기적 불량, 결함 등을 검출한다. 또한, 상술한 불량 클러스터링 검색 방법을 사용하여 제3 배선층에서 발생한 결함 또는 전기적 불량의 클러스터링을 검색한다. 클러스터링의 검색 결과는 스텝 S71의 M3 형성 공정으로 피드백되고, M3 형성 공정의 프로세스 개선이 행해진다. 다음에, 스텝 S73의 ILD3(Inter Layer Dielectric 3) 형성 공정에서, 제1 층간 절연막과 마찬가지로 하여 제3 층간 절연막을 같은 모양으로 형성한다.다음에, 스텝 S74의 패시배이션(passivation) 형성 공정에서, 실리콘 질화막 등의 보호막을 퇴적한다.

다음에, 스텝 S75의 테스트 공정에서, 웨이퍼상에 형성된 반도체 칩의 전극 패드(pad)에 프루브(prober)를 대어 웨이퍼 상태로 기능 시험을 행하고, 반도체 칩내의 전기적 불량을 검출한다. 또한, 상술한 불량 클러스터링 검색 방법을 사용하여 반도체 칩내에서 발생한 전기적 불량의 클러스터링을 검색한다. 클러스터링의 검색 결과는 웨이퍼 처리 공정의 스텝 S55, S59, S61, S65, S68, S71 등의 각 제조 공정으로 피드백되고, 각 제조 공정의 프로세스 개선이 행해진다. 다음에, 스텝 S76의 다이싱(dicing) 공정에서, 웨이퍼를 칩으로 절단한다. 이상의 공정을 거쳐, 반도체 칩이 제조된다.

(다) 다음에, 조립 공정(후공정)은 다음의 공정으로 이루어진다. 먼저, 스텝 S77의 본딩 공정에서, 반도체 칩을 리드프레임 등의 기판 상에 붙이고, 미세 와이어로 전기적으로 접속한다. 다음에, 스텝 S78의 밀봉 공정에서, 수지 재료로 반도체 칩을 피복하여, 외부 환경으로부터 절연하고, 또한 기계적, 환경 스트레스로부터 반도체 칩을 보호한다. 다음에, 스텝 S79의 마무리 공정에서, 수지 재료의 바리 제거 등의 반도체 외위기의 마무리를 행한다. 다음에, 스텝 S80의 마킹(marking) 공정에서, 반도체 외위기의 표면에 제품 번호, 제조 메이커 등을 인쇄한다.

(라) 다음에, 검사 공정은 다음의 공정으로 이루어진다. 먼저, 스텝 S81의 제품 검사 공정에서, 반도체 장치에 대하여 제품 상태로 기능 시험을 행하여, 반도체 장치내의 전기적 불량을 검출한다. 또한, 상술한 불량 클러스터링 검색 방법을 사용하여 반도체 장치내에서 발생한 전기적 불량의 클러스터링을 검색한다. 클러스터링의 검색 결과는 조립 공정내의 스텝 S77 내지 S80의 각 제조 공정, 웨이퍼 처리 공정의 스텝 S55, S59, S61, S65, S68, S71 등의 웨이퍼 처리 공정으로 피드백되고, 각 제조 공정의 프로세스 개선이 행해진다. 다음에, 스텝 S82의 신뢰성 시험 공정에서, 온도 또는 전기적 테스트를 반도체 장치에 인가하여 평가하는 가속 수명 시험 등의 신뢰성 시험을 행한다. 신뢰성 시험을 행함으로써, 제조 도중의 각 검사 공정에서 검출할 수 없었던 반도체 장치에 내재하는 고장 메카니즘의 발생을 가속시켜, 결함, 전기적 불량 등의 불량 원인을 현재화시킬 수 있다. 그리고, 현재화한 불량 원인에 대하여 상술한 불량 클러스터링 검색 방법을 사용하여, 반도체 장치내에서 발생한 전기적 불량의 클러스터링을 검색한다. 클러스터링의 검색 결과는 조립 공정내의 스텝 S77 내지 S80의 각 제조 공정, 웨이퍼 처리 공정의 스텝 S55, S59, S61, S65, S68, S71 등의 웨이퍼 처리 공정으로 피드백되고, 각 제조 공정의 프로세스 개선이 행해진다. 이상의 공정을 거쳐, 제6 실시 형태에 관한 반도체 장치를 제조할 수 있다.

여기서, 스텝 S65의 M1 형성 공정에 대하여 더 상세히 기술한다. 도 18은 M1 형성 공정의 상세한 구성을 도시한 플로우차트이다. 도 18에 도시한 바와 같이, 스텝 S65는 다음의 4개의 제조 공정으로 이루어진다. 먼저, 스텝, 65.1의 M1층의 성막 공정에서, 스퍼터법 등을 사용하여 금속막을 같은 모양으로 퇴적한다. 다음에, 스텝 S65.2의 레지스트 패터닝 공정에서, 스피너로 같은 모양으로 레지스트막을 형성하고(도포), 소정의 마스크를 통해 레지스트막에 광을 쬐어(노광), 소정의 현상액에서 레지스트막을 현상하여(현상), 제1 배선층과 동일 형상의 레지스트 패턴을 형성한다. 다음에, 스텝 S65.3의 M1층의 RIE 공정에서, 이 레지스트 패턴을 마스크로 하여, RIE를 행하고, 금속막을 선택적으로 제거한다. 마지막으로, 스텝, S65.4의 레지스트 제거 공정에서, 레지스트 패턴을 제거한다.

이상 4개의 제조 공정의 종료 후, 스텝 S66의 M1 결함 관찰 공정을 행한다. M1 결함 관찰 공정에서의 클러스터링의 검색 결과는 M1 형성 공정을 구성하는 4개의 제조 공정으로 각각 피드백되고, 각 제조 공정의 프로세스 개선이 행해진다. 예를 들면, 더스트에 의한 배선의 개방 불량이 다발하고 있는 경우, M1층 성막 공정의 성막전의 웨이퍼에 더스트가 부착하는 원인이 의심스럽다. 또한, 각 슈트내의 동일 위치에서 배선의 단락 불량이 다발하고 있는 경우, 레지스트 패터닝 공정에서 사용하는 노광 마스크에 형상이 있는 것이 의심스럽다. 여기서는 M1 형성 공정을 예로 들어, 피드백을 상세하게 도 18을 참조하여 나타내었지만, M1 형성 공정에 한정되는 것은 아니고, 도 16 및 도 17에 나타낸 다른 제조 공정에 대해서도 마찬가지로 상세한 제조 공정으로 구성되고, 각 제조 공정에 대하여 피드백이 이루어지는 것은 말할 것도 없다.

본 발명의 제6 실시 형태에 의하면, 제조 공정중의 여러가지 검사 공정에서 검출된 결함, 전기적 불량에 대하여, 클러스터링 검색을 행함으로써, 결함, 전기적 불량 등의 불완전성 실체의 다발을 제조 도중에 있어서 조기에 발견할 수 있다. 또한, 불완전성 실체의 발생 원인으로 되는 제조 공정을 용이하게 특정할 수 있다.따라서, 반도체 장치의 각 제조 공정에 대한 프로세스 개선을 행할 수 있고, 높은 수율을 안정하게 유지할 수 있는 반도체 장치의 제조 방법을 제공할 수 있다.

본 발명의 제6 실시 형태에 있어서는 주요한 검사 공정에서 본 발명에 관한 클러스터링 검색 방법을 사용하여 프로세스 개선을 행하는 방법에 대하여 나타내었지만, 반도체 장치의 제조 공정중의 모든 검사 공정에서 클러스터링 검색을 행할 필요가 있는 것을 의미하고 있는 것은 물론 아니다. 기술자의 판단에 의해 선정된 검사 공정에서만, 클러스터링 검색을 행하여도, 충분한 상기 작용 효과를 발휘할 수 있다. 예를 들면, 크린룸 내에 행해지는 검사 공정에서만, 클러스터링 검색을 행함으로써, 적절한 크린룸 관리를 행할 수 있고, 프로세스 개선을 행할 수 있다.

(제7 실시 형태)

최근, 미세 가공 기술의 향상에 의해, 소자 구조의 복잡화, 배선의 다층화가 진행하고, 1제품을 제조하는데 다수의 공정 및 제조 장치가 사용되고 있다. 이것에 따라, 수율 저하의 원인으로 되는 불완전성 실체(전기적 불량, 결함, 구제에 필요하게 되는 구제 회로 등)이 발생하는 확률이 공정·장치의 증가분만큼 높아지고, 또한 불완전성 실체가 어느 공정, 어느 제조 장치에서 발생한 것인가를 밝혀내는 것이 매우 곤란하게 되고 있다. 따라서, 반도체 공장의 제조 라인의 생산성을 어떻게 하여 향상시키는 가가 중요한 문제로 되어 오고 있다. 그 경우, 고수율의 웨이퍼 또는 로트를 많이 생산하는 것이 중요하다. 예를 들면, 어떤 공정의 어떤 제조 장치에 문제가 있는 경우, 그 공정·장치에 의해 처리된 웨이퍼 또는 로트에 많은 불량이 발생하여, 수율이 낮지만, 그 장치에 의해 처리되고 있지 않은 웨이퍼또는 로트의 수율은 높다. 따라서, 수율 저하에 관여하는 공정 및 제조 장치를 특정하고, 공정 및 제조 장치의 개선을 행하는 것이 중요한 과제이다.

그래서, 제7 실시 형태에서는 본 발명에 관한 클러스터링 검색 방법에서 구해지는 수학식 3에 나타낸 부의 이항 분포의 가중(W_NB)을 사용하여, 수율 저하에 관여하는 공정(문제 공정) 및 제조 장치(문제 장치)를 효율적으로 추출하는 방법 및 그것을 실현하기 위한 장치에 대하여 설명한다.

도 19 및 도 20은 제7 실시 형태에 관하여, 문제 공정 및 문제 장치를 추출하는 방법을 나타내는 플로우차트이다. 또한, 도 19 및 도 20은 서로 다른 2개의 방법을 나타내는 것은 아니고, 하나의 방법의 2개의 도면으로 분할하여 나타낸 것이다. 또한, 도 19 및 도 20에는 해당 방법의 특징으로 되는 「부의 이항 분포의 가중(W_NB)을 사용하여 문제 공정/문제 장치를 추출하는 방법」에 관한 부분 만을 나타내고, 이미 도 1, 도 14 등을 참조하여 설명한 「부의 이항 분포의 가중(W_NB)을 구하는 방법」에 관한 부분은 나타내지 않고 있다. 또한, 여기서는 불완전성 실체는 「전기적 불량」을 나타내고, 검색 모체는 「로트」를 나타내고, 단위 셀은 「칩」을 나타낸다. 또한, 검색 모체인 로트가 복수 존재하는 경우에 대하여 설명한다.

(가) 먼저, 도 14를 참조하여 설명한 제5 실시 형태와 마찬가지로 하여, 각 로트마다 부의 이항 분포의 가중(W_NB)을 구한다. 즉, 복수의 로트 중에서 1로트를 선택하고(S41), 1로트내의 각 칩에 대하여 칩내에 존재하는 전기적 불량의 수를 구하고(S42), 전기적 불량의 빈도 분포를 계산한다(S43). 그리고, 전기적 불량의 빈도 분포에 대하여, 하나의 포아송 분포와 하나의 부의 이항 분포를 중첩하여 근사하여, 수학식 3에 나타낸 부의 이항 분포의 가중(W_NB)을 계산한다(S44). S41∼S44를 반복해서 행하고(S45), 모든 로트에 대하여 각 로트마다의 부의 이항 분포의 가중(W_NB)을 구한다(S46).

(나) 다음에, 도 19에 나타낸 스텝 S91에서, 각 로트마다의 부의 이항 분포의 가중(W_NB)의 일람(27) 및 각 로트마다의 장치 이력(28)의 데이터를 입력한다. 또한, 각 로트마다의 W_NB의 일람(27)에 기재된 로트가 검색 대상의 로트로 된다. 또한, 문제 공정/문제 장치로서 추출될 가능성이 있는 모든 공정/장치를 경유한 모든 로트를 그 일람(27)에 포함시키든가 또는 이들 로트에서 샘플링한 로트를 그 일람(27)에 포함시킬 필요가 있다. 여기서는, 각 로트마다의 W_NB의 일람(27)에 기재된 로트의 총수는 N개이고, N개의 W_NB의 일람(27)이 입력되는 경우에 대하여 설명을 계속한다.

또한, 각 로트마다의 장치 이력(28)의 데이터는 각 로트에 대하여 행해지는 각 제조 공정이 어느 제조 장치를 경유하여 행해졌는가를 로트마다 나타낸 것이다. 예를 들면, 로트 m(m번째의 로트)는 공정1에서, 장치(1a)를 경유하고, 공정2에서 장치(2b)를 경유하고, 공정3에서 장치(3a)를 경유하고, …라는 내용으로 이루어지는 데이터이다. 도 19에 나타내지 않지만, 로트 m과 마찬가지로, 검색 대상으로되는 모든 로트(m=1, 2, …, N)에 대하여, 각 공정에서의 경유한 장치의 이력이 스텝 S91에서 입력된다. 또한, 장치 이력(28)의 데이터에는 각 공정에서 존재하는 다른 장치가 기술되어 있다. 예를 들면, 로트 m의 장치 이력(28)의 데이터에는, 공정1에서는 장치(1a) 외에 장치(1b)를 경유할 수 있고, 공정2에서는 장치(2b) 외에 장치(2a)를 경유할 수 있고, 공정3에서는 장치(3a) 외에 장치(3b), 장치(3c)를 경유할 수 있고 …라는 내용의 데이터가 포함된다. 이와 같은 장치 이력(28)의 데이터로서, 로트와 해당 로트가 경유한 공정 및 장치의 대응 관계가 나타내어진 통상의 프로세스 프로데이터를 사용할 수 있다.

(다) 다음에, 스텝 S92에서, 각 로트마다의 W_NB의 일람(27) 및 각 로트의 장치 이력(28)의 데이터를 사용하여, 각 공정별로 경유한 장치마다의 부의 이항 분포의 가중(W_NB)의 빈도 분포를 계산한다. 도 19의 스텝 S92에는 공정1에서 장치(1a)를 경유한 로트의 빈도 분포와 장치(1b)를 경유한 로트의 빈도 분포를 표시한 그래프(29a)를 나타내고, 공정2에서 장치(2a)를 경유한 로트의 빈도 분포와 장치(2b)를 경유한 로트의 빈도 분포를 표시한 그래프(29b)를 나타내었다. 동시에, 횡축은 W_NB를 나타내고, 종축은 로트수(빈도)를 나타낸다.

공정1을 예로 들어, 경유한 장치마다의 W_NB의 빈도 분포의 계산 방법을 구체적으로 나타낸다. 먼저, 각 로트의 장치 이력(28)의 데이터를 사용하여, 검색 대상의 모든 로트를 장치(1a)를 경유한 로트 및 장치(1b)를 경유한 로트로 분류한다.그리고, 각 로트마다의 W_NB의 일람(27)을 사용하여, 장치(1a)에 분류된 로트에 대하여, W_NB의 빈도 분포를 그래프(29a) 상에 플로트한다. 마찬가지로, 장치(1b)에 분류된 로트에 대하여, W_NB의 빈도 분포를 그래프(29a) 상에 플로트한다. 공정2 및 그밖의 공정에 대해서도, 공정1과 마찬가지로 하여, 그 공정에서 경유한 장치마다 로트로 분류하고, W_NB의 빈도 분포를 그래프 상에 플로트한다.

도 19의 W_NB의 빈도 분포의 그래프(29a, 29b)에 나타낸 바와 같이, 장치(1a)와 장치(1b) 사이에서 W_NB의 빈도 분포에 큰 차이는 없지만, 장치(2a)와 장치(2b) 사이에서 W_NB의 큰 차가 있는 것을 알 수 있다. 이와 같이, 동일 공정이라도 경유한 장치가 다름으로써, 부의 이항 분포의 가중(W_NB)의 빈도 분포에 차가 나타나지 않거나 나타나거나 하는 경우가 있다. 제1 실시 형태에서도 나타낸 바와 같이, 부의 이항 분포의 가중(W_NB)은, 특정의 원인을 갖고 웨이퍼내에 편중하여 발생하는 전기적 불량의 비율, 즉 전기적 불량의 클러스터링의 정도를 나타내는 것이다. 따라서, 경유한 장치마다의 W_NB의 빈도 분포에 차가 생기는 것은, 전기적 불량의 클러스터링의 정도가 경유한 장치에 의존하는 것을 나타내고 있는 것으로 된다.

(라) 다음에, 도 20의 스텝 S93에서, 공정별로, 경유한 장치간의 부의 이항 분포의 가중(W_NB)의 빈도 분포의 차를 계산한다. 즉, 도 19에 나타낸 빈도 분포의그래프(29a, 29b)에 표시한, 각 장치간의 W_NB의 빈도 분포의 차를 정량적으로 구하여, 문제의 유무를 판정한다.

구체적으로는, 부의 이항 분포의 가중(W_NB)의 빈도 분포가 정규 분포인 경우 또는 정규 분포에 근사할 수 있는 경우, t검정을 사용하여 W_NB의 빈도 분포에 차가 있는가 어떤가, W_NB의 빈도 분포의 차가 어느 정도인가(유의 차가 몇개에서 있다고 말 할 수 있는가)를 계산한다. 또한, 정규 분포가 아닌 경우 또는 정규 분포에 근사할 수 없는 경우, 대상 로트를 특징량에 따라 몇개의 그룹으로 나누고, 어느 공정의 어느 장치를 경유한 로트가 어느 그룹에 많이 존재하는 가를 해석하는 것, 즉 어느 공정이 어느 장치를 통과한 로트는 예를 들면, 클러스터링의 정도가 큰 그룹에 많이 존재하는 것을 χ²검정을 사용하여 조사하고, χ²값을 비교하는 것에 의해, 문제의 정도를 비교한다. 여기서, χ²값은 문제가 없는 경우에 상정되는 값에서 분포가 어느 정도가 어긋나 있는가를 나타내는 값이다.

그리고, 도 20의 스텝 S93에 도시한 바와 같이, 공정1에서의 W_NB의 빈도 분포의 차를 나타내는 파라미터가 1이었던 경우, W_NB의 빈도 분포의 차는 작고, 「공정1은 문제 공정이 아님」이라고 판단한다. 한편, 공정2에 있어서의 W_NB의 빈도 분포의 차를 나타내는 파라미터가 40이었던 경우, W_NB의 빈도 분포의 차는 크고, 「공정2는 문제 공정임」이라고 판단한다. 문제 공정인가 아닌가의 판정은 제1 실시 형태에 있어서의 클러스터링 판정 조건과 마찬가지로 하여 행할 수 있다. 즉, 도 3의 스텝 S401에서의 클러스터링 임계값(W_NB(th)) 대신, 빈도 분포의 차를 나타내는 파라미터의 임계값을 미리 설정하여 둠으로써, 각 공정에서의 W_NB의 빈도 분포의 차를 나타내는 파라미터로 부터, 각 공정이 문제 공정인가 아닌가를 자동으로 판정할 수 있다.

(마) 마지막으로, 스텝 S94에서, 장치마다의 부의 이항 분포의 가중(W_NB)의 빈도 분포의 차가 큰 공정 및 부의 이항 분포의 가중(W_NB)의 빈도 분포가 큰 장치를, 문제 공정 및 문제 장치로서 순번으로 추출한다. 예를 들면, 도 20의 스텝 S94에 나타낸 바와 같이, 가장 빈도 분포 및 그 차가 큰 공정 및 장치는 공정2 및 장치(2b)이고, 그의 빈도 분포의 차는 40이고, 그 다음에 빈도 분포의 차가 큰 공정 및 장치는 공정6 및 장치(6c)이고, 그의 빈도 분포의 차는 15이다 …라고 하는 데이터(30)를 추출한다. 그리고, 이 문제 공정 및 문제 장치에 대하여 순번이 빠른 쪽부터, 불량 발생 원인으로 되는 것인가 어떤가를 조사함으로써, 수율의 저하에 관여하는 문제 공정 및 문제 장치를 효율적으로 특정할 수 있다. 또한, 미리, 분포의 차를 나타내는 파라미터에 임계값을 설정하여 두고, 이 임계값을 넘는 문제 공정·문제 장치가 발생한 경우에, 공정 관리자에 대하여 소정의 경고를 함으로써, 제조 공정의 이변에 대하여 신속한 대응을 취할 수 있다.

도 21은 본 발명의 제7 실시 형태에 관한 문제 공정 및 문제 장치의 추출 장치의 구성을 나타내는 블록도이다. 도 21을 참조하여, 도 19 및 도 20의 플로우차트에 나타낸 문제 공정 및 문제 장치의 추출 방법을 실현하기 위한 장치에 대하여 설명한다.

도 21에 도시한 바와 같이, 문제 공정 및 문제 장치의 추출 장치는 테스터(전기적 불량 검출 장치)(32), 처리 제어부(35), 프로그램 기억부(2), 데이터 기억부, 웨이퍼내에 존재하는 전기적 불량에 관한 데이터를 입력하기 위한 입력 장치(4), 출력 장치(5), 분포 형상 표시부(6), 및 경고 장치(36)를 구비한다. 또한, 제7 실시 형태에서, 데이터 기억부는 전기적 불량 데이터(31), 로트마다의 부의 이항 분포의 가중(W_NB)의 데이터(27), 프로세스 플로우 데이터(process flow data)(장치 이력 데이터)(28), 장치마다의 W_NB의 빈도 분포의 데이터(29), 문제 공정·문제 장치 및 (W_NB)의 빈도 분포의 차의 데이터(30) 및 불량 데이터(34)를 각각 기억하는 부분으로 구성되어 있다.

테스터(32)는 제3실시 형태(도 10)에 나타낸 전기적 불량 검출 장치(16)의 일예이고, 전기적 또는 광학적인 수단을 사용하여, 웨이퍼내에 존재하는 전기적 불량을 검출하고, 전기적 불량의 웨이퍼내에서의 좌표 데이터를 출력한다. 물론, 테스터(32) 대신, 전지 빔 테스터(EB 테스터), 에미션 현미경(EMS), 전자 현미경 등을 적용한 실시예도 가능하다.

처리 제어부(35)는 문제 공정 및 문제 장치를 추출하기 위한 기능 수단으로서, 테스터(32)에서 보내진 불량 데이터(34)를 전기적 불량의 빈도 분포를 형성하기 위해 필요한 형식의 데이터로 변환하는 전기적 불량 데이터 변환부(15), 각 칩당의 전기적 불량의 빈도 분포를 계산하는 빈도 분포 계산부(7), 전기적 불량의 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하는 이산형 분포 함수 근사부(8), 클러스터링 불량에 대하여 근사된 부의 이항 분포의 가중(W_NB)의 분포를 계산하는 W_NB빈도 분포 계산부(33), 및 장치간의 부의 이항 분포의 가중(W_NB)의 빈도 분포의 차를 계산하는 W_NB빈도 분포차 계산부(32)를 갖는다.

전기적 불량 데이터 변환부(15)는 테스터(32) 등의 전기적 불량 검출 장치에서 출력되는 불량 데이터(34)를 전기적 불량의 빈도 분포를 계산하기 위해 필요한 형식의 전기적 불량 데이터(31)로 변환하는 기능을 갖는다. 구체적으로는, 테스터(32)에서 출력된 전기적 불량의 웨이퍼내에서의 좌표 데이터(34)를 각 칩내에 존재하는 전기적 불량의 수데이터로 변환한다. 전기적 불량 데이터 변환부(15)에 대해서는 본 발명의 제3실시 형태에서 도 10을 참조하여 설명하였으므로, 그 상세한 설명은 생략한다.

빈도 분포 계산부(7)는 전기적 불량의 수데이터(전기적 불량 데이터)(31)를 사용하여 각 칩당의 전기적 불량의 빈도 분포를 계산하는 기능을 갖는다. 이산형 분포 함수 근사부(8)는 전기적 불량의 빈도 분포에 대하여 하나의 포아송 분포와 하나의 부의 이항 분포를 겹쳐 근사하여, 수학식 3에 나타태는 부의 이항 분포의 가중(W_NB)를 계산하는 기능을 갖는다. 계산된 부의 이항 분포의 가중(W_NB)은 도 19의 스텝 S91에 나타낸 각 로트마다의 부의 이항 분포의 가중(W_NB)의 데이터(27)로서데이터 기억부의 일부에 기억된다. 빈도 분포 계산부(7) 및 이산형 분포 함수 근사부(8)는 본 발명의 제1 실시 형태에 있어서 도 2를 참조하여 설명하였으므로, 그 상세한 설명은 생략한다.

W_NB빈도 분포 계산부(33)는 각 로트마다의 W_NB의 데이터(27) 및 로트, 공정, 장치의 대응 관계를 나타내는 프로세스 플로우 데이터(28) 등의 각 로트의 장치 이력의 데이터를 사용하여, 부의 이항 분포의 가중(W_NB)의 빈도 분포를 계산하는 기능을 갖는다. 또한, W_NB빈도 분포 계산부(33)는 각 로트의 프로세스 플로우 데이터(28)를 사용하여, 각 공정별로 각 장치마다의 부의 이항 분포의 가중(W_NB)의 빈도 분포를 계산하는 기능을 갖는다. 구체적으로는, 도 19의 스텝 S92에 나타낸 W_NB의 빈도 분포의 그래프(29a, 29b)를 작성하는 기능을 갖고 있다. 계산된 장치마다의 W_NB의 빈도 분포는 장치마다의 W_NB의 빈도 분포의 데이터(29)로서 데이터 기억부의 일부에 기억된다.

W_NB빈도 분포 계산부(32)는 각 공정별로, 경유한 장치간의 부의 이항 분포의 가중(W_NB) 빈도 분포의 차를 계산하는 기능 수단이다. 즉, 도 19에 도시한 빈도 분포의 그래프(29a, 29b)에 표시된, 각 장치마다의 W_NB의 빈도 분포의 차를 정량적으로 구하는 역할을 달성한다. 구체적으로는, 분포차 계산부(32)는 정규 분포 판정부, t검정을 사용하여 빈도 분포의 차를 구하는 t검정부, 및 χ²검정을 사용하여χ²값을 비교하는 것에 의해 문제의 정도를 비교하는 χ²검정부로 이루어진다.

(1) 정규 분포 판정부는 장치마다의 부의 이항 분포의 가중(W_NB)의 빈도 분포가 정규 분포인가 아닌가 또는 정규 분포에 근사할 수 있는가 아닌가를 판정하는 기능을 갖는다.

(2) t 검정부는 장치마다의 W_NB의 빈도 분포가 정규 분포인 경우 또는 정규 분포에 근사할 수 있는 경우에, 빈도 분포가 차가 있는가 어떤가, 분포의 차가 어느 정도인가(유의 차가 몇개에서 차가 있다고 할 수 있는가)를 계산하는 기능을 갖는다.

(3) χ²검정부는 장치마다의 W_NB의 빈도 분포가 정규 분포가 아닌 경우 또는 정규 분포에 근사할 수 없는 경우에, 대상 로트를 특징량에 따라 몇개의 그룹으로 나누고, 어느 정도의 어떤 장치를 경유한 로트가 어느 그룹에 많이 존재하는 가를 해석하는 것, 즉 어느 공정의 어떤 장치를 통과한 로트는 예를 들면, 클러스터링의 정도가 큰 그룹에 많이 존재하는 것을 χ²값(문제가 없는 경우에 상정되는 값보다 분포가 어느 정도 어긋나 있는가를 나타내는 값)을 비교하는 것에 의해, 문제의 정도를 비교하는 기능을 갖는다.

계산된 W_NB의 빈도 분포의 차를 나타내는 파라미터는 문제 공정·장치 및 분포의 차의 데이터(30)로서, 데이터 기억부의 일부에 기억된다.

프로그램 기억부(2), 입력 장치(4), 및 출력 장치(5)는 본 발명의 제1 실시형태에 있어서 도 2를 참조하여 나타낸 것과 각각 동일의 기능을 갖고 있으므로, 여기서는 상세한 설명을 생략한다. 또한, 분포 형상 표시부(6)는 빈도 분포 계산부(7)에 의해 계산된 전기적 불량의 빈도 분포, 이산형 분포 함수 근사부(8)에 의해 근사된 이산형 분포 함수 외에, W_NB빈도 분포 계산부(33)에 의해 계산된 W_NB의 빈도 분포의 형상을 표시하는 기능을 더 갖는다.

경고 장치(36)는 공정 관리자에 대하여 문제 공정 및 문제 장치의 존재를 경고하는 기능 수단이다. 예를 들면, 제조 라인 상의 각 제조 장치의 상부에 배치된 적색등 또는 알람은 분포의 차를 나타내는 파라미터가 소정의 임계값보다도 큰 문제 장치의 존재를 점등 또는 울림으로써, 제조 라인 상에 있는 공정 관리자에게 제조 장치의 이상을 직접 경고한다. 또한, 문제 공정·장치 및 분포의 차의 데이터(30)를 출력하는 모니터 화면상에서, 분포의 차를 나타내는 파라미터가 소정의 임계값보다도 큰 공정 및 장치를 표시시킴으로써, 제조 라인에서 떨어진 장소에 있는 공정 관리자에 대하여 경고한다.

상술한 문제 공정 및 문제 장치의 추출 방법은 시계열적으로 이어진 일련의 처리 또는 작업, 즉 「수순」으로서 표현할 수 있다. 따라서, 이 방법을 컴퓨터 시스템을 사용하여 실행하기 위해, 컴퓨터 시스템내의 프로세서 등이 달성하는 복수의 기능을 특정하는 컴퓨터 프로그램으로 구성할 수 있다. 또한, 이 컴퓨터 프로그램은 컴퓨터 판독가능한 기록 매체에 보존할 수 있다. 이 기록 매체는 컴퓨터 시스템에 의해 기입시키고, 상기 프로그램을 실행하여 컴퓨터를 제어하면서 상술한방법을 실현할 수 있다. 이 기록 매체를 도 21에 도시한 프로그램 기억부(2)로서 사용하거나 또는 프로그램 기억부(2)에 기입시키고, 이 프로그램에 의해 처리 제어부(35)에서의 여러가지 작업을 소정의 처리 수순에 따라 실행할 수 있다.

도 5에 도시한 바와 같은 컴퓨터 시스템으로 이루어진 문제 공정 및 문제 장치의 추출 장치(90)에 의해, 이들 기록 매체에 저장된 프로그램을 판독하고, 그곳에 기술된 수순에 따라, 문제 공정 및 문제 장치의 추출 시스템을 실현할 수 있다. 또한, 문제 공정 및 문제 장치의 추출 장치(90)의 경우, 그 배후에는 전기적 불량 검출 장치(16) 대신에 테스터(32)가 배치되고, 컴퓨터 시스템에 직접 접속되어 있다. 테스터(32)는 웨이퍼의 관찰, 전기적 불량의 검출, 검출된 전기적 불량의 좌표 데이터의 송수신 등의 기능이 컴퓨터 시스템 상에서 제어된다.

이상 설명한 바와 같이, 부의 이항 분포의 가중(W_NB)을 사용하여, 수율 저하에 관여하는 공정 및 제조 장치를 특정함으로써, 종래에 비하여 이하에 나타내는 유리한 효과를 발휘한다. 즉, 종래에는 도 19의 스텝 S91의 각 로트마다의 (W_NB)(27) 대신, 「각 로트마다의 수율」을 사용하여, 스텝 S92의 그래프(29a, 29b)의 횡축을 부의 이항 분포 대신에 수율로 한 「수율의 빈도 분포」를 계산하고, 「수율의 빈도 분포의 차」에 따라 문제 공정·문제 장치를 특정하고 있었다.

그러나, 수율을 사용한 종래의 방법에서는 수율에 크게 관여하는 공정·장치를 추출할 수는 있어도, 수율 저하의 원인에 복수의 공정·장치가 관여하고 있는 경우에는, 이들 공정·장치를 각각 추출하는 것이 곤란하였다. 특히, 메모리 디바이스에서는 리던던시 회로(구제 회로)가 사용되는 경우가 많으므로, 수율에는 구제 회로에 의해 구제된 불량 메모리 셀이 스크리닝되어 버려, 제조 과정에서 발생하는 전기적 불량을 정확히 평가하는 것이 곤란하였다.

상술한 본 발명의 제7 실시 형태에 관한 문제 공정 및 문제 장치의 추출 방법에 의하면, 제조 수율 저하에 관여하는 불완전성 실체가 어느 공정의 어느 제조 장치에 있어서 발생한 것인가를 정확히 밝혀낼 수 있다. 더욱이, 고장 해석 작업에 막대한 시간과 노력을 기울일 필요가 없게 하고, 고장 해석 작업의 부담을 경감할 수 있고, 결과적으로 발생 원인을 특정할 수 없는 걱정도 적다. 또한, 복수의 공정·장치가 관련하는 복합적인 원인으로 발생하는 전기적 불량(불완전성 실체)에 관여하는 공정·장치를 정확히 추출할 수 있다. 예를 들면, 리소그래피 장치의 부정합의 문제 또는 리소그래피 장치와 그후에 사용하는 에칭 장치와의 상성(相性)의 문제를 검출하기 위해, 하나의 공정의 장치뿐만 아니고, 복수의 공정의 복수의 장치의 조합에 대해서도, 정밀도 높은 해석을 행할 수 있다.

또한, 메모리 디바이스에 있어서, 불완전성 실체로서 「구제에 필요한 구제 회로수」를 선택한 경우, 리던던시 회로에 의해 스크리닝된 불량 메모리 셀의 검출이 가능하게 된다. 도 22는 구제에 필요한 구제 회로수(n)의 빈도 분포를 도시한 그래프이다. 제4실시 형태에서 기술한 바와 같이, 웨이퍼에서 취할 수 있는 양품 칩의 수가 최대로 되도록 설정 구제 회로수(n_MAX)를 설정함으로써, n이 n_MAX보다 많은 칩은 불량품 칩으로 되고, n이 n_MAX보다 작은 칩은 양품 칩으로 된다. 또한, 제2 실시 형태에서 기술한 바와 같이, 수학식 7을 만족하는 n을 기준으로 하여 클러스터링 임계값(λ_th)을 설정함으로써, 특정의 원인을 갖고 웨이퍼내에서 편중하여 발생하는 클러스터링 불량의 칩(38)과 웨이퍼내에서 무작위로 발생하는 랜덤 불량의 칩(37)을 판별하고 있다. 따라서, 수율이 아니고 부의 이항 분포의 가중(W_NB)을 사용하는 것에 의해, λ_th<n<n_MAX의 범위의 클러스터링 불량의 칩(38)을 고려한 해석을 행할 수 있다.

또한, 불완전성 실체의 빈도 분포를 특정의 레이어(예를 들면, 활성 영역, 게이트, 제1배선층, 제2배선층, …등)마다 작성함으로써, 수율에 관여하는 공정·장치를 보다 고정밀도로 추출하는 것이 가능하게 된다. 레이어를 특정하는 것에서 필연적으로 그 레이어에 관여하는 공정·장치가 특정되기 때문이다. 따라서, 검색 대상으로 하는 로트(검색 모체)의 수를 줄이고, 단시간에 고정밀도의 해석을 행할 수 있다.

제7 실시 형태에 있어서는 검색 모체를 로트로 하고, 단위 셀을 칩으로 하였지만, 그것에 한정되는 것은 물론 아니다. 검색 모체는 「웨이퍼」라도 상관없고, 단위 셀은 「블록」, 「그룹」, 「슈트 영역」 등이라도 상관없다. 또한, 불완전성 실체가 전기적 불량인 경우에 대하여 설명하였지만, 결정 결함, 전기적 불량의 구제에 필요한 구제 회로 등이라도 상관없다. 불완전성 실체가 결정 결함인 도 21에 도시한 테스터(32) 대신에 결정 관찰 장치를 배치하면 좋다.

또한, 부의 이항 분포의 가중(W_NB) 대신, 이산형 분포 함수의 각종 파라미터로서, 분포 함수의 평균값(λ_P, λ_NB) 또는 클러스터링 펙터 α를 트렌드로서 표시하여도 유효하다. 예를 들면, 포아송 분포의 평균값 λ_P의 트렌드로 부터는 랜덤하게 발생하는 전기적 불량의 발생 밀도의 경향을 이해하는 것으로, 제조 장치에 한하지 않고, 크린룸내의 더스트 관리 장치 등의 환경 장치도, 문제 장치의 대상으로 할 수 있다. 또는 크린룸의 크린 레벨 재검토, 필터 교환 시기의 판단 등을 행하는 것도 가능하다.

(제8 실시 형태)

제7 실시 형태의 모두에서 기술한 바와 같이, 현재 반도체 공장의 제조 라인의 생산성을 어떻게 하여 향상시키는가가 중요한 문제로 되어 있고, 그때, 고수율의 웨이퍼 또는 로트를 많은 수 생산하는 것이 중요한 포인트로 된다.

본 발명의 제5 및 제6 실시 형태에 있어서, 본 발명에 관한 불량 클러스터링 검색 방법을 반도체 장치의 제조 공정 도중의 여러가지 검사 공정에 적용하여 장치/공정 등을 관리하는 실시 형태로 하여, 공정 관리 방법, 크린룸 관리 방법 및 반도체 장치의 제조 방법을 나타내었다.

이들 제조 도중의 검사 공정에서의 불량 클러스터링 검색 결과로 부터, 그 시점에서의 수율을 예측하는 것이 가능하고, 또는 그 후에 행해지는 공정의 수율을 고려함으로써, 최종적인 생산 수율을 예측하는 것도 가능하다. 또한, 검사 공정의 시점에서, 웨이퍼 또는 로트를 스크랩(파괴)한 경우의 제조 코스트, 그대로 공정을 흘렸을 경우의 제조 코스트를 평가할 수도 있다. 따라서, 양자의 제조 코스트를비교하여 웨이퍼 또는 로트를 스크랩하는가 아닌가를 검사 공정의 시점에서 판단할 수 있다. 또한, 필요에 따라 고객으로 부터의 요구를 고려하여 스크랩의 적부를 판단하는 것도 중요하다.

본 발명의 제8 실시 형태에서는 반도체 장치의 제조 공정 도중의 여러가지 검사 공정에서의 불량 클러스터링 검색 결과를 사용하여 웨이퍼, 또는 로트(검색 모체)의 스크랩 판단 방법에 대하여 설명한다. 도 23은 제8 실시 형태에 관한 스크랩 판단 방법을 도시한 플로우차트이고, 도 16에 도시한 웨이퍼 처리 공정(전공정)에서의 주요한 공정을 발췌한 것이다. 또한 여기서는 트랜지스터를 형성한 후, 배선을 형성하기 전의 검사 공정에서의 불량 클러스터링 검색 결과를 사용한 로트의 스크랩 판단 방법에 대하여 설명한다.

(가) 도 23에 도시한 바와 같이, 먼저 스텝 S57에서, 웨이퍼 제조 공정에서 제조된 베어 웨이퍼(bare wafer)에 대하여 반도체 소자가 형성되는 영역(소자 형성 영역)을 절연 분리하기 위한 영역(소자 분리 영역)을 형성하는 공정(소자 분리 공정)을 실시한다. 그리고, 스텝 S58에서 소자 형성 영역에 대하여 그곳에 형성되는 반도체 소자(트랜지스터)의 타입(p타입/n타입)에 따른 웰 영역을 형성하는 공정(웰 형성 공정)을 실시한다.

그리고, 스텝 S59에서, MOS형 트랜지스터의 채널이 형성되는 영역에 소정 농도의 불순물을 확산하여 채널 영역을 형성하는 공정(채널 형성 공정)을 실시한다. 그리고, 스텝 S61에서, 채널 영역 상에 게이트 절연막 및 게이트 전극을 형성하고, 게이트 전극에 인접하여 소스/드레인 등의 확산 영역을 형성하는 공정(트랜지스터형성 공정)을 실시한다. 이상의 공정이 종료한 시점에서, 웨이퍼상에 배치되는 트랜지스터의 형성이 종료한다.

(나) 다음에, 스텝 S84에서, 트랜지스터의 소자 특성을 평가하는 검사 공정(「소자 특성 평가 공정」이라 함)을 실시하여, 웨이퍼내에 존재하는 전기적 불량을 검출한다. 즉, 소자 특성 평가 공정에서, 웨이퍼상의 트랜지스터가 원하는 기능·성능을 갖고 있는가 아닌가를 검사하여, 원하는 기능·성능을 갖고 있지 않은 트랜지스터를 전기적 불량의 트랜지스터로서 검출한다. 구체적으로는, 트랜지스터의 스위칭 속도, 게이트 임계 전압, 소스/드레인/게이트/채널 등의 각 전극 영역의 저항값 또는 소스/드레인 간의 온 저항값 등이 설계 대로의 특성·성능을 갖고 있는가, 즉 이들 특성값·성능값이 허용 범위내에 들어가 있는가의 검사(마진 테스트)를 행한다. 그 외에, 트랜지스터가 각 전극간의 단락, 게이트 절연막 결함(핀홀(pinhole) 등), 각 전극의 이상 패턴, 채널 영역내의 결정 결함, 전극 영역간의 PN 접합 파괴 등의 물리적 불량의 유무를 동시에 검사하여도 상관없다. 또한, 전기적 불량, 물리적 불량 외에, 알카리 금속(Na, K 등), 중금속 이온(Fe, Cu, Ni 등)에 의한 캐미컬 오염의 유무를 동시에 검사하는 것도 보다 바람직하다.

소자 특성의 평가 결과는 제3 실시 형태에서 나타낸 바와 같이, 불량 내용이나 웨이퍼 내의 위치(좌표) 등이 전기적 불량에 대하여 개별적으로 나타내어진 형식의 데이터로서 출력된다. 따라서, 도 10 또는 도 21에 도시한 전기적 불량 데이터 변환부(15)와 동일의 기능 수단을 사용하여, 상기 형식의 데이터를 전기적 불량의 빈도 분포를 계산하기 위해 필요한 형식의 데이터로 변환한다. 즉, 전기적 불량의 좌표 데이터를 각 칩내에 존재하는 전기적 불량의 수의 데이터와 각 칩의 좌표의 데이터로 변환한다.

(다) 다음에, 변환된 전기적 불량 데이터에 따라, 제1 실시 형태(도 3)와 마찬가지 방법에 의해, 각 칩당의 전기적 불량의 빈도 분포를 계산하고(S200), 이 빈도 분포에 대하여 하나의 포아송 분포와 하나의 부의 이항 분포를 중첩하여 근사한다(S300).

다음에, 수학식 3에 나타낸 포아송 분포 및 부의 이항 분포의 각종 파라미터(W_P, λ_P, W_NB, λ_NB, α)를 사용하여, 구제후의 수율을 계산한다. 구체적으로는, 빈도 분포에 따라, 가상적으로 전기적 불량을 발생시킨 경우에, 구제 단위중에 설치되어 있는 구제 회로수를 넘지 않는 확률을 구하는 것으로, 트랜지스터 형성 공정이 종료한 시점에서의 수율을 예측한다. 또는, 직접, 검출된 불량을 구제회로를 사용하여 가상적으로 구제한 경우에, 구제되는 비율을 계산하는 것에 의해서도, 구제후 수율을 구할 수 있다. 그리고 또한, 이후 행해지는 배선 공정(S63∼S74)에서의 수율의 저하분(불량 발생율)도 고려하여 웨이퍼 공정 종료후의 수율을 예측한다.

(라) 다음에, 웨이퍼 공정 종료후의 수율에 기초하여, 각 로트마다 이 시점에서 스크랩을 행하는가 아닌가를 판정한다. 이 판정은 스크랩시키지 않고 소자 특성 평가 공정후의 로트를 계속하여 제조 라인을 흐른 경우의 손익을 계산하고, 이 시점에서 스크랩을 행한 경우의 손실(제조 코스트)를 계산하고, 양자를 비교하는 것에 의해 행해진다.

도 24는 충분히 높은 수율이 얻어지는 로트에 있어서의 공정의 흐름과 제조 코스트의 관계 및 최종적인 매상과 이익의 관계를 도시한 그래프이다. 횡축은 제조 공정의 흐름을 나타내고, 종축은 손익을 나타내고 있다. 또한, 꺽임선은 각 공정에서 공정마다의 제조 코스트를 나타낸다. 도 24에 도시한 바와같이, 각 로트의 제조 코스트는 공정의 경과에 따라 누계적으로 증가한다. 소자 특성 평가 공정(S84)을 실시한 바, 트랜지스터 형성 공정(S61) 후의 구제후 수율은 95%이었다. 소자 특성 평가 공정(S84) 후에 계속하여 배선 공정·후공정을 실시하여, 최종 제품의 수율이 90%이었다. 이 경우, 매상은 최종 공정까지의 제조 코스트보다도 크게 되고, 그 차가 이익으로서 나타난다.

한편, 도 25a는 충분히 높은 수율이 얻어지지 않는 로트에 있어서의 공정의 흐름과 제조 코스트의 관계 및 최종적인 매상과 손실의 관계를 나타낸 그래프이다. 도 25a에 도시한 바와 같이, 소자 특성 평가 공정(S84)을 실시하였을 때의 구제후 수율이 35%이고, 그후에 계속해서 배선 공정, 후공정을 실시하여, 최종 제품의 수율이 20%이었다. 이 경우, 매상은 최종 공정까지의 제조 코스트보다도 작게 되고, 그 차가 손실로서 나타난다. 수율이 극단적으로 낮은 로트를 그대로 흘려 버린 경우, 최종적인 손실은 증대한 것으로 된다.

그래서, 소자 특성 평가 공정(S84)에서의 구제후 수율, 그곳에서 예측되는 최종적인 수율을 고려하여, 소자 특성 평가 공정(S84) 후의 배선 공정, 후공정 등이 행해지지 않고, 로트를 스크랩하게 됨으로써, 손실을 소자 특성 평가 공정(S84)전까지에 필요한 소자 코스트로 억제할 수 있다. 도 25b, 도 25a에 도시한 충분히 높은 수율이 얻어지지 않는 로트를 소자 특성 평가 공정(S84) 후에 스크랩한 경우의 손실(제조 코스트)을 나타낸 그래프이다. 도 25b에 도시한 바와 같이, 소자 특성 평가 공정(S84) 후에, 저수율(35%)의 로트를 스크랩한 경우, 트랜지스터 형성 공정(S61)까지의 제조 코스트가 손실로 되고, 도 25A에 도시한 최종 공정까지 흐른 경우의 손실에 비하여, 스크랩한 경우의 손실을 작게 억제할 수 있다. 또한, 실제로는 저수율의 로트를 스크랩하는 것에 의해, 배선 공정에 여유가 생기고, 다른 로트의 공기를 단축할 수 있거나 또는 다수의 로트를 처리할 수 있다. 즉, 제조 라인 전체로서 처리 효율을 높일 수 있다.

또한, 이것까지는 「로트」를 스크랩하는 경우에 대하여 기술하였지만, 전기적 불량이 어느 웨이퍼(군)에 편중하여 존재하는 경우에는 그 웨이퍼(군)만을 스크랩하는 것도 있을 수 있다.

또한, 스크랩하는가 아닌가의 판단을 행할 때, 고객으로 부터의 요구도 고려에 넣을 필요가 있다. 예를 들면, 양품수가 적어도 되지만 빨리 하고 싶다고 하는 고객에 대한 제품의 경우에는 로트를 그대로 흘려야만 하고, 늦게 되어도 좋지만 안전하고 대량으로 하고 싶다고 하는 고객에 대한 제품의 경우, 도 25a 및 도 25b에 도시한 바와 같은 저수율 로트는 스크랩한 쪽이 바람직하다.

본 발명의 제8 실시 형태에 의하면, 트랜지스터를 형성한 후, 배선을 형성하기 전의 검사 공정에서, 트랜지스터의 특성을 평가하고, 평가 결과에서 불량 클러스터링을 행하고, 그 시점에서의 수율을 예측하고, 그 후에 행해지는 공정의 수율을 고려함으로써, 최종적인 생산 수율을 예측할 수 있다. 그리고, 이 수율 예측에서 제조 도중의 로트, 웨이퍼를 스크랩하는가 아닌가를 정확히 판단할 수 있다. 따라서, 저수율의 검색 모체(로트, 웨이퍼)에 의한 손실을 작게 억제할 수 있다.

본 발명의 제8 실시 형태에 있어서는 트랜지스터를 형성한 후, 배선을 형성하기 전의 검사 공정에서의 불량 클러스터링 검색 결과를 사용한 로트의 스크랩 판단 방법에 대하여 설명하였지만, 본 발명은 이것에 한정되는 것은 아니다. 일부 배선을 형성한 후의 검사 공정 등, 제6실시 형태(도 16∼도 18)에서 나타낸 각 검사 공정에서 얻어지는 불량 클러스터링 검색 결과를 사용하여 로트의 스크랩을 판단하여도 상관없다. 검사 공정은 각 제조 공정의 프로세스 개선을 행하기 위한 불완전성 실체의 검사 공정이고, 예를 들면, 결함 관찰 공정(S54), 트렌치 커패시터 결함 관찰 공정(S56), 채널부 결함 관찰 공정(S60), M1 결함 관찰 공정(S66), M2 결함 관찰 공정(S69) 등이 있다.

당업자는 또 다른 이점 및 수정을 용이하게 할 수 있을 것이다. 따라서, 본 발명의 더 넓은 특징은 여기에 도시되고 설명된 특정한 설명 및 예시적 실시예에 한정되지 않는다. 따라서, 일반적 발명 개념의 정신 또는 범주를 벗어나지 않고 특허청구의 범위 및 그와 유사한 것에 의해 규정된 바와 같이 여러가지 수정이 이루어질 수 있다.

Claims

불량 클러스터링을 검색하는 방법에 있어서,

검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하는 스텝;

상기 검색 모체를 분할한 각 단위 셀당의 상기 불완전성 실체의 빈도 분포를 계산하는 스텝;

상기 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하는 스텝; 및

상기 빈도 분포에 대한 상기 이산형 분포 함수의 가중에 기초하여 클러스터링을 검색하는 스텝

을 포함하는 것을 특징으로 불량 클러스터링 검색 방법.
제1항에 있어서, 상기 불완전성 실체에 관한 상기 데이터를 입력하는 스텝은

상기 각 단위셀내에 존재하는 불완전성 실체의 수를 입력하는 스텝, 및

상기 이산형 분포 함수의 가중에 관한 클러스터링 판정 조건을 입력하는 스텝

을 포함하고,

상기 빈도 분포에 대한 상기 이산형 분포 함수의 가중에 기초하여 상기 클러스터링을 검색하는 스텝은 상기 클러스터링 판정 조건에 따라, 상기 검색 모체가 클러스터링하고 있는가 아닌가를 판정하는 것을 특징으로 하는 불량 클러스터링 검색 방법.
제2항에 있어서, 상기 이산형 분포 함수는 하나의 포아송 분포 함수와 하나의 부(負)의 이항(二項) 분포로 이루어지고,

상기 이산형 분포 함수의 가중에 관한 상기 클러스터링 판정 조건을 입력하는 스텝은 상기 빈도 분포에 대한 상기 부의 이항 분포의 가중의 임계값을 입력하는 것이고,

상기 빈도 분포에 대한 상기 이산형 분포 함수의 가중에 기초하여 상기 클러스터링을 검색하는 스텝은 상기 부의 이항 분포의 가중이 상기 임계값보다 크면 클러스터링 있음으로 하고, 작으면 클러스터링 없음으로 판정하는 것을 특징으로 하는 불량 클러스터링 검색 방법.
제2항에 있어서, 상기 불량 클러스터링 검색 방법은

상기 검색 모체내에 존재하는 상기 불완전성 실체에 관한 상기 데이터를 입력하기 전에,

상기 검색 모체내에 존재하는 상기 불완전성 실체를 검출하는 스텝;

검출된 상기 불완전성 실체의 좌표 데이터를 기억하는 스텝; 및

상기 불완전성 실체의 좌표 데이터를 상기 각 단위 셀내에 존재하는 불완전성 실체의 수의 데이터로 변환하는 스텝

을 더 포함하는 것을 특징으로 하는 불량 클러스터링 검색 방법.
제1항에 있어서, 상기 검색 모체내에 존재하는 상기 불완전성 실체에 관한 상기 데이터를 입력하는 스텝은 상기 각 단위 셀내에 존재하는 불완전성 실체의 수와 상기 각 단위 셀의 좌표를 입력하는 것이고,

상기 빈도 분포에 대한 상기 이산형 분포 함수의 가중에 기초하여 상기 클러스터링을 검색하는 스텝은

2종류 이상의 상기 이산형 분포 함수의 성분이 서로 같게 되는 상기 불완전성 실체의 수를 클러스터링 임계값으로서 계산하는 스텝, 및

상기 불완전성 실체의 수가 상기 클러스터링 임계값보다도 많은 상기 단위 셀을 클러스터링 위치로서 검색하는 스텝

을 포함하는 것을 특징으로 하는 불량 클러스터링 검색 방법.
제5항에 있어서, 상기 이산형 분포 함수는 하나의 포아송 분포 함수와 하나의 부의 이항 분포로 이루어지고,

2종류 이상의 상기 이산형 분포 함수의 성분이 서로 같게 되는 상기 불완전성 실체의 수를 클러스터링 임계값으로서 계산하는 스텝은 상기 포아송 분포와 상기 부의 이항 분포의 성분이 서로 같게 되는 상기 불완전성 실체의 수를 상기 클러스터링 임계값으로서 계산하는 것인 것을 특징으로 하는 불량 클러스터링 검색 방법.
제5항에 있어서, 상기 불량 클러스터링 검색 방법은

상기 검색 모체내에 존재하는 상기 불완전성 실체에 관한 상기 데이터를 입력하기 전에,

상기 검색 모체내에 존재하는 상기 불완전성 실체를 검출하는 스텝;

검출된 상기 불완전성 실체의 좌표 데이터를 기억하는 스텝; 및

상기 불완전성 실체의 좌표 데이터를 상기 각 단위 셀내에 존재하는 불완전성 실체의 수와 상기 각 단위 셀의 좌표의 데이터로 변환하는 스텝

을 더 포함하는 것을 특징으로 하는 불량 클러스터링 검색 방법.
제1항에 있어서, 상기 불완전성 실체는 전기적 불량인 것을 특징으로 하는 불량 클러스터링 검색 방법.
제1항에 있어서, 상기 불완전성 실체는 결함인 것을 특징으로 하는 불량 클러스터링 검색 방법.
불량 클러스터링을 검색하는 장치에 있어서,

검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하는 입력 장치;

상기 불완전성 실체에 관한 데이터를 사용하여, 상기 검색 모체를 분할한 각 단위 셀당의 상기 불완전성 실체의 빈도 분포를 계산하는 빈도 분포 계산부:

상기 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하는 이산형 분포 함수 근사부; 및

상기 빈도 분포에 대한 상기 이산형 분포 함수의 가중에 기초하여, 클러스터링을 검색하는 클러스터링 검색부

를 포함하는 것을 특징으로 하는 불량 클러스터링 검색 장치.
제10항에 있어서, 상기 불완전성 실체에 관한 상기 데이터는

상기 각 단위셀내에 존재하는 상기 불완전성 실체의 수, 및

상기 이산형 분포 함수의 가중에 관한 클러스터링 판정 조건

을 포함하고,

상기 클러스터링 검색부는 상기 클러스터링 판정 조건에 따라, 상기 검색 모체가 클러스터링하고 있는가 아닌가를 판정하는 클러스터링 판정부인 것을 특징으로 하는 불량 클러스터링 검색 장치.
제10항에 있어서, 상기 불완전성 실체에 관한 상기 데이터는

상기 각 단위셀내에 존재하는 불완전성 실체의 수, 및

상기 각 단위 셀의 좌표

를 포함하고,

상기 클러스터링 검색부는

2종류 이상의 상기 이산형 분포 함수의 성분이 서로 같게 되는 상기 불완전성 실체의 수를 계산하는 클러스터링 임계값 계산부, 및

상기 불완전성 실체의 수가 상기 클러스터링 임계값보다도 많은 상기 단위 셀을 클러스터링 위치로서 검색하는 클러스터링 위치 검색부

를 포함하는 것을 특징으로 하는 불량 클러스터링 검색 장치.
컴퓨터에 의해 실행가능한 프로그램을 저장하고 있는 기록매체에 있어서,

검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하는 스텝;

상기 검색 모체를 분할한 각 단위 셀당의 상기 불완전성 실체의 빈도 분포를 계산하는 스텝;

상기 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하는 스텝; 및

상기 빈도 분포에 대한 상기 이산형 분포 함수의 가중에 따라, 클러스터링을 검색하는 스텝

을 포함하는 것을 특징으로 하는 컴퓨터에 의해 실행가능한 프로그램을 저장하고 있는 기록 매체.
구제(救濟) 회로를 최적화하는 방법에 있어서,

웨이퍼를 분할한 각 칩내에 존재하는 구제에 필요한 구제 회로의 수를 입력하는 스텝;

상기 각 칩당의 상기 구제 회로의 빈도 분포를 계산하는 스텝;

상기 구제 회로의 수의 증가에 따라, 증가하는 양품(良品) 칩수와 감소하는상기 웨이퍼 내의 모든 칩수의 관계에서, 상기 웨이퍼에서 취해지는 상기 양품 칩의 수가 최대로 되는 상기 구제 회로의 수를 계산하는 스텝

을 포함하는 것을 특징으로 하는 구제 회로 최적화 방법.
공정을 관리하는 방법에 있어서,

복수의 검색 모체에서 1검색 모체를 선택하는 스텝;

상기 1검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하는 스텝;

상기 1검색 모체를 분할한 각 단위 셀당의 상기 불완전성 실체의 빈도 분포를 계산하는 스텝;

상기 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하는 스텝;

상기 빈도 분포에 대한 상기 이산형 분포 함수의 가중에 기초하여, 클러스터링을 검색하는 스텝; 및

모든 검색 모체가 선택되어 있지 않은 경우, 상기 복수의 검색 모체에서 다른 1검색 모체를 선택하여, 상기 다른 1검색 모체에 대하여 상기 모든 행위(acts)를 행하는 스텝

을 포함하는 것을 특징으로 하는 공정 관리 방법.
크린룸을 관리하는 방법에 있어서,

상기 크린룸내에서 행해지는 하나 또는 복수의 불완전성 실체의 검사 공정에서,

검사 모체내에 존재하는 상기 불완전성 실체에 관한 데이터를 입력하는 스텝;

상기 검색 모체를 분할한 각 단위 셀당의 상기 불완전성 실체의 빈도 분포를 계산하는 스텝;

상기 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하는 스텝; 및

상기 빈도 분포에 대한 상기 이산형 분포 함수의 가중에 기초하여, 클러스터링을 검색하는 스텝

을 포함하는 것을 특징으로 하는 크린룸 관리 방법.
반도체 장치를 제조하는 방법에 있어서,

상기 반도체 장치의 제조 공정중의 하나 또는 복수의 불완전성 실체의 검사 공정에서,

검색 모체내에 존재하는 상기 불완전성 실체에 관한 데이터를 입력하는 스텝;

상기 검색 모체를 분할한 각 단위 셀당의 상기 불완전성 실체의 빈도 분포를 계산하는 스텝;

상기 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하는 스텝; 및

상기 빈도 분포에 대한 상기 이산형 분포 함수의 가중에 기초하여, 클러스터링을 검색하는 스텝

을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
문제 공정 및 문제 장치를 추출하는 방법에 있어서,

복수의 검색 모체에서 1검색 모체를 선택하는 스텝;

상기 1검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하는 스텝;

상기 1검색 모체를 분할한 각 단위 셀당의 상기 불완전성 실체의 빈도 분포를 계산하는 스텝;

상기 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하여, 상기 이산형 분포 함수의 가중을 계산하는 스텝;

모든 검색 모체가 선택되어 있지 않은 경우, 상기 복수의 검색 모체에서 다른 1검색 모체를 선택하여, 상기 다른 1검색 모체에 대하여 상기 모든 행위(acts)를 행하는 스텝;

각 검색 모체마다의 상기 이산형 분포 함수의 가중 및 각 검사 모체의 장치 이력을 사용하여, 공정별로, 경유한 장치마다의 상기 이산형 분포 함수의 가중의 빈도 분포를 계산하는 스텝;

공정별로, 경유한 장치간의 상기 가중의 빈도 분포의 차를 계산하는 스텝;및

상기 가중의 빈도 분포의 차가 큰 상기 공정 및 상기 장치를 순번으로 추출하는 스텝

을 포함하는 것을 특징으로 하는 문제 공정 및 문제 장치 추출 방법.
제18항에 있어서, 상기 불완전성 실체는 구제에 필요한 구제 회로인 것을 특징으로 하는 문제 공정 및 문제 장치 추출 방법.
컴퓨터에 의해 실행가능한 프로그램을 저장하고 있는 기록매체에 있어서,

복수의 검색 모체에서 1검색 모체를 선택하는 스텝;

상기 1검색 모체내에 존재하는 불완전성 실체에 관한 데이터를 입력하는 스텝;

상기 1검색 모체를 분할한 각 단위 셀당의 상기 불완전성 실체의 빈도 분포를 계산하는 스텝;

상기 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하여, 상기 이산형 분포 함수의 가중을 계산하는 스텝;

모든 검색 모체가 선택되어 있지 않은 경우, 상기 복수의 검색 모체에서 다른 1검색 모체를 선택하여, 상기 다른 1검색 모체에 대하여, 상기 모든 행위(acts)를 행하는 스텝;

각 검색 모체마다의 상기 이산형 분포 함수의 가중 및 각 검색 모체의 장치를 이력을 사용하여, 공정별로 경유한 장치마다의 상기 이산형 분포 함수의 가중의 빈도 분포를 계산하는 스텝;

공정별로 경유한 장치간의 상기 가중의 빈도 분포의 차를 계산하는 스텝; 및

상기 가중의 빈도 분포의 차가 큰 상기 공정 및 상기 장치를 순번으로 추출하는 스텝

을 포함하는 것을 특징으로 하는 컴퓨터에 의해 실행가능한 프로그램을 저장하고 있는 기록매체.
문제 공정 및 문제 장치를 추출하는 장치에 있어서,

검색 모체내에 존재하는 불완전성 실체에 관한 데이터 및 검색 모체와 상기 검색 모체가 경유한 공정 및 장치와의 대응 관계를 나타내는 장치 이력의 데이터를 적어도 저장한 데이터 기억부;

상기 불완전성 실체에 관한 데이터를 사용하여, 상기 검색 모체를 분할한 각 단위 셀당의 상기 불완전성 실체의 빈도 분포를 계산하는 빈도 분포 계산부;

상기 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하여, 상기 이산형 분포 함수의 가중을 계산하는 이산형 분포 함수 근사부;

각 검색 모체마다의 상기 이산형 분포 함수의 가중의 데이터 및 상기 장치 이력의 데이터를 사용하여, 공정별로 각 장치마다의 이산형 분포 함수의 가중의 빈도 분포를 계산하는 가중 빈도 분포 계산부; 및

공정별로, 경유한 장치간의 상기 가중의 빈도 분포의 차를 계산하는 가중 빈도 분포차 계산부

를 포함하는 것을 특징으로 하는 문제 공정 및 문제 장치 추출 장치.
검색 모체의 스크랩을 판단하는 방법에 있어서,

반도체 장치의 제조 도중의 검사 공정에서, 반도체 소자의 소자 특성을 평가하여 상기 검색 모체내에 존재하는 불완전성 실체를 검출하는 스텝;

상기 검색 모체를 분할한 각 단위 셀당의 상기 불완전성 실체의 빈도 분포를 계산하는 스텝;

상기 빈도 분포에 대하여 2종류 이상의 이산형 분포 함수를 중첩하여 근사하여, 상기 이산형 분포 함수의 파라미터를 계산하는 스텝;

상기 이산형 분포 함수의 파라미터를 사용하여, 상기 검색 모체의 수율을 계산하는 스텝; 및

상기 검색 모체의 수율을 사용하여, 제조 도중의 상기 검색 모체를 스크랩할 것인지의 여부를 판단하는 스텝

을 포함하는 것을 특징으로 하는 검색 모체 스크랩의 판단 방법.