JP3750220B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3750220B2 JP3750220B2 JP25625896A JP25625896A JP3750220B2 JP 3750220 B2 JP3750220 B2 JP 3750220B2 JP 25625896 A JP25625896 A JP 25625896A JP 25625896 A JP25625896 A JP 25625896A JP 3750220 B2 JP3750220 B2 JP 3750220B2
- Authority
- JP
- Japan
- Prior art keywords
- yield
- wafer
- lot
- data
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＡＳＩＣのような少量多品種生産におけるウェーハ仕込み決定において、ウェーハプロセスの各途中工程において早期の歩留りシミュレーションを行い、追加ロットの仕込み指定（リカバリー）を早急に実施する方法に関する。
【０００２】
近年の半導体生産の製造装置及び方法には自動化が要求されている。特にロジックデバイスの製造に当たって多品種少量生産が主流のため、生産要求数量よりも多く仕込むことはコスト高になるため現実的に実施出来ず、適正な仕込み数の決定が重要となる。
【０００３】
【従来の技術】
ロジックデバイスのウェーハプロセス工程は長いため、ウェーハ工程の最終検査のプローブ試験等で不合格になってから追加ロットを投入することは、デバイスの納期遅延を引き起こす。逆に、量産時にロットを多く仕込めれば多少の不合格ロットが発生しても生産要求の数量に対応出来るが、余った数量は廃棄することとなり、得策ではない。
【０００４】
従って、要求に対応した適正な生産数量を確保するために従来は、ウェーハプロセスの各種プロセス条件やロットの歩留り等のデータから、過去の経験則で仕込みロットを決定していた。
【０００５】
また、通常は不合格ロットが発生しないことを前提として、若し発生したら納期を遅らせて貰う方法を選ばざるを得なかった。
【０００６】
【発明が解決しようとする課題】
いずれの方法をとるにしろ仕込みされたロットの没の決定は、少なくともウェーハプロセス最終工程のプローブ試験の結果が出るまで判断がつかなかったため、ウェーハの試験後、直ぐに出荷となるため、追加ロットの仕込み決定はウェーハの出荷直前となってしまう。
【０００７】
このため、追加ロットのウェーハプロセス所要時間を考慮すると仕込み時間は二倍にもなり、この時間を納期管理で考慮せねばならず、ロットの不合格が発生するたびに、ウェーハの出荷納期を遅らせる必要があった。
【０００８】
また、ウェーハ単位に没にする場合はそのウェーハを抜き取れば後工程でそのウェーハを処理する無駄は省けるが、チップ単位で没にする場合、ウェーハ処理でチップだけ抜き取れず、没となるチップにも処理を行っていた。この場合、エッチングやＩＩ工程等はウェーハ単位で処理するため、そのまましても無駄はないが、エネルギビームによる露光工程やビジュアル検査工程、プローブ試験工程等のチップ単位で処理が可能な工程では、あらかじめそのチップを把握しておけば、その工程の処理を省略することが可能である。
【０００９】
本発明は上記の問題点に鑑み、ウェーハプロセス工程の途中の各工程で早期にロットの特性診断によるシミュレーションを行って歩留りを予測し、早急に追加ロットの仕込みを決定する方法を提供するものである。
【００１０】
【課題を解決するための手段】
図１は本発明の原理説明図、図２は装置管理データとロットデータの突き合わせ、図３は処理装置によるロット測定値と最終試験歩留予測、図４は各工程でのロット測定値と最終試験歩留の相関図、図５はチップ内欠陥とＣＡＤ図面の画像処理による重ね合わせ、図６は不良チップの省略工程である。
【００１１】
図において、１はチップの一部、２は異物、３は拡散層領域、４は下層配線、５はスルーホール、６は上層配線、７はウェーハ、８はチップ、９は不良チップである。
【００１２】
ウェーハロットの仕込み数が図１に示すように生産システムで過去の集積データの歩留りや装置の稼働状況等から決定され、ウェーハプロセスが開始される。
工程（ステップ）１のウェーハ処理装置では定期的に装置の点検検査を行い、そのデータがシステムに渡される。そしてウェーハのステップ１での工程が終了すると、ウェーハの特性測定や表面検査等が行われ、そのデータもシステムに渡される。そして、以下に説明する幾通りかの方法で集積されたデータを基にして歩留りのシミュレーションを行い、歩留り予測値を算出する。
【００１３】
本発明の第１の観点では、ウェーハプロセスの早い工程の段階で歩留りに影響する障害等のトラブルが発生した場合、先ず、装置管理データとウェーハロット処理データを付き合わせて、障害が発生したロットの装置やプロセス条件との関連を調査する。例えば、図２の左欄に示すようにステップ１で用いた製造装置を処理したウェーハロットの番号順に並べ合わせて処理月日も調べる。そして同じ装置Ａで処理したロットを同一日でまとめて右欄のように処理日順に並べた表を作成する。そして各処理日における測定値を装置Ａの装置管理データから転記する。
【００１４】
その後、該当ロット以前に処理したロットの装置とモニター測定値、及び最終試験歩留りから該当ロットの最終歩留りを予測する。すなわち、図３（ａ）に示すように、ステップ１の装置Ａで処理したロット順に装置Ａの測定値と各ロットの最終試験の検査結果の歩留りを併記する。
【００１５】
そこでステップ１の装置Ａで今回処理したロット20のモニターの測定値が２．８０であったら、過去の処理ロットの測定値が２．８０のロット（☆印で示す）を図３（ａ）から抽出し、抽出した各ロットの歩留りを調べ、図３（ｂ）に示す各ロットの歩留りのヒストグラムを10％毎に区切って作成する。図に示すように50％台が１ロット、６０％台が２ロット、７０％台が１ロットとなり、このヒストグラムから、ロット20の最終試験歩留りは今後の工程が順調に進んだとしても歩留りは６０％と予測する。
【００１６】
従って、当初の生産システムの予想歩留りとこのロット20のステップ１での予想歩留り６０％との乖離分について追加ロットの仕込みを直ちに行う。
次に本発明の第２の観点では、出荷試験結果に相関がある場合の歩留り予測のシーケンスでウェーハプロセス途中工程での電気的特性やパターン寸法等の測定値と出荷試験の相関結果が顕著なものを図４に一例として示すようにデータ集積しておき、今回の該当ロットの測定値を相関グラフや相関式に当てはめて、該当ロットの歩留りを予測するものである。
【００１７】
そして、生産システムと該当ロットの予想歩留りを乖離分を前記第１の方法と同様に追加ロットの仕込みを行う。
更に本発明の第３の観点は、ディフェクト検出のようなウェーハプロセス途中工程でのビジュアル（目視）検査に関する歩留り予測のシーケンスで、マクロ的に行う方法とミクロ的に行う方法の二つがある。
【００１８】
ミクロ的な方法では、図５の左欄に示すように、ウェーハ内のあるチップ領域で表面に大きな異物等が見つかった場合に、その異物が以降の配線工程で形成される配線に重なるか、否かを図５の右欄に示すようにＣＡＤデータとの画像処理による重ね合わせでチェックし、その異物が絶縁性が導電性かも合わせて異物の影響を調べる。そして、重なっているならば、そのチップを没とし、チップ没のデータをシミュレーションの歩留り予想に取り込む。
【００１９】
マクロ的な方法では、後述するように、ウェーハのウエット洗浄等の薬液引上げ時の表面汚れや成膜時の金属塊発生等、クラスター欠陥がウェーハ上に広く集合分散して分布している場合に過去のクラスター障害のデータから歩留りを予測する。
【００２０】
何れにしても上記の二例については特定チップが不良となるため、図６に示すように、ウェーハ内の不良チップのマップを作成しておき、レチクル使用や電子ビーム露光等のフォトプロセス工程、或いはウェーハのプローブ試験工程等において、あらかじめ作成した不良チップのマップのデータを上記工程の装置に導入して、不良チップの露光や試験を省略することが出来、露光や試験工程の時間の短縮が可能となる。
【００２１】
上記のように大別して三通りの方法で不良の発生した該当ロットの歩留りの予測値をもとに、ＡＳＩＣ等の生産計画必要数量が見込めるか否かを計算し、計画が達成可能となる歩留りならば該当ロットはそのまま次の工程に進めるとともに、歩留りが不足すると見られる場合はプロダクションシステムにその情報を伝えて計画歩留りとの乖離分を直ちに追加ロットととして仕込みを開始する。このような歩留りシミュレーションをウェーハプロセスの各工程（ステップ）で順次行い、ウェーハロットの処理を進めて行く。
【００２２】
【発明の実施の形態】
図７はポリシリコン幅と最終試験歩留りの相関図、図８はデータ画面、図９は処理設備によるロット測定値と最終試験歩留り、図10はＣＡＤデータの画像処理を用いた欠陥による不良チップの予測、図11はウェーハ内欠陥分布と不良チップのマップ、図12はエキスパートシステム表示画面、図13はエキスパートシステム詳細画面である。
【００２３】
ＡＳＩＣ量産工場における歩留り管理システム（Yield Management System ）では多品種少量生産での適正な生産計画を実現するために、ウェーハロットの仕込み数（Ｗｉ）を次の計算式で決定し、多く作り過ぎるのを防いでいる。即ち、
この式で、Ｒｅはユーザーの要求数、Ｃｈはウェーハ１枚当たりにレイアウトされているチップ数を示す。また、Ｙｅは過去の歩留りに基づいて決められる見込み歩留り数である。
【００２４】
Ｙｅは定期的に見直され、書換えられるが、初期値は設計段階で見込まれた歩留りである。また、一つの工程が完了するごとに見込み歩留りＹｐが求められ、次式の様に現在の見込み数Ｃｒから、追加ロット（リカバリー）の投入が決定される。
【００２５】
Ｃｒ＝Ｒｅ−Ｃｈ×Ｙｐ×Ｗｉ （２）式
Ｙｐは後述のシミュレーションによって求められる値である。実際の計算は既に追加ロットが投入されている時には、その数も考慮する必要がある。
【００２６】
小品種多量生産の場合には、ウェーハのプロセス条件の種類はあまり多くはないが、多品種少量生産の場合には、その種類は非常に多い。品質の保持や出来上がり値の検査のためのデータを品種毎に管理すると、その管理項目は膨大な量になる。しかも、品種毎にグラフを描く場合にはデータ数が少なく、多くの情報を読み取ることが困難であった。そこで、品種をテクノロジー分類したが、それでも種類が多く、テクノロジー毎のグラフのデータ数は少ない。
【００２７】
本発明の歩留り管理システムでは、そのため次に示すようなデータを一元管理し、各項目の規格に対する偏りを管理することでこれを克服した。
歩留り管理システムではウェーハプロセス内で取得されている全てのデータを取扱、それらのデータは以下の例のように分類する事が出来る。
【００２８】
第一に装置管理データがある。これは装置が正常に作動しているかどうかを示すデータで、内容としてはウェーハ単位のパーティクル（微細なゴミ・異物）の量、導入ガスの流量、真空度、温度等がある。
【００２９】
第二にウェーハの各ロットに関するデータで、各ロット毎に、１に工程名と処理装置番号、２に膜厚や拡散深さ等の出来上がり値の管理データ、表面や内部の欠陥、パターン形状、膜の屈折率、３にモニター管理データとしてトランジスタ特性データ、抵抗値等、４にＤＣデータとして製品の電気的保証データ、５にファンクションデータとして、製品の動作保証データ、プローブテスト（一次試験）データとしてウェーハ単位の歩留りなどがある。
【００３０】
装置管理データはウェーハプロセス内の装置の状態を示すデータであり、これらのデータは個々の装置単位で定期的に検査するため、測定した日時で管理する。
【００３１】
一方、ウェーハロット毎のロットデータは個々のウェーハを測定した時に得られるデータであり、ロット番号で管理される。
歩留り予測のシミュレーションはロット単位で行われるが、装置管理データは装置の測定と次の測定の間に処理されたロットのデータとして扱われる。このシミュレーションの実行タイミングは、１式で決定した最適な仕込み数で構成されたロットは、前述の図１で示した工程が完了すると検査される。
【００３２】
その検査結果とステップ１の装置管理データを用いて歩留り予測のシミュレーションが行われる。その結果、２式のＹｐが求められ、不足が生じた場合には、生産システムに追加仕込みの指示が行われる。
【００３３】
不足が生じない場合には、次工程に進むことが許可される。
このようにして、工程毎に検査され、シミュレーションが行われる。
前述のように、本発明の歩留り予測のシミュレーションは幾つかのデータの種類毎に行われる。それらは、プローブテストの結果に強い相関があるものと、余り相関がないもの、そして目視検査による欠陥の発生データに分類してシミュレーションがされる。
【００３４】
このシミュレーションによって求めた歩留りすなわちＹｐを２式に当てはめて見込み数Ｃｒを求める。
本発明の第１の実施の形態は第１の観点に係るものであり、シミュレーションはプローブテストに強い相関がある場合を例にして行われる。
【００３５】
プローブテストに強い相関がある場合には、その相関式から歩留りを求めることが出来る。例えば、非常にクリティカルなポリシリコン電極幅と歩留りの関係は、図７に示すような相関がある。これはポリシリコンの幅が太くなると相互コンダクタンスは小さくなり、ファンクションスピードが遅くなるために歩留りは低くなり、反対にポリシリコンの幅が細くなるとリーク電流が増えるために、歩留りが低くなる。
【００３６】
本来、このバランスの良い太さにポリシリコン幅が形成できるようにプロセスの製造条件が決められているが、いくつかの原因でポリシリコンの出来上がりの幅にバラツキが出来る。
【００３７】
また、量産時にはこれらのデータはこの相関グラフに追加され、シミュレーションの精度が上げられる。但し、歩留りを下げる要因はこの場合だけではないのでポリシリコン幅とファンクションスピードの相関または、リーク電流との相関が認められたデータのみが登録される。ここで求められる相関式は固有の値となる。何故ならば、品種毎に機能の異なるモジュールが収められていて試験の種類も異なるためである。
【００３８】
また、ポリシリコン幅と歩留りの相関図は量産の前に用意しておく必要がある。その品種の立ち上げ時にデータを取得するか、回路シミュレーターで求める必要がある。
【００３９】
次に、本発明の第２の実施の形態は、第２の観点に係るものであり、シミュレーションはプローブテストに強い相関がない場合を例にして行われる。
ステップ１で測定された値とステップ１の完了時に検査された最終試験歩留りの値は、過去のどの値と同じか調べる。これには、図８のデータ画面に示すように、同じであると見なすデータの範囲を決める必要がある。見つかった場合にはその歩留りが予測値となる。複数のロットが見つかった場合には、統計的に確立の高い歩留りが予測値となる。
【００４０】
図３中のデータはそのデータが取得された時が同じとみなすかを指示し、同じとみなす場合、どの範囲に限定するかを指示する。装置は同じ装置で処理されたことを考慮するか、しないかを示す。取得されたデータの平均値Ｘｂｅｒは管理値ＬＣＬ（下限値）、ＵＣＬ（上限値）の範囲を１００％とした場合のパーセントで指定する。σとＣｐはデータに対しての範囲である。データと装置は次のような場合に役に立つ。
【００４１】
何かの理由でコンタクト不良が発生したが、形状確認検査では異常とならなかったような場合、そのロットが処理された装置に異常があるのは確かな筈なので、装置と期間を限定することで正確な予測が可能になる。
【００４２】
実際の動作はロットデータが検査によって定まるとシミュレーションが開始される。そして、そのロットが処理された全ての工程の装置作動管理データとロットデータの組み合わせが過去のデータとどの組み合わせと一致するかを検索によって探す。
【００４３】
例えば、図９の条件を満たすガスの流量で処理されたロットが選択される。この時点では図９の（ａ）のように一つの装置でヒストグラムにバラツキが多い。そして、そのロットの中で同じ真空度で処理されたロットを選択する。
【００４４】
最後に残ったロットをすべて集めてヒストグラムを作り最も確立の高くなった図で黒塗りで示す値が予測値となる。図９（ｂ）の様に、歩留りのバラエティも小さくなり、シミュレーションの正確さも増す。
【００４５】
更に、本発明の第３の実施の形態は、本発明の第３の観点に係るものであり、ウェーハプロセス途中工程におけるウェーハ表面の目視検査による欠陥の検出により、歩留りのシミュレーション予測が行われる。
【００４６】
欠陥データは欠陥の数が管理するものと、分布で管理するものとがある。
欠陥の数で管理するものはプローブテストに強い相関がないものの項目で扱いここではウェーハ上に欠陥がどのように分布しているかを管理する項目について説明する。
【００４７】
この欠陥の管理から歩留りを予測するシミュレーションはミクロ的に見る方法とマクロ的に見る方法とがある。
ミクロ的に見る方法とは一つの欠陥または一つの欠陥カテゴリーが歩留りに与える影響から予測する方法である。これは、歩留りに与える影響が明白であるにしても、データからだけでは予測出来ない場合がある。例えば、配線が断線しているとか、短絡しているとか、その工程内で判断がつく場合はその該当チップは当然没になり歩留りに与える影響は明白であるが、しかし、図10（ａ）に示すような重大な異物・が配線工程前に見つかったとしても、配線に影響があるかないかをあらかじめ知っていないと歩留りの予測は困難となってくる。
【００４８】
これにはＣＡＤのデータとのリンクが必要となる。その重大な異物の位置に配線がパターニングされるかどうかは、ＣＡＤのデータを見なければわからないので、実際に欠陥マップにＣＡＤデータを重ね合わせて、その影響を明らかにするこれによってウェーハプロセス工程の早い時期からその欠陥の影響を知る事が出来る。そして図10（ｂ）に示すように、不良となるチップのマップを作成し、シミュレーションに用い、管理する。
【００４９】
マクロ的に見る方法とは、ウェーハ上に欠陥がどのように分布しているかをマップ上に表し、管理する方法で、図11に示す。前述のようなウェーハ7上の散発的な大きな異物2については図11（ａ）に示すように、不良チップ9がマップの中で散在して存在する。
【００５０】
ウェーハ上の集中分散したような欠陥はクラスター欠陥が基本となる。このクラスターを判別出来ない検査装置のデータに対しては、検査装置からデータを抽出後、クラスター分類をする必要がある。
【００５１】
図11（ｂ) にはウェーハのウエット洗浄後の薬液汚れによる欠陥、図11（ｃ）にはイオン注入や成膜等における結晶欠陥12の例を示す。このようなクラスター欠陥が発生すると、クラスター欠陥が存在するチップ7は不良となり、マップ10作成による不良チップ9の数量等で欠陥検査における歩留りが決定されるが、それと同時にチップのプローブテストを省略させるために、プローブテストシステムにその情報が伝えられる。これは予測値ではなく実際の歩留りとなる。
【００５２】
上記で説明してきたように、本発明のシミュレーションの目的は、ウェーハプロセス工程の早い時期からそのロットの歩留りを知って、生産数量が不足しそうな場合には出来るだけ早く追加ロットを仕込むことにあるため、歩留り予測は正確さが要求される。このような欠陥による歩留りのような確実な歩留り値は積極的に利用する。
【００５３】
上記のシミュレーションが実行された結果、計画された生産数量に不足が生ずることがわかると、エキスパートシステム等にその情報が伝えられる。このエキスパートシステムでは不足と言うアラームに対して、原因調査とその対策案を提供してくれるものである。
【００５４】
すなわち、過去の障害とその対策の履歴の中から、今回発生した障害と同じものを検索して、その対策を参照する。図12の工程番号、工程名、装置コード、装置番号の中で一つ以上選択し、サーチボタンをクリックすると、その条件と一致する障害の現象リストが表示される。
【００５５】
更に、そのリストの一つをクリックすると、図13の画面が表示され、その場外に対する原因と、その時に対策した内容が表示される。これによって位置早く対策がなされるようになる。また、これらはウェーハプロセスの管理項目と管理値に反映され、歩留りを考慮した最適な管理値が得られる。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、歩留り管理システムでウェーハプロセスの早い時期からロットの歩留りを予測し、不足する場合には生産システムにその情報を逐次、いち早く伝え、追加ロットを仕込むシステムを構築した。
【００５７】
また、生産数量の見込み数の計算は、抽出が可能な全てのデータを駆使して、その種類別に行う様にした。そして、不足というアラームに対してエキスパートを用いて解析を行い、管理項目と管理値に反映させ、シミュレーションの予測精度を向上させた。
【図面の簡単な説明】
【図１】 本発明の原理説明図
【図２】 装置管理データとロットデータの突き合わせ
【図３】 処理装置によるロット測定値と最終試験歩留予測
【図４】 各工程でのロット測定値と最終試験歩留の相関図
【図５】 チップ内欠陥とＣＡＤ図面の画像処理による重ね合わせ
【図６】 不良チップの省略工程
【図７】 ポリシリコン幅と最終試験歩留りの相関図
【図８】 データ画面
【図９】 処理設備によるロット測定値と最終試験歩留り
【図１０】 ＣＡＤデータの画像処理を用いた欠陥による不良チップの予測
【図１１】 ウェーハ内欠陥分布と不良チップのマップ
【図１２】 エキスパートシステム表示画面
【図１３】 エキスパートシステム詳細画面
【符号の説明】
図において
１ チップの一部
２ 異物
３ 拡散層領域
４ 下層配線
５ スルーホール
６ 上層配線
７ ウェーハ
８ チップ
９ 不良チップ
【発明の属する技術分野】
本発明はＡＳＩＣのような少量多品種生産におけるウェーハ仕込み決定において、ウェーハプロセスの各途中工程において早期の歩留りシミュレーションを行い、追加ロットの仕込み指定（リカバリー）を早急に実施する方法に関する。
【０００２】
近年の半導体生産の製造装置及び方法には自動化が要求されている。特にロジックデバイスの製造に当たって多品種少量生産が主流のため、生産要求数量よりも多く仕込むことはコスト高になるため現実的に実施出来ず、適正な仕込み数の決定が重要となる。
【０００３】
【従来の技術】
ロジックデバイスのウェーハプロセス工程は長いため、ウェーハ工程の最終検査のプローブ試験等で不合格になってから追加ロットを投入することは、デバイスの納期遅延を引き起こす。逆に、量産時にロットを多く仕込めれば多少の不合格ロットが発生しても生産要求の数量に対応出来るが、余った数量は廃棄することとなり、得策ではない。
【０００４】
従って、要求に対応した適正な生産数量を確保するために従来は、ウェーハプロセスの各種プロセス条件やロットの歩留り等のデータから、過去の経験則で仕込みロットを決定していた。
【０００５】
また、通常は不合格ロットが発生しないことを前提として、若し発生したら納期を遅らせて貰う方法を選ばざるを得なかった。
【０００６】
【発明が解決しようとする課題】
いずれの方法をとるにしろ仕込みされたロットの没の決定は、少なくともウェーハプロセス最終工程のプローブ試験の結果が出るまで判断がつかなかったため、ウェーハの試験後、直ぐに出荷となるため、追加ロットの仕込み決定はウェーハの出荷直前となってしまう。
【０００７】
このため、追加ロットのウェーハプロセス所要時間を考慮すると仕込み時間は二倍にもなり、この時間を納期管理で考慮せねばならず、ロットの不合格が発生するたびに、ウェーハの出荷納期を遅らせる必要があった。
【０００８】
また、ウェーハ単位に没にする場合はそのウェーハを抜き取れば後工程でそのウェーハを処理する無駄は省けるが、チップ単位で没にする場合、ウェーハ処理でチップだけ抜き取れず、没となるチップにも処理を行っていた。この場合、エッチングやＩＩ工程等はウェーハ単位で処理するため、そのまましても無駄はないが、エネルギビームによる露光工程やビジュアル検査工程、プローブ試験工程等のチップ単位で処理が可能な工程では、あらかじめそのチップを把握しておけば、その工程の処理を省略することが可能である。
【０００９】
本発明は上記の問題点に鑑み、ウェーハプロセス工程の途中の各工程で早期にロットの特性診断によるシミュレーションを行って歩留りを予測し、早急に追加ロットの仕込みを決定する方法を提供するものである。
【００１０】
【課題を解決するための手段】
図１は本発明の原理説明図、図２は装置管理データとロットデータの突き合わせ、図３は処理装置によるロット測定値と最終試験歩留予測、図４は各工程でのロット測定値と最終試験歩留の相関図、図５はチップ内欠陥とＣＡＤ図面の画像処理による重ね合わせ、図６は不良チップの省略工程である。
【００１１】
図において、１はチップの一部、２は異物、３は拡散層領域、４は下層配線、５はスルーホール、６は上層配線、７はウェーハ、８はチップ、９は不良チップである。
【００１２】
ウェーハロットの仕込み数が図１に示すように生産システムで過去の集積データの歩留りや装置の稼働状況等から決定され、ウェーハプロセスが開始される。
工程（ステップ）１のウェーハ処理装置では定期的に装置の点検検査を行い、そのデータがシステムに渡される。そしてウェーハのステップ１での工程が終了すると、ウェーハの特性測定や表面検査等が行われ、そのデータもシステムに渡される。そして、以下に説明する幾通りかの方法で集積されたデータを基にして歩留りのシミュレーションを行い、歩留り予測値を算出する。
【００１３】
本発明の第１の観点では、ウェーハプロセスの早い工程の段階で歩留りに影響する障害等のトラブルが発生した場合、先ず、装置管理データとウェーハロット処理データを付き合わせて、障害が発生したロットの装置やプロセス条件との関連を調査する。例えば、図２の左欄に示すようにステップ１で用いた製造装置を処理したウェーハロットの番号順に並べ合わせて処理月日も調べる。そして同じ装置Ａで処理したロットを同一日でまとめて右欄のように処理日順に並べた表を作成する。そして各処理日における測定値を装置Ａの装置管理データから転記する。
【００１４】
その後、該当ロット以前に処理したロットの装置とモニター測定値、及び最終試験歩留りから該当ロットの最終歩留りを予測する。すなわち、図３（ａ）に示すように、ステップ１の装置Ａで処理したロット順に装置Ａの測定値と各ロットの最終試験の検査結果の歩留りを併記する。
【００１５】
そこでステップ１の装置Ａで今回処理したロット20のモニターの測定値が２．８０であったら、過去の処理ロットの測定値が２．８０のロット（☆印で示す）を図３（ａ）から抽出し、抽出した各ロットの歩留りを調べ、図３（ｂ）に示す各ロットの歩留りのヒストグラムを10％毎に区切って作成する。図に示すように50％台が１ロット、６０％台が２ロット、７０％台が１ロットとなり、このヒストグラムから、ロット20の最終試験歩留りは今後の工程が順調に進んだとしても歩留りは６０％と予測する。
【００１６】
従って、当初の生産システムの予想歩留りとこのロット20のステップ１での予想歩留り６０％との乖離分について追加ロットの仕込みを直ちに行う。
次に本発明の第２の観点では、出荷試験結果に相関がある場合の歩留り予測のシーケンスでウェーハプロセス途中工程での電気的特性やパターン寸法等の測定値と出荷試験の相関結果が顕著なものを図４に一例として示すようにデータ集積しておき、今回の該当ロットの測定値を相関グラフや相関式に当てはめて、該当ロットの歩留りを予測するものである。
【００１７】
そして、生産システムと該当ロットの予想歩留りを乖離分を前記第１の方法と同様に追加ロットの仕込みを行う。
更に本発明の第３の観点は、ディフェクト検出のようなウェーハプロセス途中工程でのビジュアル（目視）検査に関する歩留り予測のシーケンスで、マクロ的に行う方法とミクロ的に行う方法の二つがある。
【００１８】
ミクロ的な方法では、図５の左欄に示すように、ウェーハ内のあるチップ領域で表面に大きな異物等が見つかった場合に、その異物が以降の配線工程で形成される配線に重なるか、否かを図５の右欄に示すようにＣＡＤデータとの画像処理による重ね合わせでチェックし、その異物が絶縁性が導電性かも合わせて異物の影響を調べる。そして、重なっているならば、そのチップを没とし、チップ没のデータをシミュレーションの歩留り予想に取り込む。
【００１９】
マクロ的な方法では、後述するように、ウェーハのウエット洗浄等の薬液引上げ時の表面汚れや成膜時の金属塊発生等、クラスター欠陥がウェーハ上に広く集合分散して分布している場合に過去のクラスター障害のデータから歩留りを予測する。
【００２０】
何れにしても上記の二例については特定チップが不良となるため、図６に示すように、ウェーハ内の不良チップのマップを作成しておき、レチクル使用や電子ビーム露光等のフォトプロセス工程、或いはウェーハのプローブ試験工程等において、あらかじめ作成した不良チップのマップのデータを上記工程の装置に導入して、不良チップの露光や試験を省略することが出来、露光や試験工程の時間の短縮が可能となる。
【００２１】
上記のように大別して三通りの方法で不良の発生した該当ロットの歩留りの予測値をもとに、ＡＳＩＣ等の生産計画必要数量が見込めるか否かを計算し、計画が達成可能となる歩留りならば該当ロットはそのまま次の工程に進めるとともに、歩留りが不足すると見られる場合はプロダクションシステムにその情報を伝えて計画歩留りとの乖離分を直ちに追加ロットととして仕込みを開始する。このような歩留りシミュレーションをウェーハプロセスの各工程（ステップ）で順次行い、ウェーハロットの処理を進めて行く。
【００２２】
【発明の実施の形態】
図７はポリシリコン幅と最終試験歩留りの相関図、図８はデータ画面、図９は処理設備によるロット測定値と最終試験歩留り、図10はＣＡＤデータの画像処理を用いた欠陥による不良チップの予測、図11はウェーハ内欠陥分布と不良チップのマップ、図12はエキスパートシステム表示画面、図13はエキスパートシステム詳細画面である。
【００２３】
ＡＳＩＣ量産工場における歩留り管理システム（Yield Management System ）では多品種少量生産での適正な生産計画を実現するために、ウェーハロットの仕込み数（Ｗｉ）を次の計算式で決定し、多く作り過ぎるのを防いでいる。即ち、
【００２４】
Ｙｅは定期的に見直され、書換えられるが、初期値は設計段階で見込まれた歩留りである。また、一つの工程が完了するごとに見込み歩留りＹｐが求められ、次式の様に現在の見込み数Ｃｒから、追加ロット（リカバリー）の投入が決定される。
【００２５】
Ｃｒ＝Ｒｅ−Ｃｈ×Ｙｐ×Ｗｉ （２）式
Ｙｐは後述のシミュレーションによって求められる値である。実際の計算は既に追加ロットが投入されている時には、その数も考慮する必要がある。
【００２６】
小品種多量生産の場合には、ウェーハのプロセス条件の種類はあまり多くはないが、多品種少量生産の場合には、その種類は非常に多い。品質の保持や出来上がり値の検査のためのデータを品種毎に管理すると、その管理項目は膨大な量になる。しかも、品種毎にグラフを描く場合にはデータ数が少なく、多くの情報を読み取ることが困難であった。そこで、品種をテクノロジー分類したが、それでも種類が多く、テクノロジー毎のグラフのデータ数は少ない。
【００２７】
本発明の歩留り管理システムでは、そのため次に示すようなデータを一元管理し、各項目の規格に対する偏りを管理することでこれを克服した。
歩留り管理システムではウェーハプロセス内で取得されている全てのデータを取扱、それらのデータは以下の例のように分類する事が出来る。
【００２８】
第一に装置管理データがある。これは装置が正常に作動しているかどうかを示すデータで、内容としてはウェーハ単位のパーティクル（微細なゴミ・異物）の量、導入ガスの流量、真空度、温度等がある。
【００２９】
第二にウェーハの各ロットに関するデータで、各ロット毎に、１に工程名と処理装置番号、２に膜厚や拡散深さ等の出来上がり値の管理データ、表面や内部の欠陥、パターン形状、膜の屈折率、３にモニター管理データとしてトランジスタ特性データ、抵抗値等、４にＤＣデータとして製品の電気的保証データ、５にファンクションデータとして、製品の動作保証データ、プローブテスト（一次試験）データとしてウェーハ単位の歩留りなどがある。
【００３０】
装置管理データはウェーハプロセス内の装置の状態を示すデータであり、これらのデータは個々の装置単位で定期的に検査するため、測定した日時で管理する。
【００３１】
一方、ウェーハロット毎のロットデータは個々のウェーハを測定した時に得られるデータであり、ロット番号で管理される。
歩留り予測のシミュレーションはロット単位で行われるが、装置管理データは装置の測定と次の測定の間に処理されたロットのデータとして扱われる。このシミュレーションの実行タイミングは、１式で決定した最適な仕込み数で構成されたロットは、前述の図１で示した工程が完了すると検査される。
【００３２】
その検査結果とステップ１の装置管理データを用いて歩留り予測のシミュレーションが行われる。その結果、２式のＹｐが求められ、不足が生じた場合には、生産システムに追加仕込みの指示が行われる。
【００３３】
不足が生じない場合には、次工程に進むことが許可される。
このようにして、工程毎に検査され、シミュレーションが行われる。
前述のように、本発明の歩留り予測のシミュレーションは幾つかのデータの種類毎に行われる。それらは、プローブテストの結果に強い相関があるものと、余り相関がないもの、そして目視検査による欠陥の発生データに分類してシミュレーションがされる。
【００３４】
このシミュレーションによって求めた歩留りすなわちＹｐを２式に当てはめて見込み数Ｃｒを求める。
本発明の第１の実施の形態は第１の観点に係るものであり、シミュレーションはプローブテストに強い相関がある場合を例にして行われる。
【００３５】
プローブテストに強い相関がある場合には、その相関式から歩留りを求めることが出来る。例えば、非常にクリティカルなポリシリコン電極幅と歩留りの関係は、図７に示すような相関がある。これはポリシリコンの幅が太くなると相互コンダクタンスは小さくなり、ファンクションスピードが遅くなるために歩留りは低くなり、反対にポリシリコンの幅が細くなるとリーク電流が増えるために、歩留りが低くなる。
【００３６】
本来、このバランスの良い太さにポリシリコン幅が形成できるようにプロセスの製造条件が決められているが、いくつかの原因でポリシリコンの出来上がりの幅にバラツキが出来る。
【００３７】
また、量産時にはこれらのデータはこの相関グラフに追加され、シミュレーションの精度が上げられる。但し、歩留りを下げる要因はこの場合だけではないのでポリシリコン幅とファンクションスピードの相関または、リーク電流との相関が認められたデータのみが登録される。ここで求められる相関式は固有の値となる。何故ならば、品種毎に機能の異なるモジュールが収められていて試験の種類も異なるためである。
【００３８】
また、ポリシリコン幅と歩留りの相関図は量産の前に用意しておく必要がある。その品種の立ち上げ時にデータを取得するか、回路シミュレーターで求める必要がある。
【００３９】
次に、本発明の第２の実施の形態は、第２の観点に係るものであり、シミュレーションはプローブテストに強い相関がない場合を例にして行われる。
ステップ１で測定された値とステップ１の完了時に検査された最終試験歩留りの値は、過去のどの値と同じか調べる。これには、図８のデータ画面に示すように、同じであると見なすデータの範囲を決める必要がある。見つかった場合にはその歩留りが予測値となる。複数のロットが見つかった場合には、統計的に確立の高い歩留りが予測値となる。
【００４０】
図３中のデータはそのデータが取得された時が同じとみなすかを指示し、同じとみなす場合、どの範囲に限定するかを指示する。装置は同じ装置で処理されたことを考慮するか、しないかを示す。取得されたデータの平均値Ｘｂｅｒは管理値ＬＣＬ（下限値）、ＵＣＬ（上限値）の範囲を１００％とした場合のパーセントで指定する。σとＣｐはデータに対しての範囲である。データと装置は次のような場合に役に立つ。
【００４１】
何かの理由でコンタクト不良が発生したが、形状確認検査では異常とならなかったような場合、そのロットが処理された装置に異常があるのは確かな筈なので、装置と期間を限定することで正確な予測が可能になる。
【００４２】
実際の動作はロットデータが検査によって定まるとシミュレーションが開始される。そして、そのロットが処理された全ての工程の装置作動管理データとロットデータの組み合わせが過去のデータとどの組み合わせと一致するかを検索によって探す。
【００４３】
例えば、図９の条件を満たすガスの流量で処理されたロットが選択される。この時点では図９の（ａ）のように一つの装置でヒストグラムにバラツキが多い。そして、そのロットの中で同じ真空度で処理されたロットを選択する。
【００４４】
最後に残ったロットをすべて集めてヒストグラムを作り最も確立の高くなった図で黒塗りで示す値が予測値となる。図９（ｂ）の様に、歩留りのバラエティも小さくなり、シミュレーションの正確さも増す。
【００４５】
更に、本発明の第３の実施の形態は、本発明の第３の観点に係るものであり、ウェーハプロセス途中工程におけるウェーハ表面の目視検査による欠陥の検出により、歩留りのシミュレーション予測が行われる。
【００４６】
欠陥データは欠陥の数が管理するものと、分布で管理するものとがある。
欠陥の数で管理するものはプローブテストに強い相関がないものの項目で扱いここではウェーハ上に欠陥がどのように分布しているかを管理する項目について説明する。
【００４７】
この欠陥の管理から歩留りを予測するシミュレーションはミクロ的に見る方法とマクロ的に見る方法とがある。
ミクロ的に見る方法とは一つの欠陥または一つの欠陥カテゴリーが歩留りに与える影響から予測する方法である。これは、歩留りに与える影響が明白であるにしても、データからだけでは予測出来ない場合がある。例えば、配線が断線しているとか、短絡しているとか、その工程内で判断がつく場合はその該当チップは当然没になり歩留りに与える影響は明白であるが、しかし、図10（ａ）に示すような重大な異物・が配線工程前に見つかったとしても、配線に影響があるかないかをあらかじめ知っていないと歩留りの予測は困難となってくる。
【００４８】
これにはＣＡＤのデータとのリンクが必要となる。その重大な異物の位置に配線がパターニングされるかどうかは、ＣＡＤのデータを見なければわからないので、実際に欠陥マップにＣＡＤデータを重ね合わせて、その影響を明らかにするこれによってウェーハプロセス工程の早い時期からその欠陥の影響を知る事が出来る。そして図10（ｂ）に示すように、不良となるチップのマップを作成し、シミュレーションに用い、管理する。
【００４９】
マクロ的に見る方法とは、ウェーハ上に欠陥がどのように分布しているかをマップ上に表し、管理する方法で、図11に示す。前述のようなウェーハ7上の散発的な大きな異物2については図11（ａ）に示すように、不良チップ9がマップの中で散在して存在する。
【００５０】
ウェーハ上の集中分散したような欠陥はクラスター欠陥が基本となる。このクラスターを判別出来ない検査装置のデータに対しては、検査装置からデータを抽出後、クラスター分類をする必要がある。
【００５１】
図11（ｂ) にはウェーハのウエット洗浄後の薬液汚れによる欠陥、図11（ｃ）にはイオン注入や成膜等における結晶欠陥12の例を示す。このようなクラスター欠陥が発生すると、クラスター欠陥が存在するチップ7は不良となり、マップ10作成による不良チップ9の数量等で欠陥検査における歩留りが決定されるが、それと同時にチップのプローブテストを省略させるために、プローブテストシステムにその情報が伝えられる。これは予測値ではなく実際の歩留りとなる。
【００５２】
上記で説明してきたように、本発明のシミュレーションの目的は、ウェーハプロセス工程の早い時期からそのロットの歩留りを知って、生産数量が不足しそうな場合には出来るだけ早く追加ロットを仕込むことにあるため、歩留り予測は正確さが要求される。このような欠陥による歩留りのような確実な歩留り値は積極的に利用する。
【００５３】
上記のシミュレーションが実行された結果、計画された生産数量に不足が生ずることがわかると、エキスパートシステム等にその情報が伝えられる。このエキスパートシステムでは不足と言うアラームに対して、原因調査とその対策案を提供してくれるものである。
【００５４】
すなわち、過去の障害とその対策の履歴の中から、今回発生した障害と同じものを検索して、その対策を参照する。図12の工程番号、工程名、装置コード、装置番号の中で一つ以上選択し、サーチボタンをクリックすると、その条件と一致する障害の現象リストが表示される。
【００５５】
更に、そのリストの一つをクリックすると、図13の画面が表示され、その場外に対する原因と、その時に対策した内容が表示される。これによって位置早く対策がなされるようになる。また、これらはウェーハプロセスの管理項目と管理値に反映され、歩留りを考慮した最適な管理値が得られる。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、歩留り管理システムでウェーハプロセスの早い時期からロットの歩留りを予測し、不足する場合には生産システムにその情報を逐次、いち早く伝え、追加ロットを仕込むシステムを構築した。
【００５７】
また、生産数量の見込み数の計算は、抽出が可能な全てのデータを駆使して、その種類別に行う様にした。そして、不足というアラームに対してエキスパートを用いて解析を行い、管理項目と管理値に反映させ、シミュレーションの予測精度を向上させた。
【図面の簡単な説明】
【図１】 本発明の原理説明図
【図２】 装置管理データとロットデータの突き合わせ
【図３】 処理装置によるロット測定値と最終試験歩留予測
【図４】 各工程でのロット測定値と最終試験歩留の相関図
【図５】 チップ内欠陥とＣＡＤ図面の画像処理による重ね合わせ
【図６】 不良チップの省略工程
【図７】 ポリシリコン幅と最終試験歩留りの相関図
【図８】 データ画面
【図９】 処理設備によるロット測定値と最終試験歩留り
【図１０】 ＣＡＤデータの画像処理を用いた欠陥による不良チップの予測
【図１１】 ウェーハ内欠陥分布と不良チップのマップ
【図１２】 エキスパートシステム表示画面
【図１３】 エキスパートシステム詳細画面
【符号の説明】
図において
１ チップの一部
２ 異物
３ 拡散層領域
４ 下層配線
５ スルーホール
６ 上層配線
７ ウェーハ
８ チップ
９ 不良チップ
Claims (4)
- ウェーハプロセスの工程においてウェーハロットの歩留りシミュレーションを行い、該
ウェーハロットに歩留り不足が予想される場合には、該工程において随時追加ロットの仕込みを行う半導体装置の製造方法において、
前記歩留りシミュレーションは、
ウェーハプロセスの工程で利用された装置と、該装置を用いた処理済ウェーハロット毎の該工程での装置管理用測定値と、該処理済ウェーハロットの歩留り結果との組合せデータから、該ウェーハロットの該装置を利用する該工程での今回の装置管理用測定値をもとに該ウェーハロットの歩留りの予想を行い、
該歩留りの予想は、前記の今回の装置管理用測定値と同じ装置管理用測定値を有しかつ互いに異なる歩留り結果を有している前記処理済ウェーハロットが複数ロットある場合は、前記互いに異なる歩留り結果の出現頻度分布から歩留りの予想をすること
を特徴とする半導体装置の製造方法。 - ウェーハプロセスの工程においてウェーハロットの歩留りシミュレーションを行い、該
ウェーハロットに歩留り不足が予想される場合には、該工程において随時追加ロットの仕込みを行う半導体装置の製造方法において、
前記歩留りシミュレーションは、
ウェーハプロセスの工程で発生した欠陥を認識し、後工程の配線に接触するかいなかを配線情報と重ね合わせて検査し、接触する場合にはウェーハ内の該当チップを不具合とすること
を特徴とする半導体装置の製造方法。 - ウェーハプロセスの工程においてウェーハロットの歩留りシミュレーションを行い、該
ウェーハロットに歩留り不足が予想される場合には、該工程において随時追加ロットの仕込みを行う半導体装置の製造方法において、
前記歩留りシミュレーションは、
ウェーハプロセスの工程で発生した欠陥を認識し、該欠陥をマップ上に表示して、該欠陥を含むウェーハ内の該チップを不具合とすること
を特徴とする半導体装置の製造方法。 - 露光或いはプローブ試験等のチップを対象とする処理工程において、
前記欠陥を含むチップの該処理工程を省略すること
を特徴とする請求項２または３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25625896A JP3750220B2 (ja) | 1996-09-27 | 1996-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25625896A JP3750220B2 (ja) | 1996-09-27 | 1996-09-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107111A JPH10107111A (ja) | 1998-04-24 |
| JP3750220B2 true JP3750220B2 (ja) | 2006-03-01 |
Family
ID=17290149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25625896A Expired - Lifetime JP3750220B2 (ja) | 1996-09-27 | 1996-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3750220B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4657540B2 (ja) * | 2001-09-28 | 2011-03-23 | 三菱電機株式会社 | 半導体装置製造管理装置 |
| JP2004087680A (ja) * | 2002-08-26 | 2004-03-18 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4138613B2 (ja) * | 2003-09-05 | 2008-08-27 | 株式会社東芝 | 製造工程設計方法及び製造工程設計支援方法 |
| JP4205122B2 (ja) * | 2006-07-19 | 2009-01-07 | 株式会社日立ハイテクノロジーズ | 荷電粒子線加工装置 |
| JP6174098B2 (ja) * | 2015-10-28 | 2017-08-02 | 三菱電機インフォメーションシステムズ株式会社 | 計画支援装置、サプライチェーン管理システム及び計画支援プログラム |
| US11545379B2 (en) * | 2020-07-31 | 2023-01-03 | Nanya Technology Corporation | System and method for controlling semiconductor manufacturing equipment |
-
1996
- 1996-09-27 JP JP25625896A patent/JP3750220B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107111A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6797526B2 (en) | Method for manufacturing semiconductor devices and method and its apparatus for processing detected defect data | |
| US6542830B1 (en) | Process control system | |
| US6449749B1 (en) | System and method for product yield prediction | |
| JP5460662B2 (ja) | 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法 | |
| US8161428B2 (en) | Method of predicting reliability of semiconductor device, reliability prediction system using the same and storage medium storing program causing computer to execute the same | |
| JP5425779B2 (ja) | 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法 | |
| US8995748B2 (en) | Defect image processing apparatus, defect image processing method, semiconductor defect classifying apparatus, and semiconductor defect classifying method | |
| JP2002100660A (ja) | 欠陥検出方法と欠陥観察方法及び欠陥検出装置 | |
| JP4357134B2 (ja) | 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム | |
| JP3750220B2 (ja) | 半導体装置の製造方法 | |
| US6539272B1 (en) | Electric device inspection method and electric device inspection system | |
| JP3665215B2 (ja) | 異常原因特定システムおよびその方法 | |
| JP2004063708A (ja) | 欠陥発生状態の監視方法およびその装置 | |
| JP3751680B2 (ja) | 半導体素子の製造方法 | |
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| TW201033932A (en) | Method for defect diagnosis and management | |
| JPH10214870A (ja) | 半導体装置の製造方法 | |
| JP4146655B2 (ja) | 欠陥源候補抽出プログラム | |
| JPH10275842A (ja) | 薄膜製品の製造方法および薄膜製品の製造ライン管理システム | |
| JP2005197437A (ja) | 検査データ処理方法、半導体装置の製造方法および検査データ処理システム | |
| JPH10229110A (ja) | 半導体装置製造方法及びその半導体装置製造方法で製造された半導体装置 | |
| JP2002124445A (ja) | 半導体デバイスの製造方法 | |
| CN117981066A (zh) | 对具有共同定位的建模瑕疵的缺陷加权的系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |