JPH10107111A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明はＡＳＩＣのような少量多品種デバ
イスの過不足のない適正な生産数量を確保する方法に関
する。 【解決手段】 ウェーハ仕込み決定において、ウェー
ハプロセスの各途中工程において早期の歩留りシミュレ
ーションを行い、不足が予想される場合には、各工程に
おいて随時追加ロットの仕込み指定（リカバリー）を早
急に実施する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＡＳＩＣのような少
量多品種生産におけるウェーハ仕込み決定において、ウ
ェーハプロセスの各途中工程において早期の歩留りシミ
ュレーションを行い、追加ロットの仕込み指定（リカバ
リー）を早急に実施する方法に関する。

【０００２】近年の半導体生産の製造装置及び方法には
自動化が要求されている。特にロジックデバイスの製造
に当たって多品種少量生産が主流のため、生産要求数量
よりも多く仕込むことはコスト高になるため現実的に実
施出来ず、適正な仕込み数の決定が重要となる。

【０００３】

【従来の技術】ロジックデバイスのウェーハプロセス工
程は長いため、ウェーハ工程の最終検査のプローブ試験
等で不合格になってから追加ロットを投入することは、
デバイスの納期遅延を引き起こす。逆に、量産時にロッ
トを多く仕込めれば多少の不合格ロットが発生しても生
産要求の数量に対応出来るが、余った数量は廃棄するこ
ととなり、得策ではない。

【０００４】従って、要求に対応した適正な生産数量を
確保するために従来は、ウェーハプロセスの各種プロセ
ス条件やロットの歩留り等のデータから、過去の経験則
で仕込みロットを決定していた。

【０００５】また、通常は不合格ロットが発生しないこ
とを前提として、若し発生したら納期を遅らせて貰う方
法を選ばざるを得なかった。

【０００６】

【発明が解決しようとする課題】いずれの方法をとるに
しろ仕込みされたロットの没の決定は、少なくともウェ
ーハプロセス最終工程のプローブ試験の結果が出るまで
判断がつかなかったため、ウェーハの試験後、直ぐに出
荷となるため、追加ロットの仕込み決定はウェーハの出
荷直前となってしまう。

【０００７】このため、追加ロットのウェーハプロセス
所要時間を考慮すると仕込み時間は二倍にもなり、この
時間を納期管理で考慮せねばならず、ロットの不合格が
発生するたびに、ウェーハの出荷納期を遅らせる必要が
あった。

【０００８】また、ウェーハ単位に没にする場合はその
ウェーハを抜き取れば後工程でそのウェーハを処理する
無駄は省けるが、チップ単位で没にする場合、ウェーハ
処理でチップだけ抜き取れず、没となるチップにも処理
を行っていた。この場合、エッチングやＩＩ工程等はウ
ェーハ単位で処理するため、そのまましても無駄はない
が、エネルギビームによる露光工程やビジュアル検査工
程、プローブ試験工程等のチップ単位で処理が可能な工
程では、あらかじめそのチップを把握しておけば、その
工程の処理を省略することが可能である。

【０００９】本発明は上記の問題点に鑑み、ウェーハプ
ロセス工程の途中の各工程で早期にロットの特性診断に
よるシミュレーションを行って歩留りを予測し、早急に
追加ロットの仕込みを決定する方法を提供するものであ
る。

【００１０】

【課題を解決するための手段】図１は本発明の原理説明
図、図２は装置管理データとロットデータの突き合わ
せ、図３は処理装置によるロット測定値と最終試験歩留
予測、図４は各工程でのロット測定値と最終試験歩留の
相関図、図５はチップ内欠陥とＣＡＤ図面の画像処理に
よる重ね合わせ、図６は不良チップの省略工程である。

【００１１】図において、１はチップの一部、２は異
物、３は拡散層領域、４は下層配線、５はスルーホー
ル、６は上層配線、７はウェーハ、８はチップ、９は不
良チップである。

【００１２】ウェーハロットの仕込み数が図１に示すよ
うに生産システムで過去の集積データの歩留りや装置の
稼働状況等から決定され、ウェーハプロセスが開始され
る。工程（ステップ）１のウェーハ処理装置では定期的
に装置の点検検査を行い、そのデータがシステムに渡さ
れる。そしてウェーハのステップ１での工程が終了する
と、ウェーハの特性測定や表面検査等が行われ、そのデ
ータもシステムに渡される。そして、以下に説明する幾
通りかの方法で集積されたデータを基にして歩留りのシ
ミュレーションを行い、歩留り予測値を算出する。

【００１３】本発明の第１の観点では、ウェーハプロセ
スの早い工程の段階で歩留りに影響する障害等のトラブ
ルが発生した場合、先ず、装置管理データとウェーハロ
ット処理データを付き合わせて、障害が発生したロット
の装置やプロセス条件との関連を調査する。例えば、図
２の左欄に示すようにステップ１で用いた製造装置を処
理したウェーハロットの番号順に並べ合わせて処理月日
も調べる。そして同じ装置Ａで処理したロットを同一日
でまとめて右欄のように処理日順に並べた表を作成す
る。そして各処理日における測定値を装置Ａの装置管理
データから転記する。

【００１４】その後、該当ロット以前に処理したロット
の装置とモニター測定値、及び最終試験歩留りから該当
ロットの最終歩留りを予測する。すなわち、図３（ａ）
に示すように、ステップ１の装置Ａで処理したロット順
に装置Ａの測定値と各ロットの最終試験の検査結果の歩
留りを併記する。

【００１５】そこでステップ１の装置Ａで今回処理した
ロット20のモニターの測定値が２．８０であったら、過
去の処理ロットの測定値が２．８０のロット（☆印で示
す）を図３（ａ）から抽出し、抽出した各ロットの歩留
りを調べ、図３（ｂ）に示す各ロットの歩留りのヒスト
グラムを10％毎に区切って作成する。図に示すように50
％台が１ロット、６０％台が２ロット、７０％台が１ロ
ットとなり、このヒストグラムから、ロット20の最終試
験歩留りは今後の工程が順調に進んだとしても歩留りは
６０％と予測する。

【００１６】従って、当初の生産システムの予想歩留り
とこのロット20のステップ１での予想歩留り６０％との
乖離分について追加ロットの仕込みを直ちに行う。次に
本発明の第２の観点では、出荷試験結果に相関がある場
合の歩留り予測のシーケンスでウェーハプロセス途中工
程での電気的特性やパターン寸法等の測定値と出荷試験
の相関結果が顕著なものを図４に一例として示すように
データ集積しておき、今回の該当ロットの測定値を相関
グラフや相関式に当てはめて、該当ロットの歩留りを予
測するものである。

【００１７】そして、生産システムと該当ロットの予想
歩留りを乖離分を前記第１の方法と同様に追加ロットの
仕込みを行う。更に本発明の第３の観点は、ディフェク
ト検出のようなウェーハプロセス途中工程でのビジュア
ル（目視）検査に関する歩留り予測のシーケンスで、マ
クロ的に行う方法とミクロ的に行う方法の二つがある。

【００１８】ミクロ的な方法では、図５の左欄に示すよ
うに、ウェーハ内のあるチップ領域で表面に大きな異物
等が見つかった場合に、その異物が以降の配線工程で形
成される配線に重なるか、否かを図５の右欄に示すよう
にＣＡＤデータとの画像処理による重ね合わせでチェッ
クし、その異物が絶縁性が導電性かも合わせて異物の影
響を調べる。そして、重なっているならば、そのチップ
を没とし、チップ没のデータをシミュレーションの歩留
り予想に取り込む。

【００１９】マクロ的な方法では、後述するように、ウ
ェーハのウエット洗浄等の薬液引上げ時の表面汚れや成
膜時の金属塊発生等、クラスター欠陥がウェーハ上に広
く集合分散して分布している場合に過去のクラスター障
害のデータから歩留りを予測する。

【００２０】何れにしても上記の二例については特定チ
ップが不良となるため、図６に示すように、ウェーハ内
の不良チップのマップを作成しておき、レチクル使用や
電子ビーム露光等のフォトプロセス工程、或いはウェー
ハのプローブ試験工程等において、あらかじめ作成した
不良チップのマップのデータを上記工程の装置に導入し
て、不良チップの露光や試験を省略することが出来、露
光や試験工程の時間の短縮が可能となる。

【００２１】上記のように大別して三通りの方法で不良
の発生した該当ロットの歩留りの予測値をもとに、ＡＳ
ＩＣ等の生産計画必要数量が見込めるか否かを計算し、
計画が達成可能となる歩留りならば該当ロットはそのま
ま次の工程に進めるとともに、歩留りが不足すると見ら
れる場合はプロダクションシステムにその情報を伝えて
計画歩留りとの乖離分を直ちに追加ロットととして仕込
みを開始する。このような歩留りシミュレーションをウ
ェーハプロセスの各工程（ステップ）で順次行い、ウェ
ーハロットの処理を進めて行く。

【００２２】

【発明の実施の形態】図７はポリシリコン幅と最終試験
歩留りの相関図、図８はデータ画面、図９は処理設備に
よるロット測定値と最終試験歩留り、図10はＣＡＤデー
タの画像処理を用いた欠陥による不良チップの予測、図
11はウェーハ内欠陥分布と不良チップのマップ、図12は
エキスパートシステム表示画面、図13はエキスパートシ
ステム詳細画面である。

【００２３】ＡＳＩＣ量産工場における歩留り管理シス
テム（Yield Management System ）では多品種少量生産
での適正な生産計画を実現するために、ウェーハロット
の仕込み数（Ｗｉ）を次の計算式で決定し、多く作り過
ぎるのを防いでいる。即ち、 この式で、Ｒｅはユーザーの要求数、Ｃｈはウェーハ１
枚当たりにレイアウトされているチップ数を示す。ま
た、Ｙｅは過去の歩留りに基づいて決められる見込み歩
留り数である。

【００２４】Ｙｅは定期的に見直され、書換えられる
が、初期値は設計段階で見込まれた歩留りである。ま
た、一つの工程が完了するごとに見込み歩留りＹｐが求
められ、次式の様に現在の見込み数Ｃｒから、追加ロッ
ト（リカバリー）の投入が決定される。

【００２５】 Ｃｒ＝Ｒｅ−Ｃｈ×Ｙｐ×Ｗｉ （２）式 Ｙｐは後述のシミュレーションによって求められる値で
ある。実際の計算は既に追加ロットが投入されている時
には、その数も考慮する必要がある。

【００２６】小品種多量生産の場合には、ウェーハのプ
ロセス条件の種類はあまり多くはないが、多品種少量生
産の場合には、その種類は非常に多い。品質の保持や出
来上がり値の検査のためのデータを品種毎に管理する
と、その管理項目は膨大な量になる。しかも、品種毎に
グラフを描く場合にはデータ数が少なく、多くの情報を
読み取ることが困難であった。そこで、品種をテクノロ
ジー分類したが、それでも種類が多く、テクノロジー毎
のグラフのデータ数は少ない。

【００２７】本発明の歩留り管理システムでは、そのた
め次に示すようなデータを一元管理し、各項目の規格に
対する偏りを管理することでこれを克服した。歩留り管
理システムではウェーハプロセス内で取得されている全
てのデータを取扱、それらのデータは以下の例のように
分類する事が出来る。

【００２８】第一に装置管理データがある。これは装置
が正常に作動しているかどうかを示すデータで、内容と
してはウェーハ単位のパーティクル（微細なゴミ・異
物）の量、導入ガスの流量、真空度、温度等がある。

【００２９】第二にウェーハの各ロットに関するデータ
で、各ロット毎に、１に工程名と処理装置番号、２に膜
厚や拡散深さ等の出来上がり値の管理データ、表面や内
部の欠陥、パターン形状、膜の屈折率、３にモニター管
理データとしてトランジスタ特性データ、抵抗値等、４
にＤＣデータとして製品の電気的保証データ、５にファ
ンクションデータとして、製品の動作保証データ、プロ
ーブテスト（一次試験）データとしてウェーハ単位の歩
留りなどがある。

【００３０】装置管理データはウェーハプロセス内の装
置の状態を示すデータであり、これらのデータは個々の
装置単位で定期的に検査するため、測定した日時で管理
する。

【００３１】一方、ウェーハロット毎のロットデータは
個々のウェーハを測定した時に得られるデータであり、
ロット番号で管理される。歩留り予測のシミュレーショ
ンはロット単位で行われるが、装置管理データは装置の
測定と次の測定の間に処理されたロットのデータとして
扱われる。このシミュレーションの実行タイミングは、
１式で決定した最適な仕込み数で構成されたロットは、
前述の図１で示した工程が完了すると検査される。

【００３２】その検査結果とステップ１の装置管理デー
タを用いて歩留り予測のシミュレーションが行われる。
その結果、２式のＹｐが求められ、不足が生じた場合に
は、生産システムに追加仕込みの指示が行われる。

【００３３】不足が生じない場合には、次工程に進むこ
とが許可される。このようにして、工程毎に検査され、
シミュレーションが行われる。前述のように、本発明の
歩留り予測のシミュレーションは幾つかのデータの種類
毎に行われる。それらは、プローブテストの結果に強い
相関があるものと、余り相関がないもの、そして目視検
査による欠陥の発生データに分類してシミュレーション
がされる。

【００３４】このシミュレーションによって求めた歩留
りすなわちＹｐを２式に当てはめて見込み数Ｃｒを求め
る。本発明の第１の実施の形態は第１の観点に係るもの
であり、シミュレーションはプローブテストに強い相関
がある場合を例にして行われる。

【００３５】プローブテストに強い相関がある場合に
は、その相関式から歩留りを求めることが出来る。例え
ば、非常にクリティカルなポリシリコン電極幅と歩留り
の関係は、図７に示すような相関がある。これはポリシ
リコンの幅が太くなると相互コンダクタンスは小さくな
り、ファンクションスピードが遅くなるために歩留りは
低くなり、反対にポリシリコンの幅が細くなるとリーク
電流が増えるために、歩留りが低くなる。

【００３６】本来、このバランスの良い太さにポリシリ
コン幅が形成できるようにプロセスの製造条件が決めら
れているが、いくつかの原因でポリシリコンの出来上が
りの幅にバラツキが出来る。

【００３７】また、量産時にはこれらのデータはこの相
関グラフに追加され、シミュレーションの精度が上げら
れる。但し、歩留りを下げる要因はこの場合だけではな
いのでポリシリコン幅とファンクションスピードの相関
または、リーク電流との相関が認められたデータのみが
登録される。ここで求められる相関式は固有の値とな
る。何故ならば、品種毎に機能の異なるモジュールが収
められていて試験の種類も異なるためである。

【００３８】また、ポリシリコン幅と歩留りの相関図は
量産の前に用意しておく必要がある。その品種の立ち上
げ時にデータを取得するか、回路シミュレーターで求め
る必要がある。

【００３９】次に、本発明の第２の実施の形態は、第２
の観点に係るものであり、シミュレーションはプローブ
テストに強い相関がない場合を例にして行われる。ステ
ップ１で測定された値とステップ１の完了時に検査され
た最終試験歩留りの値は、過去のどの値と同じか調べ
る。これには、図８のデータ画面に示すように、同じで
あると見なすデータの範囲を決める必要がある。見つか
った場合にはその歩留りが予測値となる。複数のロット
が見つかった場合には、統計的に確立の高い歩留りが予
測値となる。

【００４０】図３中のデータはそのデータが取得された
時が同じとみなすかを指示し、同じとみなす場合、どの
範囲に限定するかを指示する。装置は同じ装置で処理さ
れたことを考慮するか、しないかを示す。取得されたデ
ータの平均値Ｘｂｅｒは管理値ＬＣＬ（下限値）、ＵＣ
Ｌ（上限値）の範囲を１００％とした場合のパーセント
で指定する。σとＣｐはデータに対しての範囲である。
データと装置は次のような場合に役に立つ。

【００４１】何かの理由でコンタクト不良が発生した
が、形状確認検査では異常とならなかったような場合、
そのロットが処理された装置に異常があるのは確かな筈
なので、装置と期間を限定することで正確な予測が可能
になる。

【００４２】実際の動作はロットデータが検査によって
定まるとシミュレーションが開始される。そして、その
ロットが処理された全ての工程の装置作動管理データと
ロットデータの組み合わせが過去のデータとどの組み合
わせと一致するかを検索によって探す。

【００４３】例えば、図９の条件を満たすガスの流量で
処理されたロットが選択される。この時点では図９の
（ａ）のように一つの装置でヒストグラムにバラツキが
多い。そして、そのロットの中で同じ真空度で処理され
たロットを選択する。

【００４４】最後に残ったロットをすべて集めてヒスト
グラムを作り最も確立の高くなった図で黒塗りで示す値
が予測値となる。図９（ｂ）の様に、歩留りのバラエテ
ィも小さくなり、シミュレーションの正確さも増す。

【００４５】更に、本発明の第３の実施の形態は、本発
明の第３の観点に係るものであり、ウェーハプロセス途
中工程におけるウェーハ表面の目視検査による欠陥の検
出により、歩留りのシミュレーション予測が行われる。

【００４６】欠陥データは欠陥の数が管理するものと、
分布で管理するものとがある。欠陥の数で管理するもの
はプローブテストに強い相関がないものの項目で扱いこ
こではウェーハ上に欠陥がどのように分布しているかを
管理する項目について説明する。

【００４７】この欠陥の管理から歩留りを予測するシミ
ュレーションはミクロ的に見る方法とマクロ的に見る方
法とがある。ミクロ的に見る方法とは一つの欠陥または
一つの欠陥カテゴリーが歩留りに与える影響から予測す
る方法である。これは、歩留りに与える影響が明白であ
るにしても、データからだけでは予測出来ない場合があ
る。例えば、配線が断線しているとか、短絡していると
か、その工程内で判断がつく場合はその該当チップは当
然没になり歩留りに与える影響は明白であるが、しか
し、図10（ａ）に示すような重大な異物・が配線工程前
に見つかったとしても、配線に影響があるかないかをあ
らかじめ知っていないと歩留りの予測は困難となってく
る。

【００４８】これにはＣＡＤのデータとのリンクが必要
となる。その重大な異物の位置に配線がパターニングさ
れるかどうかは、ＣＡＤのデータを見なければわからな
いので、実際に欠陥マップにＣＡＤデータを重ね合わせ
て、その影響を明らかにするこれによってウェーハプロ
セス工程の早い時期からその欠陥の影響を知る事が出来
る。そして図10（ｂ）に示すように、不良となるチップ
のマップを作成し、シミュレーションに用い、管理す
る。

【００４９】マクロ的に見る方法とは、ウェーハ上に欠
陥がどのように分布しているかをマップ上に表し、管理
する方法で、図11に示す。前述のようなウェーハ7上の
散発的な大きな異物2については図11（ａ）に示すよう
に、不良チップ9がマップの中で散在して存在する。

【００５０】ウェーハ上の集中分散したような欠陥はク
ラスター欠陥が基本となる。このクラスターを判別出来
ない検査装置のデータに対しては、検査装置からデータ
を抽出後、クラスター分類をする必要がある。

【００５１】図11（ｂ) にはウェーハのウエット洗浄後
の薬液汚れによる欠陥、図11（ｃ）にはイオン注入や成
膜等における結晶欠陥12の例を示す。このようなクラス
ター欠陥が発生すると、クラスター欠陥が存在するチッ
プ7は不良となり、マップ10作成による不良チップ9の数
量等で欠陥検査における歩留りが決定されるが、それと
同時にチップのプローブテストを省略させるために、プ
ローブテストシステムにその情報が伝えられる。これは
予測値ではなく実際の歩留りとなる。

【００５２】上記で説明してきたように、本発明のシミ
ュレーションの目的は、ウェーハプロセス工程の早い時
期からそのロットの歩留りを知って、生産数量が不足し
そうな場合には出来るだけ早く追加ロットを仕込むこと
にあるため、歩留り予測は正確さが要求される。このよ
うな欠陥による歩留りのような確実な歩留り値は積極的
に利用する。

【００５３】上記のシミュレーションが実行された結
果、計画された生産数量に不足が生ずることがわかる
と、エキスパートシステム等にその情報が伝えられる。
このエキスパートシステムでは不足と言うアラームに対
して、原因調査とその対策案を提供してくれるものであ
る。

【００５４】すなわち、過去の障害とその対策の履歴の
中から、今回発生した障害と同じものを検索して、その
対策を参照する。図12の工程番号、工程名、装置コー
ド、装置番号の中で一つ以上選択し、サーチボタンをク
リックすると、その条件と一致する障害の現象リストが
表示される。

【００５５】更に、そのリストの一つをクリックする
と、図13の画面が表示され、その場外に対する原因と、
その時に対策した内容が表示される。これによって位置
早く対策がなされるようになる。また、これらはウェー
ハプロセスの管理項目と管理値に反映され、歩留りを考
慮した最適な管理値が得られる。

【００５６】

【発明の効果】以上説明したように、本発明によれば、
歩留り管理システムでウェーハプロセスの早い時期から
ロットの歩留りを予測し、不足する場合には生産システ
ムにその情報を逐次、いち早く伝え、追加ロットを仕込
むシステムを構築した。

【００５７】また、生産数量の見込み数の計算は、抽出
が可能な全てのデータを駆使して、その種類別に行う様
にした。そして、不足というアラームに対してエキスパ
ートを用いて解析を行い、管理項目と管理値に反映さ
せ、シミュレーションの予測精度を向上させた。

【図面の簡単な説明】

【図１】 本発明の原理説明図

【図２】 装置管理データとロットデータの突き合わせ

【図３】 処理装置によるロット測定値と最終試験歩留
予測

【図４】 各工程でのロット測定値と最終試験歩留の相
関図

【図５】 チップ内欠陥とＣＡＤ図面の画像処理による
重ね合わせ

【図６】 不良チップの省略工程

【図７】 ポリシリコン幅と最終試験歩留りの相関図

【図８】 データ画面

【図９】 処理設備によるロット測定値と最終試験歩留
り

【図１０】 ＣＡＤデータの画像処理を用いた欠陥によ
る不良チップの予測

【図１１】 ウェーハ内欠陥分布と不良チップのマップ

【図１２】 エキスパートシステム表示画面

【図１３】 エキスパートシステム詳細画面

【符号の説明】

図において １ チップの一部 ２ 異物 ３ 拡散層領域 ４ 下層配線 ５ スルーホール ６ 上層配線 ７ ウェーハ ８ チップ ９ 不良チップ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ウェーハプロセスの各途中工程毎に各
   々のウェーハロットの歩留りシミュレーションを行い、
   該ウェーハロットに歩留り不足が予想される場合には、
   該途中工程において随時追加ロットの仕込みを行うこと
   を特徴とする半導体装置の製造方法。
2. 【請求項２】 前記歩留りシミュレーションは、ウェ
   ーハプロセスの各工程で利用された装置の装置管理デー
   タと該装置での処理済ロットの該工程での測定値とを組
   み合わせ、該ロットの最大歩留りを予想することを特徴
   とする請求項１記載の半導体装置の製造方法。
3. 【請求項３】 前記歩留りシミュレーションは、ウェ
   ーハプロセスの各工程の各種測定データの内、あらかじ
   め出荷検査の試験結果と相関が大きいデータを抽出して
   歩留り相関図を作成し、該歩留り相関図を用いて歩留り
   を予想することを特徴とする請求項１記載の半導体装置
   の製造方法。
4. 【請求項４】 前記歩留りシミュレーションは、ウェ
   ーハプロセスの各工程で発生した散発的な欠陥を認識
   し、後工程の配線に接触するかいなかをＣＡＤデータか
   らの画像処理と重ね合わせて検査し、接触する場合は欠
   陥の種類に合わせてウェーハ内の該当チップを不具合と
   することを特徴とする請求項１記載の半導体装置の製造
   方法。
5. 【請求項５】 前記歩留りシミュレーションは、ウェ
   ーハプロセスの各工程で発生した集合分散的な欠陥を認
   識し、該欠陥を含むウェーハ内の該当チップを不具合と
   することを特徴とする請求項１記載の半導体装置の製造
   方法。
6. 【請求項６】 前記欠陥を含むチップを露光或いはプ
   ローブ試験等のチップ対象処理が可能な工程において、
   該工程を省略することを特徴とする請求項４または５記
   載の半導体装置の製造方法。