JPH10229110A - 半導体装置製造方法及びその半導体装置製造方法で製造された半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】不良が多数発生する半導体装置処理工程を早期
に把握し、半導体装置の高歩留り製造を実現する。 【解決手段】半導体装置製造ラインに、様々な検出方式
を有する検査装置15，検査装置25，検査装置35等から成
る検査装置群管理システム１が存在するとする。ここで
検査装置15，検査装置25をそれぞれ異物検査装置，外観
欠陥検査装置とする。検査装置35は検査装置15または検
査装置25の検査直後にプローブ検査を行う簡易プローブ
検査装置とする。検査装置15，検査装置25，検査装置35
は検査終了後に結果をデータ収集系２（検査装置データ
ベース14，検査装置データベース24，検査装置データベ
ース34）に転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体ウェハを高
い歩留りで製造する方法と製造管理システム及び前記方
法で製造された半導体装置に関する。

【０００２】

【従来の技術】年々微細化及び回路構成が複雑化する半
導体ウェハの製造で、製造開始から短期間でより高い歩
留りをいかに確保するかということが大きな課題となっ
てきている。

【０００３】歩留りを低下させている要因は、（１）異
物や外観欠陥（結晶の異常成長や断線，ショート，欠落
等を含む）、（２）アライメントずれ、焦点ずれ、膜厚
異常あるいはエッチング異常等に起因するパターン形成
不良（パターン幅不良等）等が存在する。そして、半導
体ウェハの量産時に、これらの不良が離散的（半導体ウ
ェハ製造で何枚かに１枚、単発的に不良が発生する）あ
るいは連続的（半導体ウェハ製造で何枚か毎に１回、連
続して不良が発生する）に発生する。

【０００４】従来、これら離散的不良あるいは連続的不
良を回避するためには、製造中の主要工程で検査を行
い、不良を発見し、対策をとるという方法がとられてい
る。

【０００５】異物検査を例にとると、特開昭５５−１４
９８２９号公報，特開昭５９−６５４２８号公報等に、
半導体ウェハ等のパターンが形成された電子部品上に存
在する微小異物の検出方法が数多く開示されている。そ
して、これらの検出方法を採用した様々な検査装置が開
発され製造ラインで用いられており、異物・外観解析シ
ステム ＡＳ−２０００（平成６年１１月発行 日立電
子エンジニアリング株式会社 製品カタログ）等により
検査データの解析ができる。

【０００６】

【発明が解決しようとする課題】そこで、ウェハ上の異
物検査や外観欠陥検査とプローブ検査を例にとり、本発
明が解決しようとしている課題を説明する。

【０００７】同一のウェハを異物検査装置，外観欠陥検
査装置，プローブ検査装置で検査し、検出された異物や
外観欠陥の座標とチップ単位のプローブ検査結果（完全
良品，救済良品，不良品）を元に不良分布マップを作成
すると、各々図２の101a、図３の101b、図４の101cのよ
うになる。三つの不良分布マップの突き合わせ（重ね合
わせ）チェックを行うと、異物検査装置，外観欠陥検査
装置の両方で検出した異物や外観欠陥の不良102a，102
b、その装置のみでしか検出できなかった異物や外観欠
陥の不良103a，103b、その装置で検出できなかった異物
や外観欠陥の不良104a，104bを知ることができる。

【０００８】そこで、異物検査装置とプローブ検査装置
及び外観欠陥検査装置とプローブ検査装置各々の検出結
果の不良分布マップの突き合わせチェック後のデータを
元に、ベン図を作成すると、図５，図６のようになる。
ここで、各検査装置の検出方式が異なると、図２，図３
の104a，104bに示すように、特に検出感度ぎりぎりの微
小な異物や外観欠陥の不良の検出率に違いが生じる。そ
の結果、せっかく検査装置を導入して検査を行っていて
も、場合によっては、プローブ検査不良となる致命的な
不良の発生を見逃し、大量不良発生を許すこともある。
従って、いかにして早くプローブ検査不良に結びつく異
物や外観欠陥の不良が多く発生する工程を探し出して対
策を行うかということが、高い歩留りを早く実現する上
で重要な課題となっている。

【０００９】また、異物検査や外観欠陥検査の不良分布
マップとプローブ検査の不良分布マップとの突き合わせ
（重ね合わせ）は、今までは、製造ラインのエンジニア
によりほとんど勘と経験に頼ってほんの一部の工程及び
ロットでしか実施されていないため、検査工程の管理を
自動化を推進する上で、これを阻害する大きな要因とな
っていた。

【００１０】本発明の目的は、半導体ウェハの製造で、
プローブ検査不良に結びつく異物や外観欠陥の不良が多
く発生する工程を早期に探し出す手段を供給することに
より、高い歩留りを確保できる製造方法と、この機能を
有する製造管理システム及び製造方法により製造された
高歩留りの半導体ウェハを提供することにある。

【００１１】

【課題を解決するための手段】上記課題は、異物検査を
行う手段と、異物検査直後に断線やショート等の簡易プ
ローブ検査を行う手段と、異物検査装置の不良分布マッ
プと簡易プローブ検査装置の不良分布マップの相関を求
める手段と、観欠陥検査を行う手段と、外観欠陥検査直
後に断線やショート等の簡易プローブ検査装置を行う手
段と、外観欠陥検査装置の不良分布マップと簡易プロー
ブ検査装置の不良分布マップの相関を求める手段、各検
査装置の不良分布マップの相関を元にプローブ検査不良
に結びつく異物や外観欠陥の不良が多く発生する工程を
探し出す手段、致命性不良多数発生工程の不良モード解
析を行う手段、前記手段の解析結果に基づき前記不良多
数発生工程のプロセス条件値の調整を行う手段と、これ
らの検査装置群を管理するシステムを有する製造方法を
提供することにより解決することができる。

【００１２】具体的には、複数の処理工程から成る半導
体装置の製造ラインで、所定の処理工程を経た特定品種
の半導体装置を性能，検出方式の異なる複数の検査装置
を用いてそれぞれが所定の頻度で抜き取り検査または全
数検査し、その直後に簡易プローブ検査を実施すること
で、各検査装置の不良分布マップの相関度をほぼ同時期
に継続してモニタし、その製造状況を管理把握する。

【００１３】より好ましくは、前記処理工程に投入させ
た複数の品種の半導体装置に対して、前記複数の検査装
置で所定の頻度で抜き取り検査または全数検査してお
り、品種毎に各検査装置の不良分布マップの相関度を継
続してモニタし、その製造状況を管理把握する。

【００１４】この場合、前記品種毎の各検査装置の不良
分布マップの相関度から、全品種合計の不良発生数が最
小となるように前記不良多数発生工程のプロセス条件値
を調整してもよい。

【００１５】従来のように、プローブ検査装置を全処理
工程終了後に固定して製造ラインを管理した場合、検査
時期が最大２ヶ月程度ずれてしまい、プローブ検査で確
認した特定の不良モードは変化している可能性がある。
そのプローブ検査装置の検査結果からは正常である（管
理基準を満たす）と判断しても、実際にはその時点で異
物不良や外観欠陥不良となる場合が多い。

【００１６】本発明は、このような実状を考慮したもの
であり、各検査装置の直後に簡易プローブ検査を行うこ
とで、不良発生モードの変化等に迅速に対応する。また
品種毎の各検査装置の不良分布マップの相関度から、全
品種合計の不良発生数が最小となるように前記不良多数
発生工程のプロセス条件値を調整することで、半導体装
置を効率的に製造できる。

【００１７】図１は本発明の概念を図示した。

【００１８】半導体ウェハ上の異物や外観欠陥等の不良
の検査を例にとり説明する。なお、最近の異物検査装置
は、画像処理技術の進歩により外観欠陥検査も可能とな
ってきており、「散乱光検出形外観検査装置」と位置づ
けることができるため、以下、両者をまとめて検査装置
と呼ぶ。

【００１９】半導体装置製造ラインに、様々な検出方式
を有する（従って、機種の異なる）検査装置Ａ15，検査
装置Ｂ25，検査装置Ｃ35等から成る検査装置群管理シス
テム１が存在するとする。ここで検査装置Ａ15，検査装
置Ｂ25，検査装置Ｃ35をそれぞれ異物検査装置，外観欠
陥検査装置，簡易プローブ検査装置とする。各検査装置
（検査装置Ａ15，検査装置Ｂ25，検査装置Ｃ35）は検査
終了後に結果を品種，ロット，工程毎に（検査装置Ａ品
種名11，検査装置Ａ工程名12，検査装置ＡロットＮＯ1
3、検査装置Ｂ品種名21，検査装置Ｂ工程名22，検査装
置ＢロットＮＯ23、検査装置Ｃ品種名31，検査装置Ｃ工
程名32，検査装置ＣロットＮＯ33）検査装置データ収集
系２に転送する。データ収集系２は大規模なデータベー
ス（検査装置Ａデータベース14，検査装置Ｂデータベー
ス24，検査装置Ｃデータベース34）を有し、同一ウェハ
の検査結果の工程履歴や、同一工程の不良発生推移等を
解析する際に用いることができる。

【００２０】ある特定品種の不良多数発生工程を探し出
すには、特定工程から選択した同一のウェハを検査装置
群管理システム１の機種の異なる検査装置により検査し
たデータをデータ処理部４により収集し解析することに
より、各検査装置の不良分布マップの相関度を計算する
ことができ、検査装置Ａ，Ｃ相関処理結果４１及び検査
装置Ｂ，Ｃ相関処理結果４２を求めることができる。ま
た、複数の品種毎の各検査装置の不良分布マップの相関
度から、全品種合計の不良発生数が最小となるような前
記不良多数発生工程のプロセス条件値を求めることがで
きる。そして、データ処理部４は全品種合計の不良発生
数が最小となるような前記不良多数発生工程のプロセス
条件値を各検査装置（検査装置Ａ15，検査装置Ｂ25，検
査装置Ｃ35）直前の処理工程に指示する。

【００２１】

【発明の実施の形態】本発明の実施の形態について、以
下詳細に説明する。

【００２２】まず図２から図１７を用いて、各検査装置
の不良分布マップどうしの相関度計算処理、品種別不良
多数発生工程の特定及び品種別不良多数発生工程のプロ
セス条件の調整実施の形態について、機種の異なる三つ
の検査装置（最初の二つは異物または外観欠陥検査装
置、最後の一つは簡易プローブ検査装置）をモデルに説
明する。

【００２３】既に説明したように、同一のウェハを検出
方式の異なる検査装置Ａ15（異物検査装置），検査装置
Ｂ25（外観欠陥検査装置）で検査し、検出された異物や
外観欠陥等の不良の座標を元に不良分布マップを作成す
る。各検査装置による検査終了直後に検査装置Ｃ35（簡
易プローブ検査装置）で異物や外観欠陥等の不良の座標
付近で電気特性を試験する。この場合、もっとも捕捉率
の高い断線やショートを次の処理工程に影響を残さない
程度の微弱電流，微弱電圧を使用する小さなテスターで
確認する。または異物や外観欠陥等の不良の座標付近で
計測した３次元形状より回路特性をシミュレーションし
良・不良の判定を行ってもよい。検査装置Ａ15と検査装
置Ｃ35の不良分布マップの突き合わせを行うと、検査装
置Ａ15で検出した異物や外観欠陥等のあるチップが検査
装置Ｃ35で不良となっている場合（不良モード１）、検
査装置Ａ15で検出した異物や外観欠陥等のあるチップが
検査装置Ｃ35で不良とならない場合（不良モード２）、
検査装置Ａ15で検出できなかった異物や外観欠陥等のあ
るチップ（不良モード３）がある場合に分けて知ること
ができる。

【００２４】突き合わせ（重ね合わせ）結果をベン図に
表示すると図５から図６に示すような二つの場合に分類
できる。

【００２５】図５は異物を検出する検査装置Ａ15と簡易
プローブ検査をする検査装置Ｃ35の検査結果を突き合わ
せた場合のベン図である。

【００２６】ここで、円として表示される10aは検査装
置Ａ15で検出された異物チップ数、10bは検査装置Ｃ35
で検出された良品チップ数、10cは検査装置Ｃ35で検出
された救済チップ数、10dは検査装置Ａ15と検査装置Ｃ3
5の両方で検査された全チップ数を示す。

【００２７】今、検査装置Ａ15で異物が検出された（不
良）チップ数をNa（領域10a）、検査装置Ｃ35で不良と
なったチップ数をNb（領域10d−領域10b）と定義する。
検査装置Ａ15で異物検出されかつ検査装置Ｃ35で不良と
なったチップ数をNabとする。検査装置Ａ15または検査
装置Ｃ35で不良と判定された不良チップ数はNallは数１
により定義される。

【００２８】

【数１】

【００２９】そして２機種間の相関度の有無は数２によ
り計算される。

【００３０】

【数２】

【００３１】R1は、検査装置Ａ15の異物検出数を基準と
したときの検査装置Ｃ35の不良検出数を示す（数２）。
R1に対してはしきい値T1（例えば0.9）を設定してお
く。しきい値T1を越えた場合は検査装置Ａ15と検査装置
Ｃ35が不良チップが異物起因で不良となったことを示
す。

【００３２】図６は外観欠陥を検出する検査装置Ｂ25と
簡易プローブ検査を行う検査装置Ｃ35との間のベン図で
ある。

【００３３】ここで、円として表示される11aは検査装
置Ｂ25で検出された外観欠陥チップ数、11bは検査装置
Ｃ35で検出された良品チップ数、11cは検査装置Ｃ35で
検出された救済良品チップ数、11dは検査装置Ｂ25と検
査装置Ｃ35の両方で検査された全チップ数を示す。

【００３４】今、検査装置Ｂ25で外観欠陥が検出された
（不良）チップ数をMa（領域11a）、検査装置Ｃ35で不
良となったチップ数をMb（領域11d−領域11b）と定義す
る。検査装置Ｂ25で欠陥検出されかつ検査装置Ｃ35で不
良となったチップ数をMabとする。検査装置Ｂ25または
検査装置Ｃ35で不良と判定された不良チップ数はMallは
数３により定義される。

【００３５】

【数３】

【００３６】そして２機種間の相関度の有無は数４によ
り計算される。

【００３７】

【数４】

【００３８】R2は、検査装置Ｂ25の外観欠陥検出数を基
準としたときの検査装置Ｃ35の不良検出数を示す（数
２）。R2に対してはしきい値T2（例えば0.9）を設定し
ておく。しきい値T2を越えた場合は検査装置Ｂ25の外観
欠陥不良がもとで検査装置Ｃ35が不良となったことを示
す。

【００３９】図７から図１２は別の視点から求めた各検
査装置間の相関度判定方法である。この判定方法は数１
から数４の相関度と併用するか、単独で用いることがで
きる。

【００４０】図７から図９は検査装置Ａ15で検出した不
良チップ数と検査装置Ｃ35で検出した良品チップ数との
関係を示した図である。図中の実線は異物有りチップデ
ータの相関曲線、破線は異物無しチップデータの相関曲
線を示す。図７から図９で示されている曲線の相関係数
のしきい値をT3、曲線の傾きのしきい値をT4（負）とす
る。

【００４１】図７では検査装置Ａ15で検出した不良チッ
プ数の大小によらず、検査装置Ｃ35で検出した良品チッ
プ数は一定である。このときの曲線の相関係数と傾きは
各々しきい値T3，T4より小さい場合であるとする。この
ときは相関はないという判定をする。

【００４２】図８では検査装置Ａ15で検出した不良チッ
プ数が大きくなると、検査装置Ｃ35で検出した良品チッ
プ数は少なくなる場合である。このときの曲線の相関係
数と傾きの絶対値は各々しきい値T3，T4より大きい場合
であり、相関度計算処理では「相関ありこの工程では異
物起因のプローブ検査不良が多い。」という結果を出す
ことになる。この場合は検査装置Ａ15のプロセス条件値
の再調整を指示することになる。

【００４３】図９では検査装置Ａ15で検出した異物チッ
プ数が大きくなると、検査装置Ｃ35で検出した良品チッ
プ数が増える場合である。このときの曲線の相関係数と
傾きは各々しきい値T3，T4より大きいが、曲線の傾きは
しきい値T4と符号が逆である。相関度計算処理では「相
関なし。この工程では異物起因以外のプローブ検査不良
が多い。」という結果を出すことになる。

【００４４】図１０は図８の曲線上の各データの広がり
具合を示した図である。

【００４５】異物有りチップデータの相関係数をK1、相
関曲線の傾きをe1とする。また、異物無しチップデータ
の相関係数をK2、相関曲線の傾きをe2とする。ここで相
関係数の大小により、検査装置Ａ15と検査装置Ｃ35の相
関有り・無しを判定するしきい値をK0（例0.8）とす
る。

【００４６】異物有りチップの相関係数K1がしきい値K0
を越えている場合には検査装置Ａ15と検査装置Ｃ35との
間には相関があり、検査装置Ａ15で検出した異物起因で
検査装置Ｃ35のプローブ検査不良となると判定される。
この場合は検査装置Ａ15のプロセス条件値の再調整を指
示することになる。また異物無しチップデータの相関係
数K2がしきい値K0を越えている場合は、異物無しチップ
にも異物起因の別の不良発生要因があることになるた
め、検査装置Ａ15のプロセス条件値の再調整を指示する
ことになる。

【００４７】図１１から図１４は外観欠陥を検査する検
査装置Ｂ25とプローブ検査をする検査装置Ｃ35との関係
を示した図であり、判定方法は図７から図１０と同一で
ある。

【００４８】図１１から図１３は検査装置Ｂ25で検出し
た外観欠陥チップ数と検査装置Ｃ35で検出した良品チッ
プ数との関係を示した図である。図中の実線は外観欠陥
有りチップデータの相関曲線、破線は異物無しチップデ
ータの相関曲線を示す。図１１から図１３で示されてい
る曲線の相関係数のしきい値をT5、曲線の傾きのしきい
値をT6（負）とする。

【００４９】図１１では検査装置Ｂ25で検出した外観欠
陥チップ数の大小によらず、検査装置Ｃ35で検出した良
品チップ数は一定である。このときの曲線の相関係数と
傾きは各々しきい値T5，T6より小さい場合であるとす
る。このときは相関はないという判定をする。

【００５０】図１２では検査装置Ｂ25で検出した不良チ
ップ数が大きくなると、検査装置Ｃ35で検出した良品チ
ップ数は少なくなる場合である。このときの曲線の相関
係数と傾きの絶対値は各々しきい値T5，T6より大きい場
合であり、相関度計算処理では「相関ありこの工程では
外観欠陥起因のプローブ検査不良が多い。」という結果
を出すことになる。この場合は検査装置Ｂ25のプロセス
条件値の再調整を指示することになる。

【００５１】図１３では検査装置Ｂ25で検出した外観欠
陥チップ数が大きくなると、検査装置Ｃ35で検出した良
品チップ数が増える場合である。このときの曲線の相関
係数と傾きは各々しきい値T5，T6より大きいが、曲線の
傾きはしきい値T6と符号が逆である。相関度計算処理で
は「相関なし。この工程では外観欠陥起因以外のプロー
ブ検査不良が多い。」という結果を出すことになる。

【００５２】図１４は図１２の曲線上の各データの広が
り具合を示した図である。

【００５３】異物有りチップデータの相関係数をK3、相
関曲線の傾きをe3とする。また、異物無しチップデータ
の相関係数をK4、相関曲線の傾きをe4とする。ここで相
関係数の大小により、検査装置Ｂ25と検査装置Ｃ35の相
関有り・無しを判定するしきい値をK0'（例0.8）とす
る。

【００５４】異物有りチップの相関係数K1がしきい値K
0'を越えている場合には検査装置Ｂ25と検査装置Ｃ35と
の間には相関があり、検査装置Ｂ25で検出した外観欠陥
起因で検査装置Ｃ35のプローブ検査不良となると判定さ
れる。この場合は検査装置Ｂ25のプロセス条件値の再調
整を指示することになる。また外観欠陥無しチップデー
タの相関係数K2がしきい値K0'を越えている場合は、外
観欠陥無しチップにも異物起因の別の不良発生要因があ
ることになるため、検査装置Ｂ25のプロセス条件値の再
調整を指示することになる。

【００５５】図７から図１４の説明では相関曲線データ
の構成単位として、検査装置Ｃ35のプローブ検査の判定
単位となっているチップを用いていたが、フェイルビッ
トマップで用いられているビット数単位，異物数単位，
外観欠陥数単位、同一ウェハ内の全チップを合計したウ
ェハ単位、同一ロット内の全ウェハを合計した単位を用
いてもよい。

【００５６】図１５は検査装置Ａ15または検査装置Ｂ25
の検査直後に不良座標の電気特性(断線やショート）を
みる小型テスターの図である。

【００５７】データ処理部４は検査装置Ａデータベース
14または検査装置Ｂデータベース24より異物または外観
欠陥等の不良検出箇所（検査装置Ａ，Ｂ不良箇所73）の
座標データを検査装置Ｃ35に送る。検査装置Ｃ35は得ら
れた座標データをもとに小型テスター351，352を前記不
良検出箇所を含むチップ内回路配線72に接触させ、断
線，ショートの有無の検査を行う。検査結果は検査装置
Ｃデータベースに格納され、検査装置Ａ15または検査装
置Ｂ25の検査結果との相関度解析計算に使用される。

【００５８】図１６は検査装置Ａ15または検査装置Ｂ25
の検査直後に不良座標付近の回路の３次元形状を測定
し、測定された形状から回路特性をシミュレーションす
る場合の模式図である。

【００５９】図１５と同様に、データ処理部４は検査装
置Ａデータベース14または検査装置Ｂデータベース24よ
り異物または外観欠陥等の不良検出箇所（検査装置Ａ，
Ｂ不良箇所73）の座標データを検査装置Ｃ35に送る。検
査装置Ｃ35は得られた座標データをもとに異なる方向か
らＣＣＤカメラ353，354で観察し、検査装置Ａ，Ｂ不良
箇所を含むチップ内回路配線の３次元立体形状を生成す
る。次にあらかじめ全処理工程終了後のプローブ検査結
果（電気特性）とすでに測定済みの数多くの３次元立体
形状から求められている電気特性のシミュレーションデ
ータベース355と今回生成された３次元立体形状とを照
合して断線やショートが起きているかどうかを推定す
る。この推定結果を検査装置Ｃデータベースに取り込
み、相関度計算を行う。

【００６０】図１７は本発明による検査の流れに関する
概念をまとめた。

【００６１】まず、各検査装置でモニターするウェハの
品種名，工程名，ロットＮＯを初期設定する。ウェハを
投入し、処理工程Ｎ81終了後検査装置Ａ15で異物を検出
し、その直後に検査装置Ｃ35で簡易プローブ検査する。
次に処理工程Ｍ82終了後に検査装置Ｂ25で外観欠陥を検
出し、その直後に検査装置Ｃ35で簡易プローブ検査を行
う。処理工程の進捗に従って、各検査装置間の相関度計
算処理を一定間隔で自動的に行い、各々設定済みのしき
い値を超えた場合には当該工程のプロセス条件値の再調
整を実施し、ウェハの高い歩留りが維持できるようにす
る。

【００６２】本発明の実施例は、半導体ウェハ上の異物
や外観欠陥の検査を例にとり説明を行ったが、検査の対
象はウェハの各チップ内のビット単位の検査（フェイル
ビット検査）も同様に考えられ、相関度計算処理にフェ
イルビット検査装置と検査装置Ａ15，検査装置Ｂ25，検
査装置Ｃ35との相関判定を加えてもよい。この場合は各
ビット単位で相関度を比較することになるため、データ
量が増え信頼度が増すことになる。

【００６３】また相関度比較の単位各工程により、ビッ
ト単位，チップ単位に加えて、外観欠陥発生場所単位，
異物発生場所単位，ウェハ単位，ロット単位で行っても
よい。

【００６４】また製品の対象も半導体ウェハ以外にプリ
ント基板，ＴＦＴ液晶表示装置，プラズマディスプレイ
型表示装置，磁気ディスク基板等、広い範囲の電子部品
の高歩留製造に適用できる。

【００６５】

【発明の効果】本発明によれば、半導体ウェハ，プリン
ト基板，ＴＦＴ液晶表示装置，プラズマディスプレイ型
表示装置，磁気ディスク基板の製造で、常時、プロセス
条件値を最適に保つことができるので、高歩留り製造に
大きく寄与することができる。

【図面の簡単な説明】

【図１】本発明の実施例を示す処理のブロック図。

【図２】検査装置Ａの異物発生箇所を示す説明図。

【図３】検査装置Ｂの外観欠陥発生箇所を示す説明図。

【図４】検査装置Ｃのプローブ検査不良箇所を示す説明
図。

【図５】検査装置Ａと検査装置Ｃのベンの説明図。

【図６】検査装置Ｂと検査装置Ｃのベンの説明図。

【図７】検査装置Ａと検査装置Ｃの相関曲線を示す特性
図。

【図８】検査装置Ａと検査装置Ｃの相関曲線を示す特性
図。

【図９】検査装置Ａと検査装置Ｃの相関曲線を示す特性
図。

【図１０】検査装置Ａと検査装置Ｃの相関曲線を示す特
性図。

【図１１】検査装置Ｂと検査装置Ｃの相関曲線を示す特
性図。

【図１２】検査装置Ｂと検査装置Ｃの相関曲線を示す特
性図。

【図１３】検査装置Ｂと検査装置Ｃの相関曲線を示す特
性図。

【図１４】検査装置Ｂと検査装置Ｃの相関曲線を示す特
性図。

【図１５】簡易プローブ検査の第一の実施例を示す説明
図。

【図１６】簡易プローブ検査の第二の実施例を示す説明
図。

【図１７】本発明による検査の流れに関する概念を示す
ブロック図。

【符号の説明】

１…検査装置群管理システム、１１…検査装置Ａ品種
名、１２…検査装置Ａ工程名、１３…検査装置Ａロット
ＮＯ、１４…検査装置Ａデータベース、１５…検査装置
Ａ、２１…検査装置Ｃ品種名、２２…検査装置Ｃ工程
名、２３…検査装置ＣロットＮＯ、２４…検査装置Ｃデ
ータベース、２５…検査装置Ｃ、３１…検査装置Ｂ品種
名、３２…検査装置Ｂ工程名、３３…検査装置Ｂロット
ＮＯ、３４…検査装置Ｂデータベース、４…データ処理
部、４１…検査装置Ａ，Ｃ相関処理結果、４２…検査装
置Ｂ，Ｃ相関処理結果。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大島 良正 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

Claims (10)

【特許請求の範囲】
1. 【請求項１】複数の処理工程からなる半導体装置の製造
   ラインにおいて、所定の処理工程を経た半導体装置を検
   出方式の異なる複数の検査装置を用いて特定品種の半導
   体装置を常時抜き取りまたは全数検査した直後に、前記
   複数の検査装置で検出された不良箇所の多い半導体装置
   上の一部の領域について、その後の処理工程に影響を与
   えない微小電流、電圧を印加して断線，ショートを感知
   する簡易プローブ検査を実施し、前記複数の検査装置で
   検出された検査結果と前記簡易プローブ検査結果の相関
   度比較を行って、最終プローブ検査で致命不良が多数発
   生する可能性の高い処理工程を早期に特定し、前記工程
   のプロセス条件の再調整を行うことを特徴とする半導体
   装置製造方法。
2. 【請求項２】請求項１において、相関曲線データ構成の
   単位が半導体装置の同一ウェハ内のビット数単位，異物
   数単位，外観欠陥数単位，チップ単位と同一ロット内の
   ウェハ単位である半導体装置製造方法。
3. 【請求項３】複数品種の半導体装置を常時抜き取りまた
   は全数検査し、各品種毎にプロセス条件値の再調整を行
   う請求項１または請求項２に記載の半導体装置製造方
   法。
4. 【請求項４】複数品種の半導体装置を常時抜き取りまた
   は全数検査し、全品種総合の不良率が最低となるように
   プロセス条件値の再調整を行う請求項１または請求項２
   に記載の半導体装置製造方法。
5. 【請求項５】請求項１，２，３または４に記載の半導体
   装置製造方法で製造された半導体装置。
6. 【請求項６】複数の処理工程からなる半導体装置の製造
   ラインにおいて、所定の処理工程を経た半導体装置を検
   出方式の異なる複数の検査装置を用いて特定品種の半導
   体装置を常時抜き取りまたは全数検査した直後に、前記
   複数の検査装置で検出された不良箇所の多い半導体装置
   上の一部の領域について、回路パターンの非接触式３次
   元計測を行って回路の動作特性をシミュレーションし、
   前記複数の検査装置で検出された検査結果と前記シミュ
   レーション結果の相関度比較を行って、最終プローブ検
   査で致命不良が多数発生する可能性の高い処理工程を早
   期に特定し、前記工程のプロセス条件の再調整を行うこ
   とを特徴とする半導体装置製造方法。
7. 【請求項７】請求項６において、相関曲線データ構成の
   単位が半導体装置の同一ウェハ内のビット数単位，異物
   数単位，外観欠陥数単位，チップ単位と同一ロット内の
   ウェハ単位である半導体装置製造方法。
8. 【請求項８】複数品種の半導体装置を常時抜き取りまた
   は全数検査し、各品種毎にプロセス条件値の再調整を行
   う請求項６または請求項７に記載の半導体装置製造方
   法。
9. 【請求項９】複数品種の半導体装置を常時抜き取りまた
   は全数検査し、全品種総合の不良率が最低となるように
   プロセス条件値の再調整を行う請求項６または請求項７
   に記載の半導体装置製造方法。
10. 【請求項１０】請求項６，７，８または９いずれかに記
    載の半導体装置製造方法で製造された半導体装置。