JPH1174326A - 半導体断面観察装置 - Google Patents

半導体断面観察装置

Info

Publication number
JPH1174326A
JPH1174326A JP23427097A JP23427097A JPH1174326A JP H1174326 A JPH1174326 A JP H1174326A JP 23427097 A JP23427097 A JP 23427097A JP 23427097 A JP23427097 A JP 23427097A JP H1174326 A JPH1174326 A JP H1174326A
Authority
JP
Japan
Prior art keywords
semiconductor
cross
shape
simulation
image information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23427097A
Other languages
English (en)
Inventor
Takaaki Kumazawa
孝明 熊沢
Seiji Ishikawa
誠二 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23427097A priority Critical patent/JPH1174326A/ja
Publication of JPH1174326A publication Critical patent/JPH1174326A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 利用者に煩雑な作業を要求せずに、また、検
査対象の半導体を破損することなく、異常部分が周辺回
路へ与える影響を把握可能とする断面形状を提示する半
導体断面観察装置を提供する。 【解決手段】 半導体の表面形状を測定し、表面形状を
表す画像情報を生成する測定手段22と、生成した表面
形状の画像情報から異常パターンを検出する検出手段2
3と、検出した異常パターンを基に該異常パターンの原
因を仮定し、前記半導体の製造工程および該製造工程に
おける処理内容を表す情報を基に、前記異常パターンを
含む半導体の立体的な内部構造を表す画像情報、およ
び、該画像情報により定まる前記半導体の断面形状を表
す画像情報を、シミュレーションにより生成するシミュ
レーション手段31と、画像情報を表示するための表示
手段13,15とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体の異常の解
析を行うための装置に係り、特に、半導体の断面形状を
シミュレーションにより求め表示する半導体断面観察装
置に関する。
【0002】
【従来の技術】半導体ウエハは、成膜、露光、エッチン
グ等の処理を複数の製造装置使って繰り返し行い、ウエ
ハ上にパターンを積み上げることにより製造される。製
造途中での異物の混入や、製造装置の不調が生じた場
合、ウエハ上のパターンには欠陥や変形が生じる。この
ようなパターンの異常を発見するために、散乱光や電子
線を用いた検査や形状観察が行われている。ただし、こ
れらの検査や観察は、工期短縮の必要性から全ての工程
で行うことは困難であり、現実には、製造工程の途中に
設けた検査工程で行われる。このため、異常の検出がな
された時点では、異常が発生した層の上に、既にいくつ
かのパターン層が積み上げられていることがある。従っ
て、検出した異常が半導体の動作に影響するものである
かどうかを判定するためには、デバイス内部の形状を把
握する必要がある。
【0003】デバイス内部の形状を観察する手法として
は、F.I.B.(Focused Ion Beam)を使ってウエハ上
の目的の位置を切断し、その断面形状をSEM(走査型
電子顕微鏡)により観察する方法や、上の層をエッチン
グすることにより異物の有無やパターンの形状不良の観
察をおこなう方法がある。また、特開平4−14205
5号公報には、顕微鏡の焦点を変えることにより得られ
る画像を重ね合わせることによりデバイスの内部構造を
表示する方法が示されている。
【0004】一方、特公平6−16475号公報には、
製品の処理条件の来歴に基づいて該工程における不純物
濃度や形状等についてプロセスシミュレーション、デバ
イスシミュレーション、回路シミュレーションを行うこ
とで、実際のプロセスを再現する方法が記載されてい
る。ただし、この技術は、最終的な半導体回路の動作特
性を予測して、製造工程の処理条件を適正化するための
ものであり、製造途中で発生した異常や不良の解析に利
用できるものではなかった。
【0005】
【発明が解決しようとする課題】プロセスの微細化によ
り、半導体ウエハの各素子は1mm以下の寸法パターンを
有する。このため、F.I.B.による方法では、SEM
を使って切断部を観察しながら切断を行う必要があり、
作業者に高い技能が要求される。そして、このために適
正位置の断面を得ることに失敗し、不良解析の機会を失
う場合がある。また、半導体ウエハは、数百の工程と数
十枚の露光マスクにより生成される複雑な3次元形状を
なすため、断面のSEM画像から直ちに、異常が発生し
た工程や、異常部分が周辺回路に与える影響を特定する
ことは困難である。
【0006】エッチングによる方法では、異常の原因と
なる異物を同時にエッチングしてしまい、原因の解析が
できなくなることがある。また、F.I.B.による方法
と同様に、利用者に面倒で時間のかかる作業を要求し、
検査対象の半導体ウエハは破損してしまう。
【0007】特開平4−142055号公報の方法は、
処理を終えたデバイスについて内部形状の異常を検出す
ることができるが、その工程に至る過程のパターン形状
の変化を立体的に把握して、異常部分の周辺回路(特に
パターン下方向)への影響を調べることはできない。
【0008】そこで、本発明は、利用者に煩雑な作業を
要求せずに、また、検査対象の半導体を破損することな
く、異常部分が周辺回路へ与える影響を把握可能とする
半導体断面形状を提示する半導体断面観察装置を提供す
ることを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、半導体の表面形状を測定し、表面形状を
表す画像情報を生成する測定手段と、生成した表面形状
の画像情報から異常パターンを検出する検出手段と、検
出した異常パターンを基に該異常パターンの原因を仮定
し、前記半導体の製造工程および該製造工程における処
理内容を表す情報を基に、前記異常パターンを含む半導
体の立体的な内部構造を表す画像情報、および、該画像
情報により定まる前記半導体の断面形状を表す画像情報
を、シミュレーションにより生成するシミュレーション
手段と、画像情報を表示するための表示手段とを備える
ことを特徴とする半導体断面観察装置を提供する。
【0010】このような半導体断面観察装置によれば、
検査対象の半導体には非接触で、異常部分が周辺回路へ
与える影響を把握可能とする半導体断面形状を自動的に
提示することができる。
【0011】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照して説明する。
【0012】本実施形態に係る半導体断面観察装置は、
半導体製造ライン内のある検査工程に対応して設置さ
れ、半導体の表面パターンより検出した異常部分の断面
形状をシミュレーションにより推定し表示するものであ
る。この断面形状の表示により、利用者は、異物などの
異常部分が、周辺回路(配線や穴を含む)の断線や短絡
などの不良を引き起こすものであるかどうかを確認する
ことができる。また、これらの検査および解析は、検査
対象の半導体を破損させるこなく実施できる。
【0013】図1に、半導体断面観察装置のブロック構
成を示す。
【0014】半導体断面観察装置10は、半導体の表面
パターンの検査を行うためのウエハ観察部20と、異常
部分を含め半導体の形状を推定するための形状シミュレ
ーション部30と、データ処理部15とを有する。
【0015】ウエハ観察部20は、ウエハの表面形状を
測定するSEMを有する外観検出部22と、外観検出部
22の制御と測定結果の処理を行う制御部23と、その
処理により得られる異常パターンの位置および大きさを
示す情報が格納される検査座標データベース21とを備
える。異常パターンの検出は、外観検出部22で得た表
面形状と、予め定められた正常な表面形状との比較によ
り行われる。
【0016】形状シミュレーション部30は、形状シミ
ュレータ31と、形状シミュレーションのための設計情
報が格納される設計仕様データベース33と、シミュレ
ーション結果が格納される形状データベース32とを備
える。設計仕様データベース33には、複数の半導体装
置の露光マスクと各工程のプロセス条件を記述したプロ
セスフローを示す設計情報が予め格納されている。形状
シミュレータ31は、ソフトウェア処理による形状シミ
ュレータの機能を持ち、設計仕様データベース33の設
計情報を基に3次元の形状データを生成し、形状データ
ベース32に格納する。
【0017】データ処理部15は、制御部23および形
状シミュレータ31の管理と、処理結果の表示を行う。
利用者からの指示の受付と、処理結果の表示を行うた
め、データ処理部15には、キーボード12、マウス1
4、および、CRT(ディスプレイ)13が接続されて
いる。なお、以上のデータ処理部15、形状シミュレー
タ31および制御部23は、コンピュータ11により実
現される。
【0018】ここで、半導体断面観察装置10の運用形
態と動作の概要について、図2および図3を用いて説明
する。
【0019】図2に示すように、製造ライン40には、
例えば、半導体の複数層分の形成を行う製造工程の後に
検査工程が設けられる。検査工程に設けられた検査装置
41は、例えばパターンマッチングにより、表面形状の
異常パターンの位置を検出する。異常パターンを検出さ
れた半導体ウエハ42は、半導体断面観察装置10の外
観検出部22に送られて、異常位置の周辺の表面形状を
詳細に測定される。この測定結果は、検査用コンピュー
タで処理され、異常部分の位置および大きさを高精度に
検出される。また、データ処理部15は、測定結果が示
す表面パターン形状44をCRT13に表示させる(以
上、図3のステップ50)。そして、異常部分の形状か
ら断面形状の観察の要否を判定する(ステップ51)。
この判定は、例えば異常部分の面積に応じてコンピュー
タ11が自動で行うか、表示画像を基に利用者が行う。
そして、断面形状の観察が必要な場合は形状シミュレー
タ部30を起動し、不要な場合には、次の異常部分の観
察を開始する(ステップ52)。
【0020】起動された形状シミュレータ部30は、ま
ず、検査工程以前の製造工程で異常を引き起こしている
工程と、その異常の内容を仮定する(ステップ53)。
異常の内容としては、異物の発生、露光マスクの合わせ
ズレ、寸法の変化等が仮定される。そして、形状シミュ
レータ部30では、この仮定を考慮して、検査工程前の
複数の製造工程における半導体ウエハの形状をシミュレ
ーションする(ステップ54)。この結果は、3次元形
状データおよび表面形状データとして形状データベース
32に格納される。表面形状データは、データ処理部1
5により、表面形状46としてCRT13に表示される
と共に、外観検出部22で検出された表面形状44と比
較され、一致するか否かを判定される(ステップ5
6)。この比較は、例えばデータ処理部15が形状デー
タの比較演算により行うか、利用者が表示画像を基に行
う。形状が不一致の場合、上記ステップ53の仮定が正
しくないと判断できるため、別の製造工程または異常の
内容を新たに仮定して(ステップ57)、上記ステップ
54〜56の処理を繰り返す。形状が一致した場合に
は、データ処理部15が、上記仮定を考慮した異常部分
の断面形状47をCRT13に表示する(ステップ5
8)。また、必要に応じて、半導体ウエハの表面形状お
よび断面形状を、各製造工程の終了時点毎に表示した
り、断面の向きを変えて表示する(ステップ59)。こ
れにより、利用者は、異常部分が周辺回路に与える影響
を詳細に把握することが可能となる。
【0021】図4に、検査座標データベース21の格納
情報のフォーマットを示す。外観検出部22の測定情報
は、制御部23で処理されて、品種名、ロット番号、ウ
エハ番号、工程名、異物座標(x,y)および異物サイ
ズ[μm]として検査座標データベース21に格納され
る。異物座標および異物サイズは、検出した各異常部分
毎に組で設定される。また、図示はしていないが、検査
座標データベース21には、正常パターンとの不一致部
分を表す画像情報も格納される。
【0022】以下、形状シミュレーション部30につい
て詳細に説明する。
【0023】ソフトウェア処理により実現される形状シ
ミュレータ31は、図5に示すように、機能ブロックと
して、3次元形状データおよび表面形状データを生成す
る形状生成モジュール71と、2次元の断面形状データ
を生成する断面形状生成モジュール72とにより構成さ
れる。形状生成モジュール71により生成された3次元
形状データは、形状データベース73に格納され、断面
形状生成モジュール72の断面形状データの生成に利用
される。
【0024】形状生成モジュール71は、図6に示すよ
うに、入力変換部83、露光シミュレータ91、エッチ
ングシミュレータ92、および、成膜シミュレータ93
により構成される。入力変換部83は、設計仕様データ
ベース33に格納されている露光マスク情報81と、各
工程のプロセス条件を表すプロセスフロー情報82を、
各シミュレータ91〜93の入力形式に変換する。図7
および図8に、シミュレータの入力情報のフォーマット
を示す。図7に示すように、露光マスク情報110は、
露光マスクの形状データを各露光マスク毎に有する。図
8に示すプロセスフロー情報111には、各工程の工程
名や、膜厚、エッチング量等の設計値が含まれる。
【0025】ここで、形状シミュレータ31による形状
生成の具体例を、図9〜図11を用いて説明する。CV
Dによる成膜工程では、成膜シミュレータ93が、図9
に示すように、プロセスフロー情報111を基に、半導
体表面112上に垂直方向に成長させた膜を形成するシ
ミュレーションを行う。露光シミュレータ91は、図1
0に示すように、露光マスク情報81を基に、布露光マ
スクのパターン形状114から光の強度分を求め、半導
体表面にレジストパターン形状115を転写するシミュ
レーションを行う。そして、ドライエッジングの工程に
ついては、エッチングシミュレータ92が、プロセスフ
ロー情報111を基に、図11に示すように、レジスト
パターン(116)のない部分117の下地膜118を
除去するシミュレーションを行う。
【0026】図12に、異物が存在する場合の形状シミ
ュレータ31の処理フローを示す。
【0027】形状シミュレータ31は、まず、異物が形
成された製造工程を仮定し(ステップ120)、その製
造工程の直前の半導体ウエハの3次元形状データをシミ
ュレーションにより生成する(ステップ121)。シミ
ュレーションでは、プロセスフロー情報に従って、成
膜、露光、エッジング等の処理を繰り返す。
【0028】次に、形状シミュレータ31は、このよう
にして生成した下地の上に、検査結果の異物131(図
13参照)を、異物座標(X0,Y0)と異物サイズrに
従い形成する(ステップ122)。なお、ウエハ観察部
20で検出された異物は、図14に示すように円形にモ
デル化される。具体的には、実際に検出した異物形状1
36についてその重心Gから境界面までの距離tの平均
値を求め、その平均値rを半径とする円137を、モデ
ル化した異物形状とする。
【0029】続いて、形状シミュレータ31は、異物を
検出した検査工程までの残りの製造工程について、半導
体ウエハの3次元形状データをシミュレーションにより
生成する。ここでも、シミュレーションでは、プロセス
フロー情報に従って、成膜、露光、エッチング等の処理
を繰り返す(ステップ123,126)。そして、工程
毎に、3次元形状データを生成し、検査工程まで生成し
た場合には、さらに、半導体ウエハの表面形状を示す表
面形状データを生成して、形状データベース32に格納
する(ステップ124)。これにより、形状データベー
ス32には、図12に示すように、品種名、ロット番
号、ウエハ番号、異常発生工程、表面形状データ、およ
び、3次元形状データが格納される(ステップ12
6)。
【0030】そして、シミュレーションによる表面形状
と、実際に測定した表面形状とをパターンマッチングに
より比較する(ステップ127,128)。この際の、
比較対象の各表面形状は、差分フィルタにより表面画像
から線や縁を抽出したものである。表面形状が一致しな
い場合には、ステップ124で格納した表面形状データ
および3次元形状データを消去し(ステップ130)、
異物の発生工程を変更して(ステップ132)、上記ス
テップ121以降の処理を繰り返す。ここで、異物の発
生工程が検査工程となる場合には処理を終了する。上記
ステップ128で表面形状が一致した場合には、断面形
状生成モジュール72を起動し、断面形状を算出させる
(ステップ129)。
【0031】断面形状生成モジュール72は、図16に
示すように、形状データベース32の3次元形状データ
を基に、指定された切断面の断面形状データ47を生成
する。この断面形状データの生成および表示は、図17
に示す処理フローに従い、断面形状生成モジュール72
およびデータ処理部15により実施される。
【0032】上記ステップ128(160)で表面形状
が一致すると、データ処理部15は、表示している表面
形状におけるマウス14等の操作により切断面の位置お
よび方向の指定を利用者から受け、その位置情報を断面
形状生成モジュール72に指定する(ステップ16
1)。断面形状生成モジュール72は、指定された位置
に対応する3次元形状データを形状データベース32で
検索し(ステップ162)、検索したデータを処理し
て、断面形状データ47を算出する(ステップ16
3)。算出された断面形状データ47はデータ処理部1
5によりCRT13に表示される(ステップ164)。
【0033】利用者から切断面の方向の変更を指示され
た場合、データ処理部15は、その位置情報を断面形状
生成モジュール72に出して新たな切断面の断面形状デ
ータを生成させ、表示する。さらに、利用者から工程ご
との表示を指示された場合には、断面形状生成モジュー
ル72に、工程毎に断面形状データの生成を行わせ、そ
れを段階的に表示する。
【0034】なお、以上では異物の発生工程のみを形状
シミュレーションのパラメータとしたが、異物の大きさ
や成分をパラメータに含めるようにしてもよい。
【0035】次に、露光マスクの合わせズレや寸法の変
化が存在する場合の形状シミュレータ31の処理につい
て、図18を用いて説明する。
【0036】形状シミュレータ31は、制御部23で検
出された、正常なパターンとの不一致部分が広範囲に連
続的に分布する場合、露光時の異常を疑う。まず、設計
仕様データベース33で、不一致部分のパターンと同内
容の形状を表す露光マスク81を検索する(ステップ1
70)。そして、検索した露光マスク81が不一致部分
のパターンに一致するように、露光マスク81の位置や
縮尺を変更する。そして、変更した露光マスクを用い
て、検査工程まで成膜、露光、エッチングのシミュレー
ションを繰り返し、3次元形状データを工程毎に形状デ
ータベース32に格納する(ステップ173,174,
176)。そして、利用者より指定された切断面におけ
る断面形状を求める(ステップ177)。もちろん、図
12と同様に、表面形状を比較して、一致しない場合に
は他のマスクについて上記の処理を繰り返すようにして
もよい。
【0037】以上にように、本実施形態の装置によれ
ば、利用者は、目的位置の断面形状を容易に観察するこ
とができ、異常部分が周辺回路に与える影響を把握する
ことができる。また、この観察は検査対象の半導体を破
壊せずに行えるため、不良サンプルの損失もない。さら
に、製造工程の順序に従ってパターン形状の変化を観察
できるため、デバイス構造が複雑な場合でも、異常の発
生メカニズムの把握が容易になる。こうしたことによっ
て、異常解析の効率化を図ることができる。
【0038】
【発明の効果】以上で説明したように、本発明によれ
ば、利用者に煩雑な作業を要求せずに、また、検査対象
の半導体を破損することなく、異常部分が周辺回路へ与
える影響を把握可能とする半導体断面形状を提示する半
導体断面観察装置を提供することができる。
【図面の簡単な説明】
【図1】 本発明による断面形状観察装置の構成例を示
すブロック図である。
【図2】 断面形状観察装置の利用形態の概要を示す図
である。
【図3】 断面形状観察装置の動作の概要を示す処理フ
ローである。
【図4】 検査座標データベースの格納データの形式を
示す図である。
【図5】 形状シミュレータの機能構成を示す図であ
る。
【図6】 形状生成モジュールの機能構成を示す図であ
る。
【図7】 露光マスク情報の形式の一例を示す図であ
る。
【図8】 プロセスフロー情報の形式の一例を示す図で
ある。
【図9】 成膜シミュレータの機能を説明するための図
である。
【図10】 露光シミュレータの機能を説明するための
図である。
【図11】 エッチングシミュレータの機能を説明する
ための図である。
【図12】 異物が存在する場合の形状シミュレータの
処理フローである。
【図13】 異物生成用のマスク情報を示す図である。
【図14】 異物形状のモデル化の例を示す図である。
【図15】 形状データベースの格納データの形式を示
す図である。
【図16】 断面形状生成モジュールの機能を説明する
ための図である。
【図17】 断面形状データを生成処理の処理フローで
ある。
【図18】 露光マスクに異常がある場合の形状シミュ
レータの処理フローである。
【符号の説明】
10 半導体断面観察装置 11 コンピュータ 12 キーボード 13 CRT(ディスプレイ) 14 マウス 15 データ処理部 20 ウエハ観察部 21 検査座標データベース 22 外観検出部 23 制御部 30 形状シミュレーション部 31 形状シミュレータ 32 形状データベース 33 設計仕様データベース 41 検査装置 42 異常パターンを持つウエハ 71 形状生成モジュール 72 断面形状生成モジュール 91 露光シミュレータ 92 エッチングシミュレータ 93 成膜シミュレータ

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】半導体の表面形状を測定し、表面形状を表
    す画像情報を生成する測定手段と、 生成した表面形状の画像情報から異常パターンを検出す
    る検出手段と、 検出した異常パターンを基に該異常パターンの原因を仮
    定し、前記半導体の製造工程および該製造工程における
    処理内容を表す情報を基に、前記異常パターンを含む半
    導体の立体的な内部構造を表す画像情報、および、該画
    像情報により定まる前記半導体の断面形状を表す画像情
    報を、シミュレーションにより生成するシミュレーショ
    ン手段と、 画像情報を表示するための表示手段とを備えることを特
    徴とする半導体断面観察装置。
  2. 【請求項2】請求項1記載の半導体断面観察装置におい
    て、 前記異常パターンの原因には、異物が含まれ、 前記シミュレーション手段は、異物が混入した製造工程
    と、該異物の位置および大きさとを仮定して、シミュレ
    ーションを行うことを特徴とする半導体断面観察装置。
  3. 【請求項3】請求項1記載の半導体断面観察装置におい
    て、 前記異常パターンの原因には、露光マスクの異常が含ま
    れ、 前記シミュレーション手段は、異常原因の露光マスク
    と、該露光マスクの位置または縮尺のズレとを仮定し
    て、シミュレーションを行うことを特徴とする半導体断
    面観察装置。
  4. 【請求項4】請求項1記載の半導体断面観察装置におい
    て、 前記シミュレーション手段は、さらに、生成した前記半
    導体の立体的な内部構造を表す画像情報により定まる前
    記半導体の表面形状を表す画像情報を生成する機能を有
    し、 該表面形状を表す画像情報と、前記測定手段の生成した
    画像情報との比較により、前記仮定した原因の妥当性を
    判定するための手段を、さらに備えることを特徴とする
    半導体断面観察装置。
  5. 【請求項5】請求項4記載の半導体断面観察装置におい
    て、 前記シミュレーション手段は、前記仮定した原因が妥当
    でないと判定された場合、別の原因を仮定して前記シミ
    ュレーションを繰り返すことを特徴とする半導体断面観
    察装置。
  6. 【請求項6】請求項1記載の半導体断面観察装置におい
    て、 前記シミュレーション手段は、前記シミュレーションを
    前記半導体の各製造工程毎に段階的に行い、前記断面形
    状を表す画像情報を、各製造工程毎に生成することを特
    徴とする半導体断面観察装置。
  7. 【請求項7】請求項1記載の半導体断面観察装置におい
    て、 前記断面形状の切断面の位置および方向の指定を受ける
    入力手段を、さらに備え、 前記シミュレーション手段は、指定された位置および方
    向の切断面における断面形状を表す画像情報を生成する
    ことを特徴とする半導体断面観察装置。
JP23427097A 1997-08-29 1997-08-29 半導体断面観察装置 Pending JPH1174326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23427097A JPH1174326A (ja) 1997-08-29 1997-08-29 半導体断面観察装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23427097A JPH1174326A (ja) 1997-08-29 1997-08-29 半導体断面観察装置

Publications (1)

Publication Number Publication Date
JPH1174326A true JPH1174326A (ja) 1999-03-16

Family

ID=16968345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23427097A Pending JPH1174326A (ja) 1997-08-29 1997-08-29 半導体断面観察装置

Country Status (1)

Country Link
JP (1) JPH1174326A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657735B2 (en) 2000-09-12 2003-12-02 Kabushiki Kaisha Toshiba Method of evaluating critical locations on a semiconductor apparatus pattern
US7664614B2 (en) * 2007-11-02 2010-02-16 United Microelectronics Corp. Method of inspecting photomask defect
US20110200245A1 (en) * 2010-02-17 2011-08-18 The Boeing Company Integration of manufacturing control functions using a multi-functional vision system
JP2012186394A (ja) * 2011-03-07 2012-09-27 Mizuho Information & Research Institute Inc プラズマ加工形状シミュレーション装置及びプログラム
KR20140033463A (ko) * 2011-06-08 2014-03-18 케이엘에이-텐코 코포레이션 결함 관련 애플리케이션에 대한 3차원 표현 사용

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657735B2 (en) 2000-09-12 2003-12-02 Kabushiki Kaisha Toshiba Method of evaluating critical locations on a semiconductor apparatus pattern
US7664614B2 (en) * 2007-11-02 2010-02-16 United Microelectronics Corp. Method of inspecting photomask defect
US20110200245A1 (en) * 2010-02-17 2011-08-18 The Boeing Company Integration of manufacturing control functions using a multi-functional vision system
US9377778B2 (en) * 2010-02-17 2016-06-28 The Boeing Company Integration of manufacturing control functions using a multi-functional vision system
JP2012186394A (ja) * 2011-03-07 2012-09-27 Mizuho Information & Research Institute Inc プラズマ加工形状シミュレーション装置及びプログラム
KR20140033463A (ko) * 2011-06-08 2014-03-18 케이엘에이-텐코 코포레이션 결함 관련 애플리케이션에 대한 3차원 표현 사용
JP2014517312A (ja) * 2011-06-08 2014-07-17 ケーエルエー−テンカー コーポレイション 欠陥に関係する用途のための三次元表現の使用
JP2017032589A (ja) * 2011-06-08 2017-02-09 ケーエルエー−テンカー コーポレイション 欠陥に関係する用途のための三次元表現の使用
TWI669766B (zh) * 2011-06-08 2019-08-21 美商克萊譚克公司 將三維表現用於缺陷相關之應用

Similar Documents

Publication Publication Date Title
JP4791267B2 (ja) 欠陥検査システム
US8995748B2 (en) Defect image processing apparatus, defect image processing method, semiconductor defect classifying apparatus, and semiconductor defect classifying method
US7835566B2 (en) All surface data for use in substrate inspection
US8526710B2 (en) Defect review method and apparatus
US9335277B2 (en) Region-of-interest determination apparatus, observation tool or inspection tool, region-of-interest determination method, and observation method or inspection method using region-of-interest determination method
US6687633B2 (en) Inspection system, inspection apparatus, inspection program, and production method of semiconductor devices
JP4950550B2 (ja) パターン合わせずれ計測方法およびプログラム
CN108431936A (zh) 基于形状的分组
JP4126189B2 (ja) 検査条件設定プログラム、検査装置および検査システム
KR101521190B1 (ko) 제조 툴에 대한 레시피를 생성하는 방법 및 그 시스템
JP5389456B2 (ja) 欠陥検査装置および欠陥検査方法
JPH1174326A (ja) 半導体断面観察装置
JP5323457B2 (ja) 観察条件決定支援装置および観察条件決定支援方法
JP3665215B2 (ja) 異常原因特定システムおよびその方法
JP3443083B2 (ja) 半導体装置のパターンの危険箇所情報の評価方法
WO2001054186A1 (fr) Procede d'analyse de defaillances utilisant un microscope a emission, systeme correspondant et procede de production de dispositifs a semiconducteur
JP3750220B2 (ja) 半導体装置の製造方法
WO1998033213A1 (fr) Procede de fabrication d'un dispositif semi-conducteur
JP4146655B2 (ja) 欠陥源候補抽出プログラム
JPH0974056A (ja) 半導体装置の歩留り予測方法およびその装置
JPH10229110A (ja) 半導体装置製造方法及びその半導体装置製造方法で製造された半導体装置
JPH09223723A (ja) 半導体装置の不良解析方法及び装置
JPH06283127A (ja) 裏面解析観察装置
JPH11251389A (ja) メモリlsi検査装置
JP2004165395A (ja) 検査データ解析プログラムと検査方法