KR20140033463A - 결함 관련 애플리케이션에 대한 3차원 표현 사용 - Google Patents

결함 관련 애플리케이션에 대한 3차원 표현 사용 Download PDF

Info

Publication number
KR20140033463A
KR20140033463A KR1020137034779A KR20137034779A KR20140033463A KR 20140033463 A KR20140033463 A KR 20140033463A KR 1020137034779 A KR1020137034779 A KR 1020137034779A KR 20137034779 A KR20137034779 A KR 20137034779A KR 20140033463 A KR20140033463 A KR 20140033463A
Authority
KR
South Korea
Prior art keywords
wafer
inspection
layer
inspection recipe
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020137034779A
Other languages
English (en)
Other versions
KR102033798B1 (ko
Inventor
알렌 박
엘리스 창
프라산트 에이 아지
스티브 알 랑게
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20140033463A publication Critical patent/KR20140033463A/ko
Application granted granted Critical
Publication of KR102033798B1 publication Critical patent/KR102033798B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

결함 관련 애플리케이션에 대하여 3차원 표현을 사용하는 다양한 실시예들이 제공된다.

Description

결함 관련 애플리케이션에 대한 3차원 표현 사용{USING THREE-DIMENSIONAL REPRESENTATIONS FOR DEFECT-RELATED APPLICATIONS}
본 발명은 일반적으로 결함 관련 애플리케이션에 대하여 3차원 표현(representation)을 사용하는 것에 관한 것이다.
다음의 설명 및 예는 이 문단에 포함되었다고 해서 종래 기술인 것으로 인정되는 것은 아니다.
검사(inspection) 프로세스는 반도체 제조 프로세스 중의 다양한 단계에서 제조 프로세스의 더 높은 수율과 그에 따른 더 높은 이익을 추구하도록 웨이퍼 상의 결함을 검출하는데 사용된다. 검사는 항상 반도체 디바이스 제조의 중요한 부분이었다. 그러나, 반도체 디바이스의 치수가 감소함에 따라, 더 작은 결함들이 디바이스를 고장시킬 수 있기 때문에 검사는 허용가능한(acceptable) 반도체 디바이스의 성공적인 제조에 점점 더 중요하게 되었다.
최근에는, 검사, 결함 분류(classification), 결함 검토(review), 및 결함 비닝(binning)과 같은 다양한 결함 관련 프로세스에서 설계 데이터를 통합하려는 노력이 이루어졌다. 이들 노력은 일반적으로 결함 관련 애플리케이션에 상당한 가치를 추가하였지만, 이들 접근들은 다수의 방식으로 개선될 수 있다. 예를 들어, 검사 셋업 전에, 비닝 및 검토는 설계 데이터의 2차원(2D) 또는 "톱다운(top down)" 뷰(view)에 기초하기 때문에, 검사 및 검토 전략은 이들 톱다운 뷰에 의해 제공된 정보량에 의해 한정된다. 결함 비닝도 이러한 톱 뷰에 한정된다. 그러므로, 검사된 층의 단면도 뿐만 아니라 검사 후의 검사된 층 상에 형성될 미래의 층 전부로부터의 3차원(3D) 측면에서 중요한 결함들이, 검사, 계측(metrology), 결함 비닝 또는 검토를 셋업하거나 물리적 분석을 수행할 때 고려될 수가 없다.
따라서, 결함 관련 애플리케이션에 대하여 설계 데이터의 3D 표현을 사용하는 방법 및 시스템을 개발하는 것이 유리할 것이다.
다양한 실시예의 다음 설명은 어떠한 방식으로든 첨부된 청구항의 내용을 한정하는 것으로서 해석되어서는 안된다.
하나의 실시예는 웨이퍼 검사 레시피(wafer inspection recipe)에 대한 하나 이상의 검사 파라미터를 결정하기 위한 컴퓨터 구현 방법에 관한 것이다. 방법은 설계 데이터에 기초하여 웨이퍼의 하나 이상의 층의 3차원(3D) 표현을 생성하는 것을 포함한다. 방법은 또한 3D 표현에 기초하여 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하는 것을 포함한다. 3D 표현을 생성하고 검사 파라미터(들)를 결정하는 것은 컴퓨터 시스템에 의해 수행된다.
상기 기재된 방법의 단계들 각각은 여기에 기재된 바와 같이 더 수행될 수 있다. 또한, 상기에 기재된 방법은 여기에 기재된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 또한, 상기에 기재된 방법은 여기에 기재된 임의의 시스템에 의해 수행될 수 있다.
다른 실시예는 컴퓨터 시스템으로 하여금 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하는 컴퓨터 구현 방법을 수행하게 하는 프로그램 명령어가 저장되어 있는 비일시적 컴퓨터 판독가능한 매체에 관한 것이다. 이 컴퓨터 구현 방법은 상기에 기재한 방법의 단계들을 포함한다. 컴퓨터 판독가능한 매체는 여기에 기재된 바와 같이 더 구성될 수 있다. 방법의 단계들은 여기에 더 기재된 바와 같이 수행될 수 있다. 또한, 방법은 여기에 기재된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다.
추가의 실시예는 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하도록 구성된 시스템에 관한 것이다. 시스템은 설계 데이터에 기초하여 웨이퍼의 하나 이상의 층의 3D 표현을 생성하도록 구성된 시뮬레이션 엔진을 포함한다. 시스템은 또한 3D 표현에 기초하여 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하도록 구성된 컴퓨터 시스템을 포함한다. 시스템은 여기에 기재된 임의의 실시예(들)에 따라 더 구성될 수 있다.
바람직한 실시예의 다음 상세한 설명의 이점과 함께 첨부 도면을 참조하여 당해 기술 분야에서의 숙련자에게 본 발명의 부가의 이점들이 명백하게 될 것이다.
도 1은 설계 데이터의 하나의 예에 기초하여 웨이퍼의 하나의 층의 2차원 표현을 예시한 개략도이다.
도 2는 설계 데이터의 하나의 예에 기초하여 웨이퍼의 하나 이상의 층의 3차원 표현의 하나의 실시예를 예시한 개략도이다.
도 3은 비일시적 컴퓨터 판독가능한 매체의 하나의 실시예를 예시한 블록도이다.
도 4 및 도 5는 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하도록 구성된 시스템의 실시예의 단면을 예시한 개략도이다.
본 발명은 다양한 수정 및 대안 형태가 가능하지만, 이의 구체적 실시예가 도면에 예로써 도시되어 있으며 여기에서 상세하게 기재된다. 도면은 축척대로 도시되지 않을 수 있다. 그러나, 도면 및 이의 상세한 설명은 본 발명을 개시된 특정 형태에 한정하는 것으로 의도되지 않으며, 반대로 본 발명은 첨부된 청구항에 의해 정의되는 본 발명의 사상 및 범위 내에 속하는 모든 수정, 등가물 및 대안을 커버하는 것임을 이해하여야 한다.
이제 도면을 참조하면, 도면들이 축척대로 도시된 것이 아님을 유의하여야 한다. 특히, 도면의 구성요소들 중 일부의 스케일은 그 구성요소의 특성을 강조하도록 크게 과장되어 있다. 또한 도면이 동일한 스케일로 도시된 것은 아님을 유의하여야 한다. 유사하게 구성될 수 있는, 하나보다 많은 수의 도면에 도시된 구성요소들은 동일한 참조 번호를 사용하여 표시되었다.
일반적으로, 여기에 기재된 실시예는 결함 관련 애플리케이션에 대하여 웨이퍼의 하나 이상의 층의 3차원(3D) 표현을 사용한다. 하나의 실시예는 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하는 컴퓨터 구현 방법에 관한 것이다. 방법은 설계 데이터에 기초하여 웨이퍼의 하나 이상의 층의 3D 표현을 생성하는 것을 포함한다. 하나 이상의 층은 활성 층(들), 폴리 층(들), 컨택 층(들), 금속 층(들) 등과 같은 하나 이상의 마스크 층 또는 프로세스 층을 포함할 수 있다. 또한, 하나 이상의 층은 단루프 포토레지스트, 쉘로우 트렌치 아이솔레이션 층(들) 등과 같은 층(들)을 포함할 수 있다. 층은 리소그래피, 에칭, 증착, 화학 기계적 연마(CMP; chemical-mechanical polishing), 또는 웨이퍼의 구조를 변경할 수 있는 임의의 기타 프로세스와 같은 임의의 적합한 웨이퍼 제조 프로세스를 사용하여 웨이퍼 상에 형성될 수 있다.
3D 표현은 설계 레이아웃 파일 뿐만 아니라 TCAD(technology for computer-aided design) 및 SCD(spectra critical dimension) 모델링과 같은 3D 시각화 도구(visualization tool)도 사용하여 생성된 3D 시각화일 수 있다. 3D 표현은 Akiyama 등의 US 특허 출원 공보 제2005/0113951, Sherstyuk 등의 미국 특허 번호 제7,131,076호, 및 Bomholt 등의 제7,792,595호에 기재된 바와 같은 그래픽 시뮬레이션 모델, Synopsis(Mountain View, California)로부터 상업적으로 입수 가능한 TCAD 기반의 제품과 같은 TCAD, 또는 KLA-Tencor(Milpitas, California)로부터 상업적으로 입수 가능한 AcuShape2 제품에 사용된 3D 쉐이프 모델과 같은 SCD 모델을 사용하여 생성될 수 있다. 3D 표현은 또한 2008년 5월 28일 출원된, Steven Lange가 공동 소유한 미국 특허 출원 번호 제12/154,917호에 기재된 바와 같이 생성될 수도 있으며, 이 출원은 여기에 전체가 서술된 것처럼 참조에 의해 포함된다. 이 방식으로, 여기에 기재된 실시예는 SCD 및 TCAD 도구에서 현재 이용 가능한 기존의 기술을 레버리징할(leverage) 수 있다. 3D 표현은 여기에 더 기재되는 다수의 방식으로 사용될 수 있다. 이 방식에서, 여기에 기재된 실시예는 디바이스의 3D 속성(nature)을 이용한다. 예를 들어, 3D 표현은 디바이스 구조에 대한 향상된 이해(insight)를 제공하며, 이는 진보된 검사 셋업 기술과 같이 여기에 더 기재된 다수의 방식으로 사용될 수 있다.
도 1은 설계 데이터의 하나의 예에 기초한 웨이퍼의 하나의 층의 2차원(2D) 표현을 예시한다. 도 1에 도시된 설계 데이터는 디바이스를 제조하는데 사용되거나 사용되었거나 또는 사용될 임의의 실제 설계 데이터를 나타내는 것을 의미하지는 않는다. 도 1에 도시된 바와 같이, 설계 데이터는 웨이퍼의 하나의 층 상에 형성될 상이한 특징부(feature)들을 나타내는 복수의 다각형을 포함할 수 있다. 특징부들은 짧은 라인(10)과 긴 라인(12)을 포함할 수 있다. 도 1에서 볼 수 있듯이, 2차원(x 및 y)에서의 특징부 위치, 2차원(x 및 y)에서의 특징부들 간의 간격, 2차원(x 및 y)에서의 특징부들의 치수 등과 같은 층에 관한 다양한 정보가 2D 표현으로부터 결정될 수 있다. 그러나, 도 1에서 또한 볼 수 있듯이, z 방향에서의 층에 대한 정보는 2D 표현으로부터 결정될 수 없다.
그에 반해, 도 2는 설계 데이터의 하나의 예에 기초한 웨이퍼의 하나 이상의 층들의 3D 표현을 예시한다. 도 2에 도시된 설계 데이터는 디바이스를 제조하는데 사용되거나 사용되었거나 또는 사용될 임의의 실제 설계 데이터를 나타내는 것을 의미하지는 않는다. 도 2에 도시된 바와 같이, 설계 데이터는 하나 이상의 층들 상에 형성될 상이한 특징부들을 나타내는 복수의 다각형을 포함할 수 있다. 층(14)은 웨이퍼 또는 웨이퍼의 기판을 나타낼 수 있다. 층(14) 상에 형성되는 층(16)은 물질(20)에 형성된 트렌치(18)를 포함할 수 있다. 층(18)은 층(22) 아래에 형성되며, 층(22)은 물질(26)에 형성되는 다양한 크기 및 위치를 갖는 라인(24)을 포함한다. 도 2에서 볼 수 있듯이, 3차원(x, y 및 z)에서의 특징부 위치, 3차원(x, y 및 z)에서의 특징부들 간의 간격, 3차원(x, y 및 z)에서의 특징부들의 치수 등과 같은, 층에 관한 다양한 정보가 3D 표현으로부터 결정될 수 있다. 따라서, 도 1 및 도 2의 비교로부터 볼 수 있듯이, z 방향에서의 층(들)에 대한 정보는 2D 표현이 아니라 3D 표현으로부터 결정될 수 있다.
하나의 실시예에서, 하나 이상의 층들은 웨이퍼 검사 레시피를 사용하여 검사될 제1 층 및 제1 층이 웨이퍼 상에 형성되기 전에 웨이퍼 상에 형성된 제2 층을 포함한다. 이 방식에서, 하나 이상의 층들은 검사 층(즉, 검사될 층), 및 검사 층 아래의 적어도 하나의 층(즉, 검사 층 전에 웨이퍼 상에 형성된 층)을 포함할 수 있다. 예를 들어, 검사 층은 유전체 물질에 형성된 라인들의 층을 포함할 수 있고, 아래의 층은 게이트 전극 층을 포함할 수 있으며, 이는 그 자체가 복수의 물질로 그리고 복수의 프로세스에서 형성될 수 있으며, 검사 층 전에 웨이퍼 상에 그리고 검사 층 아래에 형성된다.
다른 실시예에서, 하나 이상의 층들은 웨이퍼 검사 레시피를 사용하여 검사될 층, 및 웨이퍼가 웨이퍼 검사 레시피를 사용하여 검사되기 전에 웨이퍼 상에 형성되지 않은 층을 포함한다. 이 방식에서, 방법은 3D 시뮬레이션을 통해 검사, 비닝, 검토 등과 같은 여기에 기재된 응용을 위해 하나 이상의 미래 설계 레이아웃 층을 사용하는 것을 포함할 수 있다. 예를 들어, 하나 이상의 층들은 검사 층(즉, 검사될 층), 및 검사 층의 상면 상에 검사 후에 형성될 하나 이상의 층을 포함할 수 있다. 예를 들어, 하나 이상의 층들은 검사될 금속 1(M1) 층, 및 M1 층이 검사된 후에 웨이퍼 상에 형성될 금속 2(M2) 층을 포함할 수 있으며, M2 층은 M1 층의 상면 상에 형성될 것이고 그 자체가 복수의 재료로 그리고 복수의 프로세스에서 형성될 수 있다. 또한, 3D 표현이 생성되는 하나 이상의 층들은 검사될 층, 그 층 전에 웨이퍼 상에 형성된 적어도 하나의 층, 및 웨이퍼에 대해 검사가 수행되기 전에 웨이퍼 상에 형성되지 않은 적어도 하나의 층을 포함할 수 있다. 3D 표현은 또한, 층들이 3D 표현에 추가되고 그리고/또는 3D 표현으로부터 제거될 수 있어 예를 들어 사용자로부터 수신된 요청에 기초하여 3D 표현이 변경될 수 있도록 생성될 수 있다. 이러한 기능은 층들이 서로 어떻게 대응하는지 그리고 웨이퍼 상의 개별 층들의 형성의 3D 시각화를 제공하도록 사용될 수 있다.
방법은 또한 3D 표현에 기초하여 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하는 것을 포함한다. "레시피(recipe)"는 일반적으로 검사와 같은 프로세스를 수행하기 위한 명령어 세트로서 정의될 수 있다. 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하는 것은 웨이퍼 검사 레시피의 적어도 하나의 파라미터에 대한 값을 선택하거나 결정하는 것을 포함할 수 있다. 용어 "검사 파라미터"는 여기에서 파장(들), 픽셀, 주의 영역, 속도, 조명 및 집광 개구 등과 같이, 검사기(inspector)를 셋업하는데 사용되는 모든 변수를 지칭하는데 사용된다. 예를 들어, 웨이퍼 검사 레시피에 대한 파라미터(들)는 웨이퍼로부터의 광에 응답하는 출력을 얻도록 사용되는 검사 시스템의 파라미터 및/또는 출력을 처리하는데 사용되는 검사 시스템의 파라미터를 포함할 수 있다. 이 방식에서, 파라미터(들)는 출력 획득 파라미터(들) 및/또는 출력 처리 파라미터(들)를 포함할 수 있다. 하나의 이러한 예에서, 웨이퍼 상의 층 및 막 스택의 모폴로지에 기초하여 검사 파라미터(들)를 선택하기 위해 검사될 웨이퍼의 영역을 분석하도록 TCAD가 사용될 수 있다. 웨이퍼 검사 레시피는 DF(dark field) 검사 레시피, BF(bright field) 검사 레시피, 전자빔(e-beam) 검사 레시피, 또는 DF 및 BF 검사 레시피일 수 있다. 웨이퍼 검사 레시피의 파라미터(들)는 여기에 기재된 바와 같이 더 결정될 수 있다.
따라서 방법은 3D 기반의 웨이퍼 검사 레시피를 생성하는 것을 수반한다. 이와 달리, 웨이퍼 검사 레시피를 생성하기 위해 현재 사용되는 방법은 톱다운 광학 이미지 또는 톱다운 SEM(scanning electron microscope) 이미지와 같은 웨이퍼의 2D 뷰에 기초할 수 있다. 이전에는, 3D 표현과 결함 검사 방법 간에 어떠한 연결도 확립되지 않았다. 그러나, 반도체 디바이스의 수직 집적과 2D 특성의 축소에 초점을 맞추면, 3D 시각화는 웨이퍼 검사 파라미터를 보다 잘 정의함으로써 웨이퍼 검사의 셋업을 도울 수 있다. 이 방식에서, 여기에 기재된 실시예는 웨이퍼 검사에 새로운 능력 및 차원을 도입하도록 3D 시각화 기술과 같은 기존의 기술과 설계 레이아웃을 레버리징(leveraging)하고 웨이퍼 검사 레시피를 정의하는 방법을 제공한다. 특히, 여기에 기재된 실시예는 결함 검사, 설계 레이아웃, 그리고 TCAD 프로세스 시뮬레이션 도구와 같은 3D 시각화 기술과 같은 중요한 컴포넌트를 사용할 수 있다. 또한, TCAD 및 SCD 모델링과 같은 3D 시각화 도구를 레버리징함으로써, 설계 데이터의 활성 회로가 웨이퍼 상에 어떻게 레이아웃되는지에 대해 보다 나은 이해 및 정확도를 제공함으로써 웨이퍼 검사 파라미터가 최적화될 수 있다. 이 방식에서, 설계 레이아웃 및 3D 시각화 도구는 웨이퍼 검사 파라미터 설정을 최적화하도록 함께 사용될 수 있다.
3D 표현을 생성하고 하나 이상의 검사 파라미터를 결정하는 것은 컴퓨터 시스템에 의해 수행된다. 컴퓨터 시스템은 여기에 기재된 바와 같이 더 구성될 수 있다.
하나의 실시예에서, 하나 이상의 검사 파라미터는 웨이퍼 검사 레시피를 수행하는데 사용된 조명 서브시스템의 적어도 하나의 파라미터, 웨이퍼 검사 레시피를 수행하는데 사용된 광 검출 서브시스템의 적어도 하나의 파라미터, 또는 이들의 일부 조합을 포함한다. 예를 들어, TCAD는 웨이퍼 상의 층 및 웨이퍼 상의 막 스택의 모폴로지에 기초하여 웨이퍼 검사에 사용될 광학 설정(optics settings)을 선택하기 위해 검사될 웨이퍼의 영역에 대하여 설계 데이터를 분석하는데 사용될 수 있다. 또한, 3D 표현(예를 들어, TCAD 또는 그래픽 시뮬레이션에 의해 생성됨)은 잠재적인 조명 거동을 이해함으로써 웨이퍼 검사 셋업을 도울 수 있다. 예를 들어, 표면이 조명될 때, 광 에너지의 일부는 흡수되는 반면에 나머지는 반사된다. 다양한 물질들이 주어진 유형의 조명에 대해 상이한 응답을 가지므로, 반사된 에너지는 웨이퍼 상의 물질들을 식별하는데 사용될 수 있다. 그러나, 웨이퍼의 표면 상에 그리고 표면 아래에 무슨 물질(들)이 있는지에 대한 정보는 결함의 최상의 검출을 위해 가장 적합한 광학기기(optics)를 정의하는데 사용될 수 있다(예를 들어, 주어진 유형의 조명에 대한 다양한 물질들의 상이한 응답에 기초하여).
광학 모드, 픽셀 크기 등과 같은 웨이퍼 검사 파라미터는 또한 하나 이상의 층들의 3D 표현에 기초하여 선택될 수 있다. 하나의 이러한 예에서, 3D 표현에 포함된 3D 구조 및 물질 정보는 최상일 수 있는 다수의 검사 모드(예를 들어, 3개의 최상 검사 모드)를 추천하는데 사용될 수 있다. 예를 들어, 설계 데이터의 3D 표현 및 물질 정보를 사용하여, 어쩌면 설계 데이터의 2D 뷰와 같은 다른 정보와 함께, 관심있는 결함(DOI; defects of interest) 크기와 물질 정보, DOI의 위치/층 등과 같은 웨이퍼 상의 잠재적 DOI에 관한 정보가 결정될 수 있다. 그 다음, 이 정보는 이들 DOI를 검출하기 위한 최상의 광학 모드(들)를 결정하고 추천하는데 사용될 수 있다. 추천 모드(들)를 사용하여 검사 결과들이 수집될 수 있고, 결과는 최적화된 적중률에 대하여 비트맵에 상관될 수 있다.
다른 예에서, 잠재적 결함의 3D 표현은 검사를 셋업하는데 사용될 수 있다. 예를 들어, 결함있는 딥 트렌치(DT; deep trench) 및 결함없는 DT의 3D 표현이 생성될 수 있다. 결함없는 DT는 웨이퍼의 기판 안으로 에칭되는 DT일 수 있다. 결함있는 DT는 웨이퍼의 기판 안으로 완전히 에칭되지 않는 DT일 수 있다. 대부분의 결함있는 DT가 기판과 유사한 SOI(silicon-on-insulator)와 같은 층에 접촉하므로, 결함있는 DT와 결함없는 DT는 전자빔 검사와 같은 특정 유형의 검사에 의해 쉽게 구분될 수 없다. 따라서, DT 검사를 셋업하는 것에 대하여, 특징부에 대한 단면(3D) 정보를 아는 것이 결함 검사를 셋업하는 것을 돕는다. 이 방식에서, 3D 모델링을 사용하여, 잠재적 결함의 단면 SEM 이미지를 얻을 필요 없이 더 나은 전략이 정의될 수 있다.
조명 서브시스템의 하나 이상의 파라미터는 예를 들어, 조명의 각도(들), 조명의 파장(들), 조명의 편광(들), 스폿 크기, 조명 서브시스템에 포함된 개구(들), 조명 서브시스템에 포함된 기타 광학 컴포넌트(들) 및 이들의 조합을 포함할 수 있다. 광 검출 서브시스템의 하나 이상의 파라미터는 예를 들어 집광 각도(들), 검출 파장(들), 검출 편광(들), 픽셀 크기, 검출 서브시스템에 포함된 개구(들), 검출 서브시스템에 포함된 기타 광학 컴포넌트(들), 및 이들의 조합을 포함할 수 있다. 유사한 파라미터(들)가 광 기반이 아닌(non-light based) 웨이퍼 검사 시스템(예를 들어, 전자 빔 검사 시스템)에 대하여 결정될 수 있다. 하나의 이러한 예에서, 층들 중 적어도 하나의 층에 형성된 특징부들의 종횡비(aspect ratio)와 같은 3D 정보가 웨이퍼 검사에 사용되는 집광 각도(들) 및 조명 각도(들)를 결정하는데 사용될 수 있다. 특히, 특징부의 종횡비가 증가함에 따라, 웨이퍼 검사에 사용되는 입사 각도(들) 및 집광 각도(들)도 또한 증가될 수 있다(공칭 웨이퍼 표면으로부터 측정할 때). 조명 서브시스템 및 광 검출 서브시스템은 여기에 더 기재된 바와 같이 구성될 수 있다.
다른 실시예에서, 하나 이상의 검사 파라미터는 웨이퍼 검사 레시피를 수행하는데 사용되는 광 검출 서브시스템에 의해 생성된 출력을 처리하는데 사용되는 하나 이상의 파라미터를 포함한다. 예를 들어, 광 검출 서브시스템에 의해 생성된 출력은 이미지 또는 이미지 데이터를 포함할 수 있고, 하나 이상의 검사 파라미터는 이미지 또는 이미지 데이터를 필터링, 정렬 등을 하는데 사용되는 하나 이상의 파라미터를 포함할 수 있다. 다른 예에서, 출력은 신호를 포함할 수 있고, 하나 이상의 검사 파라미터는 신호를 필터링, 정규화, 보정 등을 하는데 사용되는 하나 이상의 파라미터를 포함할 수 있다. 출력을 처리하는데 사용되는 하나 이상의 검사 파라미터는 웨이퍼 상의 상이한 영역들에 대하여 개별적으로 결정될 수 있다. 예를 들어, 웨이퍼의 한 영역에서 생성된 출력은 하나 이상의 제1 검사 파라미터를 사용하여 처리될 수 있고, 웨이퍼의 다른 영역에서 생성된 출력은 하나 이상의 제2 검사 파라미터를 사용하여 처리될 수 있으며, 제2 검사 파라미터의 적어도 일부는 제1 검사 파라미터(들)와 상이할 수 있다. 광 검출 서브시스템은 여기에 더 기재된 바와 같이 구성될 수 있다.
추가의 실시예에서, 하나 이상의 검사 파라미터는 웨이퍼 검사 레시피에 대한 결함 검출 감도(defect detection sensitivity)를 포함할 수 있다. 예를 들어, 3D 뷰의 설계 레이아웃을 사용하고(예를 들어, 3D 표현을 생성하도록 TCAD를 사용함으로써) 3D 뷰에 웨이퍼 검사 파라미터를 연결하여, 웨이퍼에 대하여 검사 시스템에 의해 생성된 출력의 노이즈 레벨 및/또는 디바이스 내의 임계 영역에 대하여 검출 감도가 최적화될 수 있다. 결함 검출 감도는 결함 검출 알고리즘 및/또는 방법의 하나 이상의 검사 파라미터(예를 들어, 임계값)에 의해 정의될 수 있다. 또한, 하나 이상의 검사 파라미터는 웨이퍼의 상이한 영역들에 대한 상이한 검출 감도들을 포함할 수 있다(임계 영역에 대한 높은 감도 및 비임계(non-critical) 영역에 대한 낮은 감도). 검출 감도는 임의의 적합한 방식으로 3D 표현에 기초하여 결정될 수 있다. 예를 들어, 3D 표현이 웨이퍼 상의 임계 영역을 결정하는데 사용될 수 있고, 그 다음 이들 임계 영역의 임계성(criticality)에 기초하여 결함 검출 감도가 결정될 수 있다. 다른 예에서, 3D 표현은 웨이퍼에 대하여 생성될 검사 시스템의 출력의 예상 노이즈 레벨을 결정하는데 사용될 수 있으며, 그 다음 예상 노이즈 레벨이 결함 검출 감도를 결정하는데 사용될 수 있다.
부가의 실시예에서, 하나 이상의 검사 파라미터는 웨이퍼 상의 검사 주의 영역의 하나 이상의 특성을 포함한다. 용어 "검사 주의 영역(inspection care area)"은 일반적으로 어떠한 이유로 사용자가 신경써야 하며 따라서 검사되어야 하는 웨이퍼 상의 영역으로서 정의될 수 있다. 현재, 검사 주의 영역은 웨이퍼 상의 층에 대한 2D 설계 데이터에 기초하여 결정될 수 있다. 하나의 이러한 예에서, 웨이퍼의 하나의 층에 대한 검사 주의 영역은 검사 주의 영역이 하나의 층 상에 형성되는 임계 특징부를 포함하고 층 상에 형성되는 비임계 특징부는 포함하지 않도록 정의될 수 있다. 그러나, 하나의 층 상의 비임계 특징부는 하나의 층 아래에 형성되는 다른 층의 임계적 특징부에 오버레이될(overlay) 수 있다. 따라서, 층 및 아래의 층에 대하여 3D 표현이 생성된다면, 임계 특징부 위에 비임계 특징부가 형성되는 영역이 3D 표현에 기초하여 검사 주의 영역인 것으로 결정될 수 있다. 이 방식에서, 여기에 기재된 바와 같이 생성된 3D 표현(또는 시각화)은 검사 주의 영역 셋업 동안 아래의 구조를 식별하는데 사용될 수 있다. 따라서, 3D 표현에 기초하여, 검사 주의 영역은 전체적으로 디바이스에 대하여 보다 적절하게 정의될 수 있고, 검사 주의 영역은 2D 데이터에 기초하여 주의 영역이 아닌 것으로 결정되었을 일부 영역을 포함할 수 있다. 그리하여, 웨이퍼 검사 파라미터는 웨이퍼의 하나보다 많은 수의 층 상의 구조들의 3D 특성에 기초하여 선택될 수 있다. 상기 기재된 바와 같이 검사 주의 영역을 정의하는 것은 디바이스 기능면에서 볼 때 의미있는 결함의 검출을 유리하게 증가시킬 수 있다.
하나의 실시예에서, 하나 이상의 검사 파라미터를 결정하는 것은 하나 이상의 층을 형성하는데 사용되는 하나 이상의 물질에 관한 정보 및 3D 표현에 기초하여 수행된다. 이 방식에서, 웨이퍼 검사 셋업은 물질 정보를 사용하여 수행될 수 있다. 예를 들어, 물질 데이터와 함께 2D 및 3D의 영역 정보를 사용함으로써, 최적화된 웨이퍼 검사 모드가 식별될 수 있다. 하나의 이러한 실시예에서, 하나 이상의 물질에 관한 정보는 계산된 표면 반응, 반사도, 또는 이들의 조합을 포함한다. 예를 들어, 검사 동안 웨이퍼 상에 존재할 층의 적어도 일부를 형성할 물질의 두께 및 복소 굴절률과 같은 3D 물질 데이터가 층의 그 부분 상의 결함을 검출하는데 적합할 조명 서브시스템 및/또는 검출 서브시스템의 하나 이상의 파라미터를 결정하는데 사용될 수 있다. 웨이퍼 검사 레시피는 (웨이퍼 검사 시스템에 의해 사용될 수 있는 파일 포맷과 같은) 임의의 적합한 포맷으로 생성될 수 있다.
부가의 실시예에서, 방법은 웨이퍼 검사 레시피를 사용하여 검출된 결함에 대하여 2D 설계 데이터 클립을 추출하고, 웨이퍼가 웨이퍼 검사 레시피를 사용하여 검사되는 동안에 웨이퍼 검사 레시피 및 2D 설계 데이터 클립을 사용하여 결함에 대해 획득된 출력에 기초하여 결함에 대한 3D 표현을 생성하는 것을 포함한다. 용어 "설계 데이터 클립(design data clip)"은 여기에서 사용될 때 설계 데이터의 비교적 작은 부분을 지칭한다. 이 방식에서, 웨이퍼 검사는 실시간으로 3D 표현을 생성하도록 2D 클립 추출을 사용하는 것을 포함할 수 있다. 결함에 대하여 추출된 2D 설계 데이터 클립은 웨이퍼의 하나 이상의 층(예를 들어, 검사 층만 또는 검사 층과 아래의 층 및/또는 위의 층)에 대한 2D 설계 데이터를 포함할 수 있다. 2D 설계 데이터 클립은 웨이퍼에 대한 설계 데이터로부터 임의의 적합한 방식으로 추출될 수 있다. 또한, 2D 설계 데이터 클립 및 결함에 대해 획득된 출력에 기초하여 결함에 대한 3D 표현을 생성하는 것은 상기 기재된 바와 동일한 방식으로(예를 들어, TCAD를 사용하여) 수행될 수 있다. 이 방식에서, 결함에 대해 생성된 3D 표현은 결함 3D 표현이 결함 자체 뿐만 아니라 하나 이상의 층을 3차원에서 예시할 수 있다는 점에서 여기에 기재된 다른 3D 표현과 상이할 수 있다. 결함의 이들 3D 표현은 여기에 기재된 다른 단계(들)(예를 들어, 결함 분류)에 사용될 수 있다.
상기에 기재된 결함 3D 표현은 또한 임의의 원하는 시점에서 생성될 수 있다(예를 들어, 단지 실시간만은 아님). 어떠한 경우든, 결함 3D 표현은 결함 근처의 패턴 정보의 보다 나은 이용 가능성을 제공한다. 예를 들어, 예전에는, 결함에 대한 3D 패턴 정보가 샘플링된 결함에 대한 SEM 이미징 및 FIB 데이터로부터만 입수 가능하였다. 특히, 웨이퍼 검사는 웨이퍼 상의 약 1,000 내지 1,000,000 결함을 검출할 수 있다. 통상적으로, 이들 검출된 결함에 대하여, 아마도 100개의 SEM 이미지가 생성될 수 있고, 10개보다 적은 수의 단면 이미지가 생성될 수 있다. 그러나, 여기에 기재된 3D 표현은 샘플링되든 아니든 임의의 결함에 대하여 생성될 수 있다. 이 방식에서, 톱다운 뷰 및/또는 단면 이미지는 임의의 검출된 결함에 대하여 동적으로 또는 달리 생성될 수 있다. 따라서, 결함 검토 샘플링에 독립적으로 톱다운 및 단면도가 생성되어 이용 가능할 수 있다.
하나의 실시예에서, 3차원 표현을 생성하는 것은 동적으로 수행될 수 있다. 예를 들어, 3D 표현 및 결함 3D 표현은 또한 팹(fab) 사용자가 이용할 수 있는 추가의 기술적 데이터를 제공한다. 특히, 디바이스 및 결함 단면은 통상적으로 진단을 위한 문서를 통해 이용 가능하다. 디바이스의 이러한 뷰는 통상적으로 디바이스에서 고정된 위치에 대해서만 이용 가능하다. 그러나, 여기에 기재된 3D 표현 및 3D 결함 표현은 디바이스의 가상의 임의의 위치에서 생성될 수 있고, 이에 대하여 임의의 뷰(들)에서 결함 정보 및/또는 설계 데이터가 이용 가능하다. 이 방식에서, 여기에 기재된 실시예는 디바이스가 디바이스 내의 동적 위치에서 보다 나은 이해를 위해 3D 뷰(들)를 통해 보다 잘 시각화될 수 있게 해준다.
하나의 실시예에서, 방법은 웨이퍼 검사 레시피를 사용하여 웨이퍼를 검사하는 것을 포함하며, 이는 여기에 더 기재된 바와 같은 임의의 적합한 웨이퍼 검사 시스템을 사용하여 임의의 적합한 방식으로 수행될 수 있으며, 3D 표현에 기초하여 검사에 의해 웨이퍼 상의 검출된 결함을 분류하는 것을 포함한다. 추가의 실시예에서, 하나 이상의 층들은, 웨이퍼 검사 레시피를 사용하여 검사되는 층, 및 웨이퍼가 웨이퍼 검사 레시피를 사용하여 검사되기 전에 웨이퍼 상에 형성되지 않은 층을 포함하며, 방법은 검사되는 층 및 웨이퍼 상에 형성되지 않은 층의 3D 표현에 기초하여 웨이퍼 검사 레시피를 사용하여 웨이퍼 상에서 검출된 결함을 분류하는 것을 포함한다. 예를 들어, 미래의 층에 개구 또는 브릿징을 야기할 수 있는 방해 결함(nuisance defect)은 2D 데이터(현재 층)만 고려될 때 방해물로서 분류될 수 있다. 그러나, 여기에 기재된 실시예를 사용하여, 3D 표현을 통해 현재 검사 및 검토 레벨에서 설계 레이아웃과 함께 검사 층 후에 웨이퍼 상에 형성되는 층에 관한 정보를 더함으로써, 미래의 층에 기초한 임계 영역 상에 안착하는 결함이 다음 웨이퍼 검사가 수행되기 전에도 즉시 식별될 수 있다.
또한, 3D 표현은 웨이퍼 검사에 의해 생성된 결함에 관한 정보와 함께 설계 데이터에 기초하여 생성될 수 있고(예를 들어, 이미지 데이터, 신호 등), 결함 정보를 통합한 3D 표현이 결함을 분류하는데 사용될 수 있다. 그리하여, 방법은 개선된 결함 분류를 위해 2D 기반의 웨이퍼 검사 결과 및 3D 표현을 통합할 수 있다. 예를 들어, 결함은 검사에 의해 2D에서 식별될 수 있고, 검사에 의해 생성된 정보는 웨이퍼 상의 하나 이상의 층(예를 들어, 이전의 층과 미래의 층) 및 결함의 3D 표현을 생성하도록 여기에 기재된 바와 같이 사용될 수 있다. 이러한 3D 표현은 가상 고장 분석(FA; failure analysis)을 수행하는데 사용될 수 있다. 다르게 말하자면, FA는 FIB 또는 다른 단면 이미징 기술에 의해 얻은 3D 이미지 대신에 결함의 가상 3D 이미지를 사용하는 것을 제외하고는 정상적으로 수행되는 것처럼 수행될 수 있다. 그리하여, 웨이퍼를 실제로 단면 절단하거나 달리 처리하지 않고서 결함의 디바이스 영향이 결정될 수 있고, 결함은 3D 속성에 기초하여 분류될 수 있다. 이 방식에서, 방법은 3D 기반의 결함 분류를 포함할 수 있다. 이와 달리, 결함을 분류하기 위해 현재 사용되는 방법은 일반적으로 광학 또는 SEM 이미지와 같은 결함의 2D 뷰에 기초한다. 다르게 말하자면, 예전에는, 3D 표현과 결함 분류 간에 어떠한 연결도 확립되지 않았다.
일부 실시예에서, 방법은 웨이퍼 검사 레시피를 사용하여 웨이퍼를 검사하고 - 이는 여기에 더 기재된 바와 같은 임의의 적합한 웨이퍼 검사 시스템을 사용하여 임의의 적합한 방식으로 수행될 수 있음 - , 3D 표현(예를 들어, 적어도 3D 표현)에 기초하여 검사에 의해 웨이퍼 상에 검출된 결함의 임계성(criticality)을 결정하는 것을 포함한다. 부가의 실시예에서, 하나 이상의 층들은 웨이퍼 검사 레시피를 사용하여 검사되는 층, 및 웨이퍼가 웨이퍼 검사 레시피를 사용하여 검사되기 전에 웨이퍼 상에 형성되지 않은 층을 포함하고, 방법은 검사되는 층 및 웨이퍼 상에 형성되지 않은 층의 3D 표현에 기초하여 웨이퍼 검사 레시피를 사용하여 웨이퍼 상에 검출된 결함의 임계성을 결정하는 것을 포함한다. 다른 실시예에서, 하나 이상의 층들은 웨이퍼 검사 레시피를 사용하여 검사되는 층, 웨이퍼가 웨이퍼 검사 레시피를 사용하여 검사되기 전에 웨이퍼 상에 형성되지 않은 층, 및 웨이퍼 검사 레시피를 사용하여 검사되는 층이 웨이퍼 상에 형성되기 전에 웨이퍼 상에 형성되는 층을 포함하고, 방법은 검사되는 층, 웨이퍼 상에 형성되지 않은 층, 및 검사되는 층 전에 웨이퍼 상에 형성되는 층의 3D 표현에 기초하여 웨이퍼 검사 레시피를 사용하여 웨이퍼 상에 검출된 결함의 임계성을 결정하는 것을 포함한다. 예를 들어, 검사 감도에 대한 요건이 지속적으로 증가함으로써, 방해 결함 검출도 또한 지속적으로 상승 중이다. 라인 씨닝(line thinning) 및 쇼트닝(shortening)과 같은 특정 결함의 임계성은 웨이퍼 상의 다른 층(예를 들어, 아래의 층(들) 또는 위의 층(들))의 이해에 따라 좌우된다. 예를 들어, 라인 씨닝 및 라인 쇼트닝은 일반적으로 많은 현재 사용되는 웨이퍼 검사 프로세스에 의해 방해 결함으로 간주된다. 따라서, 이러한 결함은 일반적으로 보고되지 않고, 임계 결함인 것으로 분명히 결정되지 않는다. 그러나, 라인 씨닝 또는 쇼트닝이 웨이퍼의 다른 층(들) 상의 다른 특징부에 대한 라인의 접속에 영향을 미치는 경우(이는 여기에 기재된 3D 표현 및 라인 씨닝이나 쇼트닝의 특성(예를 들어, 범위)에 기초하여 결정될 수 있음), 라인 씨닝 또는 쇼트닝은 2D 검사에서 통상적으로 이러한 결함을 방해물로서 결정하더라도 임계적일 수 있다. 따라서, 결함 데이터와 결합된 설계 레이아웃 데이터의 3D 표현을 사용하는 것은 전에는 식별될 수 없었던 임계 결함을 식별하는 것을 도울 수 있다.
다른 실시예에서, 방법은 웨이퍼 검사 레시피를 사용하여 웨이퍼를 검사하고 - 이는 여기에 더 기재된 바와 같은 임의의 적합한 웨이퍼 검사 시스템을 사용하여 임의의 적합한 방식으로 수행될 수 있음 - , 3D 표현에 기초하여 검사에 의해 웨이퍼 상의 검출된 결함이 수율 관련 결함인지의 여부를 결정하는 것을 포함한다. 이 방식에서, 여기에 기재된 실시예는 수율 관련 결함을 식별하도록 설계 레이아웃 및 3D 시각화 기술을 레버리징하는 방법을 제공한다. 예를 들어, 여기에 기재된 3D 표현 뿐만 아니라 결함 데이터를 사용함으로써, 결함이 웨이퍼 상에 형성되는 디바이스에 미칠 영향이 3차원에서 결정될 수 있고, 그리하여 제조 프로세스의 수율에 영향을 미칠 모든 결함이 결정될 수 있게 해준다.
하나의 이러한 예에서, 웨이퍼의 하나의 층 상의 유사한 패턴들은 상이한(예를 들어, 아래의) 층 상의 패턴들에 기초하여 서로 분리될 수 있다. 또한, 웨이퍼의 하나의 층 상의 상이한 라인 씨닝 결함 및/또는 상이한 특징부 변형은 디바이스에 상이한 영향을 미칠 수 있다. 예를 들어, 디바이스의 상이한 영역 내의 동일 구조 또는 컨택에 근접한 결함은 디바이스에 다양한 영향을 미칠 수 있다. 또한, 라인 엔드 쇼트닝은 방해물이거나 수율에 악영향을 미칠 수 있고, 이러한 결함은 여기에 기재된 3D 표현에 기초하여 방해물 또는 수율에 영향을 미치는 결함으로서 분리될 수 있다. 일부 실시예에서, 동일 패터닝된 특징부 상에 또는 근방에 위치되어 있는 상이한 결함들을 하나의 그룹으로 결합하도록 단일 층(예를 들어, 검사 층)에 대한 정보에 기초하여 설계 기반의 그룹핑이 수행될 수 있다. 그 다음, 그 그룹 내의 결함들은 임계/비임계 분리에 대하여 여기에 기재된 3D 표현을 사용함으로써 분리될 수 있다. 설계 기반의 그룹핑은 Zafar 등과 공동 소유하는 미국 특허 번호 제7,570,796호(2009년 8월 4일에 발행됨)에 기재된 바와 같이 수행될 수 있으며, 이 특허는 여기에 전부 서술된 것처럼 참조에 의해 포함된다.
일부 실시예에서, 방법은 3D 표현에 기초하여 웨이퍼 검사 레시피를 사용하여 웨이퍼 상의 검출된 결함들을 비닝하기 위한 하나 이상의 파라미터를 결정하는 것을 포함한다. 비닝은 결함들을 유사하거나 디바이스 성능에 유사한 영향을 미칠 수 있는 그룹들 또는 유형들로 분류하는 프로세스이다. 예를 들어, 결함 비닝을 위한 하나 이상의 파라미터를 결정하는 것은, 예상 패턴이 유사 패턴들 중에 위치된 결함을 식별하는데 사용될 수 있도록, 여기에 기재된 시뮬레이션 및 물질 정보를 사용하여 "예상" 패턴(즉, 웨이퍼 상에 형성될 것으로 예상되는 패턴)을 정의하는 것을 포함할 수 있다. 예상 패턴은 여기에 기재된 3D 표현에 의해 식별되는 아래의 구조를 포함할 수 있다. 하나의 이러한 예에서, 예상 패턴은 LER(line edge roughness) 결함에서 임계 치수(CD; critical dimension) 결함을 분리하도록 수집된 데이터(SEM 또는 DF 이미징으로부터 수집됨)와 비교될 수 있다. 이러한 방식으로 결함들을 분리하는 것은 어레이 영역에서 검출된 결함들에 대하여 특히 유리할 수 있다. 예를 들어, 어레이 영역에서 통상적으로 발견되는 비교적 좁은 간격의 라인들은 검사 및 인쇄 둘 다에 대하여 난제이다. 특히, 어레이 영역 내의 결함들은 종래의 접근법을 사용하여 구분하는 것이 어렵다. 그러나, 3D 표현이 검사와 함께 사용되는 여기에 기재된 실시예를 사용하여, 결함, CD 에러 및 LER과 같이 검사에 의해 검출되는 이벤트가 식별되고 서로 분리될 수 있다. 그러면, 상이한 이벤트들은 가장 적합한 방식으로 개별적으로 처리될 수 있다. 예를 들어, 결함은 검토를 위해 샘플링될 수 있고, CD 에러는 계측을 위해 샘플링될 수 있고, LER은 부가의 고려나 처리로부터 제거되거나(즉, 이들 이벤트는 "빈아웃될 수 있음") 고정될 수 있다. 또한, 비닝을 위한 플로우를 발생하도록 설계 레이아웃 및 3D 시각화 도구가 함께 사용될 수 있다.
이 방식에서, 실시예는 3D 기반의 비닝 방법을 발생하는 것을 포함할 수 있다. 이와 달리, 비닝 방법을 발생시키기 위해 현재 사용되는 방법은 일반적으로 광학 또는 SEM 이미지와 같은 웨이퍼의 2D 뷰에 기초한다. 또한, 이전에는 3D 표현과 비닝 방법 사이에 어떠한 연결도 확립되지 않았다. 예를 들어, 이전에는, 설계 레이아웃과 결함 검사를 통합하는 것이 설계 기반의 비닝에 의해 확립되었다. 이들 기술이 유용하지만, 이 기술은 일반적으로 2D 정보를 레버리징하는 것에 한정되었고, 여기에 기재된 새로운 접근법은 설계 결함 통합과 3D 시각화 기술 둘 다를 사용함으로써 3D 분석 접근법을 도입한다. 또한, 현재 사용된 비닝 방법은 결함들을 비닝하기 위해 웨이퍼의 하나보다 많은 수의 층에 대한 설계 데이터를 이용할 수 있지만, 이전에 사용된 비닝 방법에서 사용되는 설계 데이터는 실제로 3D 정보, 표현, 시각화 등을 사용하지 않았다. 대신에, 비닝 방법은 2D 설계 데이터의 결합(예를 들어, 오버레이)을 사용하였고, 이 결합된 2D 설계 데이터는 그 자체로는 설계 데이터의 3D 표현을 구성하지 못한다.
여기에 기재된 방법은 또한 적어도 3D 표현에 기초하여(예를 들어, 가능하면 결함 속성, 특징 등과 같은 결함에 관한 다른 정보, 검사 이미지, 검사 데이터 내의 노이즈 등과 같은 결함에 대한 검사 데이터에 관한 정보와 함께) 결함들을 그룹들로 비닝하는 것을 포함할 수 있다. 따라서, 실시예는 3D 기반의 비닝을 포함할 수 있다. 이와 달리, 결함 비닝을 위해 현재 사용되는 방법은 일반적으로 광학 또는 SEM 이미지와 같은 웨이퍼의 2D 뷰에 기초한다. 또한, 이전에는 3D 표현과 결함 비닝 사이에 어떠한 연결도 확립되지 않았다. 3D 기반의 비닝은 웨이퍼 상의 상이한 유형의 영역들 내의 결함들을 분리하는데 사용될 수 있다. 예를 들어, SCD 기술을 이용하여, 메모리 영역 내의 결함 유형들의 분리가 가능할 수 있다.
다른 실시예에서, 방법은 3D 표현에 기초하여 웨이퍼 검사 레시피를 사용하여 웨이퍼 상의 검출된 결함들의 검토를 위해 하나 이상의 파라미터를 결정하는 것을 포함한다. 이 방식에서, 실시예는 3D 기반의 검토 프로세스를 포함할 수 있다. 그리하여, 여기에 기재된 실시예는 검토를 정의하는데 있어서 새로운 능력을 도입하도록 설계 레이아웃 및 3D 시각화 기술을 레버리징하는 방법을 제공한다. 다르게 말하자면, 기존의 기술들을 레버리징함으로써, 검토 영역에 새로운 차원이 추가될 수 있다. 또한, TCAD 및 SCD 모델링과 같은 3D 시각화 도구들을 레버리징하는 것에 의해, 활성 회로가 어떻게 레이아웃 되는지에 대해 보다 나은 이해와 정확도를 제공함으로써 결함 검토(예를 들어, SEM 검토)가 개선될 수 있고 더욱 최적화될 수 있다. 이와 달리, 검토 프로세스를 발생시키기 위해 현재 사용되는 방법은 일반적으로 광학 또는 SEM 이미지와 같은 웨이퍼의 2D 뷰에 기초한다. 이전에는, 3D 표현과 검토 방법 사이에 어떠한 연결도 확립되지 않았다.
다른 실시예에서, 방법은 웨이퍼 검사 레시피를 사용하여 웨이퍼를 검사하는 것에 이어 웨이퍼에 대해 결함 검토 프로세스를 수행하고 3D 표현에 기초하여 결함 검토 프로세스에 의해 웨이퍼 상의 검토된 결함이 수율 관련 결함인지 여부를 결정하는 것을 포함한다. 추가의 실시예에서, 방법은 웨이퍼 검사 레시피를 사용하여 웨이퍼를 검사하는 것에 이어 웨이퍼에 대해 결함 검토 프로세스를 수행하고 3D 표현에 기초하여 결함 검토 프로세스에 의해 웨이퍼 상의 검토된 결함들을 분류하는 것을 포함한다. 예를 들어, 여기에 기재된 방법은 적어도 3D 표현에 기초하여(예를 들어, 가능하면 결함 속성, 특징 등과 같은 결함에 관한 다른 정보, 검사 및 검토 이미지, 검사 데이터 내의 노이즈 등과 같은 결함에 대한 웨이퍼 검사 및/또는 검토 데이터에 관한 정보와 함께) 결함들을 검토하는 것을 포함할 수 있다. 예를 들어, SEM 기반의 검토는 현재 층(즉, 결함이 검토되고 있는 층)에 대한 결함의 관련성(relevance)을 식별한다. 미래 및/또는 이전 층에 관련한 결함을 검토함으로써, 수율 관련 결함이 식별되어 분류될 수 있다(브릿징, 컨택 문제, 파손된 라인 등으로서). 따라서, 실시예는 3D 기반의 결함 검토를 포함할 수 있다. 이와 달리, 결함을 검토하기 위해 현재 사용되는 방법은 일반적으로 광학 또는 SEM 이미지와 같은 웨이퍼의 2D 뷰에 기초한다. 이전에는, 3D 표현과 결함 검토 사이에 어떠한 연결도 확립되지 않았다.
추가의 실시예에서, 방법은 3D 표현에 기초하여 웨이퍼 검사 레시피를 사용하여 웨이퍼 상의 검출된 결함의 계측을 위한 하나 이상의 파라미터를 결정하는 것을 포함한다. 3D 표현에 기초하여 결정될 수 있는 계측의 파라미터(들)는 조명 파장(들), 각도(들), 편광(들) 등과, 검출 파장(들), 각도(들), 편광(들) 등과, 계측 동안 어느 특징부가 측정되어야 하는지, 계측 동안 어느 측정이 수행되어야 하는지(예를 들어, 산란 측정, 반사 측정, 타원편광 등), 계측 동안 사용될 샘플링 주파수, 계측 동안 획득된 측정으로부터 하나 이상의 특성을 결정하는데 사용될 신호 처리, 및 이들의 조합을 포함할 수 있다. 이 방식에서, 계측의 하나 이상의 파라미터는 출력 획득 파라미터(들) 및/또는 출력 처리 파라미터(들)를 포함할 수 있다. 계측을 위한 파라미터(들)는 여기에 더 기재된 바와 같이 3D 표현에 기초하여 결정될 수 있다.
하나의 실시예에서, 방법은 3D 표현에 기초하여 웨이퍼 검사 레시피를 사용하여 웨이퍼 상의 검출된 결함들의 분석을 위한 하나 이상의 파라미터를 결정하는 것을 포함한다. 결함의 분석은 FIB(focused ion beam) 분석 및 PFA(physical failure analysis)와 같은 물리적 분석을 포함할 수 있다. 예를 들어, 물리적으로 분석되어야 할 결함에 대하여, 방법은 단면의 보다 적절한 뷰를 가능하게 하기 위해 물리적 분석에 사용되는 절단면을 어떻게 가장 잘 절단할지를 정의하도록 층(들)의 3D 표현을 이용하는 것을 포함할 수 있다. 하나의 이러한 예에서, 트랜지스터의 특정 부분에 인접한 또는 금속 라인 또는 컨택에 영향을 미치는 결함에 대하여, 웨이퍼 상에 형성된 층(들)을 어떻게 그리고 어디에서 절단할지와 같은 분석의 파라미터는 절단에 의해 제공되는 결함의 뷰를 최적화하도록 3D 표현에 기초하여 선택될 수 있다. 그리하여, 설계 레이아웃(예를 들어, TCAD를 사용하여 생성됨)에 기초하여 생성된 3D 시각화는 절단할 곳을 식별하는데 사용될 수 있으며, 그리하여 FIB 분석 또는 PFA와 같은 분석을 위한 데이터 획득을 개선하고 잘못된 절단을 감소시킬 수 있다. 따라서, 3D 구조를 시각화함으로써 보다 정확한 절단이 행해질 수 있다. 그리하여, 여기에 기재된 실시예는 보다 정확한 절단을 통해 PFA에 대해 생산성 향상을 제공할 수 있다. 이 방식에서, TCAD 및 SCD 모델링과 같은 3D 시각화 도구를 레버리징하는 것에 의해, 활성 회로가 어떻게 레이아웃되는지에 대해 보다 나은 이해와 정확도를 제공함으로써 결함 물리적 분석이 개선될 수 있다. 또한, 결함 분석을 위한 하나 이상의 파라미터를 결정하는데 사용되는 3D 표현은 웨이퍼 검사에 의해 생성된 결함에 관한 정보(예를 들어, 이미지 데이터, 신호 등)와 함께 설계 데이터에 기초하여 생성될 수 있고, 결함 정보를 통합한 3D 표현이 PFA에 사용될 수 있다. 그리하여, 방법은 개선된 PFA를 위해 2D 기반의 웨이퍼 검사 결과 및 3D 표현을 통합할 수 있다. 이 방식에서, 실시예는 3D 기반의 물리적 분석 프로세스를 발생하는 것을 포함할 수 있다. 다르게 말하자면, 기존의 기술들을 레버리징함으로써, 물리적 분석 영역에 새로운 차원이 추가될 수 있다. 이 방식에서, 여기에 기재된 실시예는 물리적 분석을 개선하도록 설계 데이터 및 3D 시각화 기술을 레버리징하는 방법을 제공한다.
여기에 기재된 3D 표현은 또한 프로세스 윈도우 최적화에 사용될 수 있다. 예를 들어, 3D 표현을 생성하는 것은 웨이퍼 상에 하나 이상의 층을 형성하는데 사용될 하나 이상의 프로세스 조건에 기초하여 수행될 수 있다. 따라서, 3D 표현을 생성하는데 사용되는 프로세스 조건을 변경함으로써, 하나 이상의 층이 상이한 프로세스 조건에서 웨이퍼 상에 어떻게 형성될 것인지를 예시하는 3D 표현이 생성될 수 있다. 그러면 프로세스 윈도우를 결정하는데 3D 표현이 사용됨으로써 시뮬레이션된 프로세스 윈도우를 생성할 수 있다. 그 다음, 확인 조건을 실행하도록 시뮬레이션된 프로세스 윈도우 내에서 실제 프로세스 조건을 사용하여 하나 이상의 층이 웨이퍼 상에 형성될 수 있다. 그 다음, 시뮬레이션된 프로세스 윈도우를 검증하는데(validate) 사용될 수 있는 검사 결과를 생성하도록 하나 이상의 층이 여기에 기재된 방식으로 또는 임의의 다른 방식으로 검사될 수 있다.
여기에 기재된 모든 방법은 비일시적 컴퓨터 판독가능한 저장 매체에 방법 실시예들의 하나 이상의 단계들의 결과를 저장하는 것을 포함할 수 있다. 결과는 여기에 기재된 임의의 결과를 포함할 수 있고, 당해 기술 분야에 공지된 임의의 방식으로 저장될 수 있다. 저장 매체는 여기에 기재된 임의의 저장 매체 또는 당해 기술 분야에 공지된 임의의 기타 적합한 저장장치를 포함할 수 있다. 결과가 저장된 후에, 결과는 저장 매체에서 액세스될 수 있고, 여기에 기재된 임의의 방법 또는 시스템 실시예에 의해 사용되고, 사용자에게 디스플레이를 위해 포맷되고, 다른 소프트웨어 모듈, 방법 또는 시스템 등에 의해 사용될 수 있다. 예를 들어, 방법이 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정한 후에, 방법은 저장 매체에 웨이퍼 검사 레시피를 저장하는 것을 포함할 수 있다. 또한, 여기에 기재된 실시예의 출력 또는 결과가 저장되고 여기에 더 기재된 바와 같은 웨이퍼 검사 시스템에 의해 액세스될 수 있으며, 그리하여 웨이퍼 검사 시스템은 검사를 위해 웨이퍼 검사 레시피를 사용할 수 있다.
상기 기재된 방법의 각각의 실시예들은 여기에 기재된 임의의 기타 방법(들)의 임의의 기타 단계(들)를 포함할 수 있다. 또한, 상기 기재된 방법의 각각의 실시예들은 여기에 기재된 임의의 시스템에 의해 수행될 수 있다.
다른 실시예는 컴퓨터 시스템으로 하여금 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하는 컴퓨터 구현 방법을 수행하도록 하는 프로그램 명령어가 저장되어 있는 비일시적 컴퓨터 판독가능한 매체에 관한 것이다. 이러한 컴퓨터 판독가능한 매체의 하나의 실시예가 도 3에 도시되어 있다. 특히, 컴퓨터 판독가능한 매체(28)는 컴퓨터 시스템(32)으로 하여금 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하는 컴퓨터 구현 방법을 수행하도록 하는 프로그램 명령어(30)가 저장되어 있다.
컴퓨터 구현 방법은 설계 데이터에 기초하여 웨이퍼의 하나 이상의 층의 3D 표현을 생성하는 것을 포함하며, 이는 여기에 기재된 바와 같이 수행될 수 있다. 컴퓨터 구현 방법은 또한 3D 표현에 기초하여 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하는 것을 포함한다. 하나 이상의 검사 파라미터를 결정하는 것은 여기에 기재된 바와 같이 수행될 수 있다. 컴퓨터 구현 방법은 여기에 기재된 임의의 기타 방법(들)의 임의의 기타 단계(들)를 포함할 수 있다. 또한, 컴퓨터 판독가능한 매체는 여기에 기재된 바와 같이 더 구성될 수 있다.
여기에 기재된 바와 같은 방법을 구현하는 프로그램 명령어(30)는 컴퓨터 판독가능한 매체(28) 상에 저장될 수 있다. 컴퓨터 판독가능한 매체는 ROM, RAM, 자기 또는 광 디스크, 자기 테이프, 또는 당해 기술 분야에 공지된 임의의 기타 적합한 컴퓨터 판독가능한 매체와 같은 비일시적 컴퓨터 판독가능한 저장 매체일 수 있다.
프로그램 명령어는 특히 프로시저 기반의 기술, 컴포넌트 기반의 기술, 및/또는 객체 지향 기술을 포함하는 임의의 다양한 방식으로 구현될 수 있다. 예를 들어, 프로그램 명령어는 원하는 바에 따라 ActiveX 컨트롤, C++ 오브젝트, JavaBeans, Microsoft Foundation Classes("MFC"), 또는 기타 기술 또는 방법을 사용하여 구현될 수 있다.
컴퓨터 시스템(32)은 개인용 컴퓨터 시스템, 메인프레임 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 병렬 컴퓨터, 또는 당해 기술 분야에 공지된 임의의 기타 디바이스를 포함한 다양한 형태를 취할 수 있다. 일반적으로, 용어 "컴퓨터 시스템"은 메모리 매체로부터의 명령어를 실행하는, 하나 이상의 프로세서를 갖는 임의의 디바이스를 망라하는 것으로 널리 정의될 수 있다.
도 4는 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하도록 구성된 시스템의 하나의 시스템을 예시한다. 시스템은 설계 데이터에 기초하여 웨이퍼의 하나 이상의 층의 3D 표현을 생성하도록 구성된 시뮬레이션 엔진(34)을 포함한다. 시뮬레이션 엔진은 그래픽 시뮬레이션 엔진, 검사 시뮬레이션 엔진, Synopsys로부터 상업적으로 입수 가능한 TCAD 제품에 포함된 것과 같은 시뮬레이션 엔진, KLA-Tencor로부터 상업적으로 입수 가능한 SCD 기반의 제품에 포함된 것과 같은 시뮬레이션 엔진 등을 포함할 수 있다. 시뮬레이션 엔진은 여기에 더 기재된 바와 같이 3D 표현을 생성하도록 구성될 수 있다. 또한, 시뮬레이션 엔진은 여기에 기재된 임의의 기타 단계(들)를 수행하도록 구성될 수 있다.
시스템은 또한 3D 표현에 기초하여 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하도록 구성된 컴퓨터 시스템(36)을 포함한다. 컴퓨터 시스템은 컴퓨터 시스템이 시뮬레이션 엔진으로부터 3D 표현을 수신할 수 있도록 임의의 적합한 방식으로 시뮬레이션 엔진에 연결될 수 있다. 컴퓨터 시스템은 여기에 기재된 임의의 실시예에 따라 하나 이상의 검사 파라미터를 결정하도록 구성될 수 있다. 또한, 컴퓨터 시스템은 여기에 기재된 바와 같이 더 구성될 수 있고 여기에 기재된 임의의 기타 단계(들)를 수행하도록 구성될 수 있다.
컴퓨터 시스템(36)은 프로세스, 검사, 계측, 검토, 또는 기타 도구의 일부를 형성하지 않는 단독 시스템으로서 구성될 수 있다. 하나의 이러한 예에서, 시스템은 여기에 기재된 컴퓨터 구현 방법의 하나 이상을 수행하도록 특별히 설계된(그리고 선택적으로 전용인) 하나 이상의 컴포넌트를 포함할 수 있다. 이러한 실시예에서, 컴퓨터 시스템(36)은 "유선" 및/또는 "무선" 부분을 포함할 수 있는 전송 매체에 의해 다른 시스템(예를 들어, 검사 시스템으로부터의 검사 결과)으로부터 데이터 또는 정보를 수신 및/또는 획득하도록 구성될 수 있다. 이 방식에서, 전송 매체는 컴퓨터 시스템과 다른 시스템 사이의 데이터 링크로서의 역할을 할 수 있다. 또한, 컴퓨터 시스템(36)은 전송 매체를 통해 다른 시스템에 데이터를 보낼 수 있다. 이러한 데이터는 예를 들어 여기에 기재된 컴퓨터 시스템에 의해 생성된 하나 이상의 검사 파라미터 또는 임의의 기타 정보, 파라미터 등을 포함할 수 있다. 대안으로서, 컴퓨터 시스템(36)은 웨이퍼 검사 시스템, 계측 시스템, 결함 검토 시스템, 분석 시스템 또는 또다른 도구의 일부를 형성할 수 있다.
그러나, 시스템은 또한 웨이퍼 검사 레시피를 사용하여 웨이퍼를 검사하도록(예를 들어, 웨이퍼 상의 결함을 검출하고 결함 그리고 가능하면 또한 웨이퍼에 대한 출력을 획득하도록) 구성된 웨이퍼 검사 시스템을 포함할 수 있다. 웨이퍼 검사 시스템은 조명 서브시스템을 포함할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 조명 서브시스템은 광원(38)을 포함한다. 광원(38)은 레이저, 아크 램프, 또는 레이저 유지 플라즈마 램프와 같은 당해 기술 분야에 공지된 임의의 적합한 광원을 포함할 수 있다. 광원(38)은 경사진(oblique) 입사 각도로 웨이퍼(40)에 광을 지향시키도록 구성되며, 이는 임의의 적합한 경사진 입사각, 또는 적합한 광 요소를 통한 수직 입사를 포함할 수 있다. 조명 서브시스템은 또한 광원(38)으로부터 웨이퍼(40)로 광을 지향시키도록 구성되는 하나 이상의 광학 컴포넌트(도시되지 않음)를 포함할 수 있다. 광학 컴포넌트는 편광 컴포넌트 또는 편광 회전 컴포넌트와 같이(이에 한정되지 않음) 당해 기술 분야에 공지된 임의의 적합한 광학 컴포넌트를 포함할 수 있다. 또한, 광원 및/또는 하나 이상의 광학 컴포넌트는 하나 이상의 입사 각도에서(예를 들어, 경사진 입사각 및/또는 실질적으로 수직인 입사각) 웨이퍼로 광을 지향시키도록 구성될 수 있다.
웨이퍼(40)로부터 산란된 광은 웨이퍼 검사 시스템의 복수의 검출 서브시스템 또는 복수의 채널에 의해 수집 및 검출될 수 있다. 예를 들어, 비교적 수직에 가까운 각도에서 웨이퍼(40)로부터 산란된 광은 하나의 검출 서브시스템의 렌즈(42)에 의해 집광될 수 있다. 렌즈(42)는 도 4에 도시된 바와 같인 굴절 광학 요소를 포함할 수 있다. 또한, 렌즈(42)는 하나 이상의 굴절 광학 요소 및/또는 하나 이상의 반사 광학 요소를 포함할 수 있다. 렌즈(42)에 의해 집광된 광은 그 검출 서브시스템의 검출기(44)로 향할 수 있다. 검출기(44)는 CCD, PMT, 또는 또다른 유형의 이미징 검출기와 같이 당해 기술 분야에 공지된 임의의 적합한 검출기를 포함할 수 있다. 검출기(44)는 웨이퍼로부터 산란된 광에 응답하는 출력을 생성하도록 구성된다. 따라서, 렌즈(42) 및 검출기(44)는 웨이퍼 검사 시스템의 하나의 채널을 형성한다. 검사 시스템의 이 채널은 편광 컴포넌트 및/또는 퓨리에 필터링 컴포넌트와 같이 당해 기술 분야에 공지된 임의의 기타 적합한 광학 컴포넌트(도시되지 않음)를 포함할 수 있다. 웨이퍼 검사 시스템은 검출기(44)에 의해 생성된 출력을 사용하여 웨이퍼 상의 결함을 검출하도록 구성된다. 예를 들어, 웨이퍼 검사 시스템의 컴퓨터 서브시스템(예를 들어, 컴퓨터 시스템(36))은 검출기에 의해 생성된 출력을 사용하여 웨이퍼 상의 결함을 검출하도록 구성될 수 있다.
상이한 각도로 웨이퍼(40)로부터 산란된 광은 또다른 검출 서브시스템의 렌즈(46)에 의해 집광될 수 있다. 렌즈(46)는 상기 기재된 바와 같이 구성될 수 있다. 렌즈(46)에 의해 집광된 광은 상기 기재된 바와 같이 구성될 수 있는 이 검출 서브시스템의 검출기(48)로 향할 수 있다. 검출기(48)는 또한 웨이퍼로부터 산란된 광에 응답하는 출력을 생성하도록 구성된다. 따라서, 렌즈(46) 및 검출기(48)는 웨이퍼 검사 시스템의 또다른 채널을 형성할 수 있다. 이 채널은 또한 상기 기재된 임의의 기타 광학 컴포넌트를 포함할 수 있다. 일부 실시예에서, 렌즈(46)는 약 20 도 내지 70 도 이상의 편각으로 웨이퍼로부터 산란된 광을 집광하도록 구성될 수 있다. 또한, 렌즈(46)는 약 360 도의 방위각으로 웨이퍼로부터 산란된 광을 집광하도록 구성된 반사 광학 요소(도시되지 않음)로서 구성될 수 있다. 검사 시스템은 검출기(48)에 의해 생성된 출력을 사용하여 웨이퍼 상의 결함을 검출하도록 구성되며, 상기 기재된 바와 같이 수행될 수 있다.
도 4에 도시된 웨이퍼 검사 시스템은 또한 하나 이상의 다른 채널을 포함할 수 있다. 예를 들어, 검사 시스템은 사이드 채널로서 구성되는, 여기에 기재된 임의의 광학 컴포넌트를 포함할 수 있는 추가의 채널(도시되지 않음)을 포함할 수 있다. 하나의 이러한 예에서, 사이드 채널은 입사 평면 밖으로 산란되는 광을 집광 및 검출하도록 구성될 수 있다(예를 들어, 사이드 채널은 입사 평면에 실질적으로 수직인 평면에 중심 위치된 렌즈 및 렌즈에 의해 집광된 광을 검출하도록 구성된 검출기를 포함할 수 있음). 검사 시스템은 사이드 채널의 검출기에 의해 생성된 출력을 사용하여 웨이퍼 상의 결함을 검출하도록 구성될 수 있다.
시스템은 또한 컴퓨터 서브시스템(도시되지 않음)을 포함하거나, 또는 컴퓨터 시스템(36)에 연결되거나 이를 사용할 수 있다. 예를 들어, 검출기에 의해 생성된 출력은 컴퓨터 시스템(36)에 제공될 수 있다. 예를 들어, 컴퓨터 시스템은 컴퓨터 시스템이 검출기에 의해 생성된 출력을 수신할 수 있도록 각각의 검출기에 연결될 수 있다(예를 들어, 도 4에서 점선으로 도시된 하나 이상의 전송 매체에 의해, 이는 당해 기술 분야에 공지된 임의의 적합한 전송 매체를 포함할 수 있음). 컴퓨터 시스템은 임의의 적합한 방식으로 각각의 검출기에 연결될 수 있다. 대안으로서, 컴퓨터 시스템(36)은 컴퓨터 서브시스템이 컴퓨터 시스템(36)에 의해 생성된 웨이퍼 검사 파라미터 및/또는 웨이퍼 검사 레시피를 수신할 수 있도록 검사 시스템의 컴퓨터 서브시스템(도시되지 않음)에 연결될 수 있다. 또한, 컴퓨터 시스템(36)은 이미지 데이터 및 신호와 같은, 웨이퍼 검사 시스템의 컴퓨터 서브시스템의 임의의 기타 출력을 수신할 수 있다.
시스템은 또한 도 5에 도시된 바와 같이 웨이퍼 검사 레시피를 사용하여 웨이퍼를 검사하도록(예를 들어, 웨이퍼 상의 결함을 검출하고, 결함 그리고 가능하면 또한 웨이퍼에 대한 출력을 획득하도록) 구성된 웨이퍼 검사 시스템을 포함할 수 있다. 이 웨이퍼 검사 시스템은 조명 서브시스템을 포함할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 조명 서브시스템은 임의의 적합한 광원을 포함할 수 있는 광원(50)을 포함한다. 조명 서브시스템은 수직 입사 각도로 웨이퍼(40)에 광을 지향시키도록 구성된다. 예를 들어, 광원(50)으로부터의 광은 빔 스플리터(52)로 향? 수 있으며, 빔 스플리터(52)는 렌즈(54)로 광을 지향시키는 임의의 적합한 빔 스플리터를 포함할 수 있다. 렌즈(54)는 수직 입사 각도로 빔 스플리터로부터 웨이퍼(40)로 광을 포커싱할 수 있다. 조명 서브시스템은 또한 광원(50)으로부터 웨이퍼(40)로 광을 지향시키도록 구성되는 하나 이상의 다른 광학 컴포넌트(도시되지 않음)를 포함할 수 있다. 다른 광학 컴포넌트는 편광 컴포넌트 또는 편광 회전 컴포넌트와 같은(이에 한정되는 것은 아님) 당해 기술 분야에 공지된 임의의 적합한 광학 컴포넌트를 포함할 수 있다. 또한, 광원 및/또는 하나 이상의 광학 컴포넌트는 하나 이상의 입사 각도로(예를 들어, 경사진 입사각 및/또는 실질적으로 수직인 입사각) 웨이퍼에 광을 지향시키도록 구성될 수 있다.
웨이퍼(40)로부터 반사된 광은 웨이퍼 검사 시스템의 하나 이상의 채널 또는 하나 이상의 검출 서브시스템에 의해 수집 및 검출될 수 있다. 예를 들어, 웨이퍼(40)로부터 반사된 광은 하나의 검출 서브시스템의 렌즈(54)에 의해 집광될 수 있다. 렌즈(54)는 도 5에 도시된 바와 같이 굴절 광학 요소를 포함할 수 있다. 또한, 렌즈(54)는 하나 이상의 굴절 광학 요소 및/또는 하나 이상의 반사 광학 요소를 포함할 수 있다. 렌즈(54)에 의해 집광된 광은 빔 스플리터(52)를 통해 그 검출 서브시스템의 검출기(56)로 향할 수 있다. 검출기(56)는 CCD, PMT, 또는 다른 유형의 이미징 검출기와 같은 당해 기술 분야에 공지된 임의의 적합한 검출기를 포함할 수 있다. 검출기(56)는 웨이퍼로부터 반사되거나 산란된 광에 응답하는 출력을 생성하도록 구성된다. 따라서, 렌즈(54) 및 검출기(56)는 웨이퍼 검사 시스템의 하나의 채널을 형성한다. 검사 시스템의 이 채널은 편광 또는 필터링 컴포넌트와 같은 당해 기술 분야에 공지된 임의의 기타 적합한 광학 컴포넌트(도시되지 않음)를 포함할 수 있다. 웨이퍼 검사 시스템은 검출기(56)에 의해 생성된 출력을 사용하여 웨이퍼 상의 결함을 검출하도록 구성된다. 예를 들어, 웨이퍼 검사 시스템의 컴퓨터 서브시스템(예를 들어, 컴퓨터 시스템(36))은 검출기에 의해 생성된 출력을 사용하여 웨이퍼 상의 결함을 검출하도록 구성될 수 있다.
도 5에 도시된 웨이퍼 검사 시스템은 또한 하나 이상의 다른 채널을 포함할 수 있다. 예를 들어, 검사 시스템은 추가의 채널(도시되지 않음)을 포함할 수 있으며, 이는 웨이퍼로부터 산란되는 광을 집광 및 검출하도록 구성된 암시야 채널로서 구성되는, 여기에 기재된 임의의 광학 컴포넌트를 포함할 수 있다. 검사 시스템은 이러한 채널의 검출기에 의해 생성된 출력을 사용하여 웨이퍼 상의 결함을 검출하도록 구성될 수 있다.
시스템은 또한 컴퓨터 서브시스템(도시되지 않음)을 포함하거나, 또는 컴퓨터 시스템(36)에 연결되어 이를 사용할 수 있다. 예를 들어, 검출기(56)에 의해 생성된 출력은 컴퓨터 시스템(36)에 제공될 수 있다. 특히, 컴퓨터 시스템은 컴퓨터 시스템이 검출기에 의해 생성된 출력을 수신할 수 있도록 여기에 기재된 바와 같은 검출기에 연결될 수 있다. 대안으로서, 컴퓨터 시스템(36)은 여기에 더 기재된 바와 같은 웨이퍼 검사 시스템의 컴퓨터 서브시스템(도시되지 않음)에 연결될 수 있다.
도 4 및 도 5는 여기에 기재된 시스템 실시예에 포함될 수 있는 웨이퍼 검사 시스템의 구성을 일반적으로 예시하도록 제공된 것임을 유의하여야 한다. 명백하게, 여기에 기재된 웨이퍼 검사 시스템 구성은 상업적 검사 시스템을 설계할 때 보통 수행되는 바와 같이 검사 시스템의 성능을 최적화하도록 변경될 수 있다. 또한, 여기에 기재된 시스템은 KLA-Tencor로부터 상업적으로 입수 가능한 임의의 웨이퍼 검사 도구와 같은 기존의 웨이퍼 검사 시스템을 사용하여 구현될 수 있다(예를 들어, 기존의 검사 시스템에 여기에 기재된 기능을 추가함으로써). 일부 이러한 시스템에 대하여, 여기에 기재된 방법이 시스템의 선택적 기능으로서 제공될 수 있다(예를 들어, 시스템의 다른 기능에 더하여). 대안으로서, 여기에 기재된 시스템은 완전히 새로운 시스템을 제공하도록 "처음부터" 설계될 수 있다.
본 발명의 다양한 양상의 부가의 수정 및 대안의 실시예가 본 명세서를 고려하여 당해 기술 분야에서의 숙련자에게 명백할 것이다. 예를 들어, 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터를 결정하는 컴퓨터 구현 방법, 컴퓨터 판독 가능한 매체, 및 시스템이 제공된다. 따라서, 본 명세서는 오로지 설명을 위한 것으로서 해석되어야 하고, 본 발명을 수행하는 일반적인 방식을 당해 기술 분야의 숙련자에게 교시하기 위한 목적인 것이다. 여기에 도시 및 기재된 발명의 형태는 바람직한 실시예로서 취해진 것임을 이해하여야 한다. 구성요소 및 물질은 여기에 예시 및 기재된 것들에 대하여 치환될 수 있고, 부분 및 프로세스가 뒤바뀔 수 있으며, 본 발명의 어떤 특징은 독립적으로 이용될 수 있고, 이는 본 발명의 이러한 설명의 이점을 가진 후에 당해 기술 분야에서의 숙련자에게 전부 명백할 것이다. 다음의 청구항에 기재된 본 발명의 사상 및 범위로부터 벗어나지 않고서 여기에 기재된 구성요소의 변경이 이루어질 수 있다.

Claims (25)

  1. 웨이퍼 검사 레시피(wafer inspection recipe)에 대한 하나 이상의 검사 파라미터를 결정하는 컴퓨터 구현 방법에 있어서,
    설계 데이터에 기초하여 웨이퍼의 하나 이상의 층들의 3차원 표현(representation)을 생성하는 단계; 및
    상기 3차원 표현에 기초하여 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터들을 결정하는 단계를 포함하고,
    상기 생성하는 단계 및 상기 결정하는 단계는 컴퓨터 시스템에 의해 수행되는 것인 컴퓨터 구현 방법.
  2. 청구항 1에 있어서, 상기 하나 이상의 검사 파라미터들은 상기 웨이퍼 검사 레시피를 수행하는데 사용되는 조명 서브시스템의 적어도 하나의 파라미터, 상기 웨이퍼 검사 레시피를 수행하는데 사용되는 광 검출 서브시스템의 적어도 하나의 파라미터, 또는 이들의 일부 조합을 포함하는 것인 컴퓨터 구현 방법.
  3. 청구항 1에 있어서, 상기 하나 이상의 검사 파라미터들은 상기 웨이퍼 검사 레시피를 수행하는데 사용되는 광 검출 서브시스템에 의해 생성된 출력을 처리하기 위해 사용되는 하나 이상의 파라미터들을 포함하는 것인 컴퓨터 구현 방법.
  4. 청구항 1에 있어서, 상기 하나 이상의 검사 파라미터들은 상기 웨이퍼 검사 레시피에 대한 결함 검출 감도(sensitivity)를 포함하는 것인 컴퓨터 구현 방법.
  5. 청구항 1에 있어서, 상기 하나 이상의 검사 파라미터들은 상기 웨이퍼 상의 검사 주의 영역들의 하나 이상의 특성들을 포함하는 것인 컴퓨터 구현 방법.
  6. 청구항 1에 있어서, 상기 결정하는 단계는 상기 하나 이상의 층들을 형성하는데 사용되는 하나 이상의 물질들에 관한 정보 및 상기 3차원 표현에 기초하여 수행되는 것인 컴퓨터 구현 방법.
  7. 청구항 6에 있어서, 상기 하나 이상의 물질들에 관한 정보는 계산된 표면 반응, 반사도, 또는 이들의 조합을 포함하는 것인 컴퓨터 구현 방법.
  8. 청구항 1에 있어서, 상기 웨이퍼 검사 레시피를 사용하여 웨이퍼를 검사하는 단계 및 상기 3차원 표현에 기초하여 상기 검사하는 단계에 의해 검출된 상기 웨이퍼 상의 결함들을 분류하는 단계를 더 포함하는 컴퓨터 구현 방법.
  9. 청구항 1에 있어서, 상기 웨이퍼 검사 레시피를 사용하여 웨이퍼를 검사하는 단계 및 상기 3차원 표현에 기초하여 상기 검사하는 단계에 의해 검출된 상기 웨이퍼 상의 결함들의 임계성(criticality)을 결정하는 단계를 더 포함하는 컴퓨터 구현 방법.
  10. 청구항 1에 있어서, 상기 웨이퍼 검사 레시피를 사용하여 웨이퍼를 검사하는 단계 및 상기 3차원 표현에 기초하여 상기 검사하는 단계에 의해 검출된 상기 웨이퍼 상의 결함들이 수율 관련 결함들인지 여부를 결정하는 단계를 더 포함하는 컴퓨터 구현 방법.
  11. 청구항 1에 있어서, 상기 3차원 표현에 기초하여 상기 웨이퍼 검사 레시피를 사용하여 상기 웨이퍼 상의 검출된 결함들을 비닝(binning)하기 위한 하나 이상의 파라미터들을 결정하는 단계를 더 포함하는 컴퓨터 구현 방법.
  12. 청구항 1에 있어서, 상기 3차원 표현에 기초하여 상기 웨이퍼 검사 레시피를 사용하여 상기 웨이퍼 상의 검출된 결함들의 검토(review)를 위한 하나 이상의 파라미터들을 결정하는 단계를 더 포함하는 컴퓨터 구현 방법.
  13. 청구항 1에 있어서, 상기 3차원 표현에 기초하여 상기 웨이퍼 검사 레시피를 사용하여 상기 웨이퍼 상의 검출된 결함들의 계측(metrology)을 위한 하나 이상의 파라미터들을 결정하는 단계를 더 포함하는 컴퓨터 구현 방법.
  14. 청구항 1에 있어서, 상기 3차원 표현에 기초하여 상기 웨이퍼 검사 레시피를 사용하여 상기 웨이퍼 상의 검출된 결함들의 분석을 위한 하나 이상의 파라미터들을 결정하는 단계를 더 포함하는 컴퓨터 구현 방법.
  15. 청구항 1에 있어서, 상기 하나 이상의 층들은 상기 웨이퍼 검사 레시피를 사용하여 검사될 층 및 웨이퍼가 상기 웨이퍼 검사 레시피를 사용하여 검사되기 전에 상기 웨이퍼 상에 형성되지 않은 층을 포함하는 것인 컴퓨터 구현 방법.
  16. 청구항 1에 있어서, 상기 하나 이상의 층들은 상기 웨이퍼 검사 레시피를 사용하여 검사되는 층 및 웨이퍼가 상기 웨이퍼 검사 레시피를 사용하여 검사되기 전에 상기 웨이퍼 상에 형성되지 않은 층을 포함하고, 상기 방법은 상기 검사되는 층 및 상기 웨이퍼 상에 형성되지 않은 층의 3차원 표현에 기초하여 상기 웨이퍼 검사 레시피를 사용하여 검출된 상기 웨이퍼 상의 결함을 분류하는 단계를 더 포함하는 컴퓨터 구현 방법.
  17. 청구항 1에 있어서, 상기 하나 이상의 층들은 상기 웨이퍼 검사 레시피를 사용하여 검사되는 층 및 웨이퍼가 상기 웨이퍼 검사 레시피를 사용하여 검사되기 전에 상기 웨이퍼 상에 형성되지 않은 층을 포함하고, 상기 방법은 상기 검사되는 층 및 상기 웨이퍼 상에 형성되지 않은 층의 3차원 표현에 기초하여 상기 웨이퍼 검사 레시피를 사용하여 검출된 상기 웨이퍼 상의 결함의 임계성을 결정하는 단계를 더 포함하는 컴퓨터 구현 방법.
  18. 청구항 1에 있어서, 상기 하나 이상의 층들은 상기 웨이퍼 검사 레시피를 사용하여 검사되는 층, 웨이퍼가 상기 웨이퍼 검사 레시피를 사용하여 검사되기 전에 상기 웨이퍼 상에 형성되지 않은 층, 및 상기 웨이퍼 검사 레시피를 사용하여 검사되는 층이 상기 웨이퍼 상에 형성되기 전에 상기 웨이퍼 상에 형성되는 층을 포함하고, 상기 방법은 상기 검사되는 층, 상기 웨이퍼 상에 형성되지 않은 층, 상기 검사되는 층 전에 상기 웨이퍼 상에 형성되는 층의 3차원 표현에 기초하여 상기 웨이퍼 검사 레시피를 사용하여 검출된 상기 웨이퍼 상의 결함의 임계성을 결정하는 단계를 더 포함하는 컴퓨터 구현 방법.
  19. 청구항 1에 있어서, 상기 하나 이상의 층들은 상기 웨이퍼 검사 레시피를 사용하여 검사될 제1 층 및 상기 제1 층이 상기 웨이퍼 상에 형성되기 전에 상기 웨이퍼 상에 형성된 제2 층을 포함하는 것인 컴퓨터 구현 방법.
  20. 청구항 1에 있어서, 상기 웨이퍼 검사 레시피를 사용하여 웨이퍼를 검사하는 것에 이어서 상기 웨이퍼에 대해 결함 검토 프로세스를 수행하는 단계 및 상기 3차원 표현에 기초하여 상기 결함 검토 프로세스에 의해 검토된 상기 웨이퍼 상의 결함들이 수율 관련 결함들인지 여부를 결정하는 단계를 더 포함하는 컴퓨터 구현 방법.
  21. 청구항 1에 있어서, 상기 웨이퍼 검사 레시피를 사용하여 웨이퍼를 검사하는 것에 이어서 상기 웨이퍼에 대해 결함 검토 프로세스를 수행하는 단계 및 상기 3차원 표현에 기초하여 상기 결함 검토 프로세스에 의해 검토된 상기 웨이퍼 상의 결함들을 분류하는 단계를 더 포함하는 컴퓨터 구현 방법.
  22. 청구항 1에 있어서, 상기 웨이퍼 검사 레시피를 사용하여 검출된 결함들에 대하여 2차원 설계 데이터 클립들을 추출하는 단계 및 상기 웨이퍼가 상기 웨이퍼 검사 레시피를 사용하여 검사되는 동안에 상기 웨이퍼 검사 레시피를 사용하여 결함들에 대해 획득된 출력 및 상기 2차원 설계 데이터 클립들에 기초하여 상기 결함들에 대한 3차원 표현들을 생성하는 단계를 더 포함하는 컴퓨터 구현 방법.
  23. 청구항 1에 있어서, 상기 생성하는 단계는 동적으로 수행되는 것인 컴퓨터 구현 방법.
  24. 컴퓨터 시스템으로 하여금 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터들을 결정하는 컴퓨터 구현 방법을 수행하도록 하는 프로그램 명령어가 저장되어 있는 비일시적 컴퓨터 판독가능한 매체에 있어서, 상기 컴퓨터 구현 방법은,
    설계 데이터에 기초하여 웨이퍼의 하나 이상의 층들의 3차원 표현을 생성하는 단계; 및
    상기 3차원 표현에 기초하여 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터들을 결정하는 단계를 포함하는 것인 비일시적 컴퓨터 판독가능한 매체.
  25. 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터들을 결정하도록 구성된 시스템에 있어서,
    설계 데이터에 기초하여 웨이퍼의 하나 이상의 층들의 3차원 표현을 생성하도록 구성된 시뮬레이션 엔진; 및
    상기 3차원 표현에 기초하여 웨이퍼 검사 레시피에 대한 하나 이상의 검사 파라미터들을 결정하도록 구성된 컴퓨터 시스템을 포함하는 것인 시스템.
KR1020137034779A 2011-06-08 2012-06-06 결함 관련 애플리케이션에 대한 3차원 표현 사용 Active KR102033798B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/156,323 2011-06-08
US13/156,323 US20120316855A1 (en) 2011-06-08 2011-06-08 Using Three-Dimensional Representations for Defect-Related Applications
PCT/US2012/041019 WO2012170477A2 (en) 2011-06-08 2012-06-06 Using three-dimensional representations for defect-related applications

Publications (2)

Publication Number Publication Date
KR20140033463A true KR20140033463A (ko) 2014-03-18
KR102033798B1 KR102033798B1 (ko) 2019-10-17

Family

ID=47293894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137034779A Active KR102033798B1 (ko) 2011-06-08 2012-06-06 결함 관련 애플리케이션에 대한 3차원 표현 사용

Country Status (7)

Country Link
US (2) US20120316855A1 (ko)
EP (1) EP2718967A4 (ko)
JP (2) JP6038904B2 (ko)
KR (1) KR102033798B1 (ko)
IL (1) IL229804B (ko)
TW (2) TWI559420B (ko)
WO (1) WO2012170477A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180135213A (ko) * 2017-06-12 2018-12-20 에스케이 주식회사 실제 반도체 제조물을 복제한 가상 반도체 제조물 제공 방법 및 시스템

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157472A (ja) * 2012-01-30 2013-08-15 Sony Corp 不良懸念箇所判定装置、不良懸念箇所判定方法、半導体装置の製造方法、及びプログラム
US9696264B2 (en) * 2013-04-03 2017-07-04 Kla-Tencor Corporation Apparatus and methods for determining defect depths in vertical stack memory
US9865512B2 (en) * 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
TWI627546B (zh) * 2013-06-29 2018-06-21 新納普系統股份有限公司 故障分析期間之晶片截面識別和呈現
US20150204799A1 (en) * 2014-01-21 2015-07-23 International Business Machines Corporation Computer-based defect root cause and yield impact determination in layered device manufacturing for products and services
JP6484031B2 (ja) * 2014-12-26 2019-03-13 株式会社日立ハイテクノロジーズ ビーム条件設定装置、及び荷電粒子線装置
US9816940B2 (en) 2015-01-21 2017-11-14 Kla-Tencor Corporation Wafer inspection with focus volumetric method
CN105990172B (zh) * 2015-01-30 2018-07-31 上海华力微电子有限公司 嵌入式SiGe外延测试块的设计
KR102230503B1 (ko) * 2015-04-14 2021-03-22 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 마스크 패턴 제조 시스템 및 방법
US10502692B2 (en) 2015-07-24 2019-12-10 Kla-Tencor Corporation Automated metrology system selection
US10181185B2 (en) 2016-01-11 2019-01-15 Kla-Tencor Corp. Image based specimen process control
US9625398B1 (en) 2016-01-11 2017-04-18 International Business Machines Corporation Cross sectional depth composition generation utilizing scanning electron microscopy
US10311186B2 (en) * 2016-04-12 2019-06-04 Globalfoundries Inc. Three-dimensional pattern risk scoring
US10304177B2 (en) * 2016-06-29 2019-05-28 Kla-Tencor Corporation Systems and methods of using z-layer context in logic and hot spot inspection for sensitivity improvement and nuisance suppression
US10887580B2 (en) * 2016-10-07 2021-01-05 Kla-Tencor Corporation Three-dimensional imaging for semiconductor wafer inspection
JP6353008B2 (ja) * 2016-11-02 2018-07-04 ファナック株式会社 検査条件決定装置、検査条件決定方法及び検査条件決定プログラム
US10964013B2 (en) * 2017-01-10 2021-03-30 Kla-Tencor Corporation System, method for training and applying defect classifiers in wafers having deeply stacked layers
JP6657132B2 (ja) * 2017-02-27 2020-03-04 富士フイルム株式会社 画像分類装置、方法およびプログラム
US10580615B2 (en) * 2018-03-06 2020-03-03 Globalfoundries Inc. System and method for performing failure analysis using virtual three-dimensional imaging
KR102589004B1 (ko) * 2018-06-18 2023-10-16 삼성전자주식회사 반도체 불량 분석 장치 및 그것의 불량 분석 방법
US10732130B2 (en) 2018-06-19 2020-08-04 Kla-Tencor Corporation Embedded particle depth binning based on multiple scattering signals
US10867108B2 (en) * 2018-09-18 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Optical mode optimization for wafer inspection
JP7235583B2 (ja) * 2019-05-08 2023-03-08 東洋ガラス株式会社 ガラスびんの検査方法及びガラスびんの製造方法並びにガラスびんの検査装置
US10896283B1 (en) 2019-08-16 2021-01-19 International Business Machines Corporation Noise-based optimization for integrated circuit design
US11798828B2 (en) * 2020-09-04 2023-10-24 Kla Corporation Binning-enhanced defect detection method for three-dimensional wafer structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174326A (ja) * 1997-08-29 1999-03-16 Hitachi Ltd 半導体断面観察装置
JP2004327810A (ja) * 2003-04-25 2004-11-18 Renesas Technology Corp 情報処理装置及びｌｓｉチップの製造方法
US20080167829A1 (en) * 2007-01-05 2008-07-10 Allen Park Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
JP2009170606A (ja) * 2008-01-15 2009-07-30 Hitachi High-Technologies Corp パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923430A (en) * 1993-06-17 1999-07-13 Ultrapointe Corporation Method for characterizing defects on semiconductor wafers
JPH10267628A (ja) * 1997-01-23 1998-10-09 Hitachi Ltd ３次元形状検出方法およびその装置並びに基板の製造方法
US5952135A (en) * 1997-11-19 1999-09-14 Vlsi Technology Method for alignment using multiple wavelengths of light
JP2002107126A (ja) * 2000-09-28 2002-04-10 Mitsubishi Heavy Ind Ltd 基板検査装置及び方法
US6886153B1 (en) * 2001-12-21 2005-04-26 Kla-Tencor Corporation Design driven inspection or measurement for semiconductor using recipe
JP2003215060A (ja) * 2002-01-22 2003-07-30 Tokyo Seimitsu Co Ltd パターン検査方法及び検査装置
JP4230838B2 (ja) * 2003-06-27 2009-02-25 株式会社日立ハイテクノロジーズ 欠陥検査装置における検査レシピ設定方法および欠陥検査方法
US9002497B2 (en) * 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
US7135344B2 (en) * 2003-07-11 2006-11-14 Applied Materials, Israel, Ltd. Design-based monitoring
US7539584B2 (en) * 2003-10-24 2009-05-26 Kla-Tencor Corporation Volume based extended defect sizing system
US7792595B1 (en) * 2004-03-30 2010-09-07 Synopsys, Inc. Method and system for enhancing the yield in semiconductor manufacturing
US7111783B2 (en) * 2004-06-25 2006-09-26 Board Of Trustees Operating Michigan State University Automated dimensional inspection
JP4723362B2 (ja) * 2005-11-29 2011-07-13 株式会社日立ハイテクノロジーズ 光学式検査装置及びその方法
US7894659B2 (en) * 2007-02-28 2011-02-22 Kla-Tencor Technologies Corp. Methods for accurate identification of an edge of a care area for an array area formed on a wafer and methods for binning defects detected in an array area formed on a wafer
JP5425779B2 (ja) * 2007-08-20 2014-02-26 ケーエルエー−テンカー・コーポレーション 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法
US8139844B2 (en) * 2008-04-14 2012-03-20 Kla-Tencor Corp. Methods and systems for determining a defect criticality index for defects on wafers
JP5175616B2 (ja) * 2008-05-23 2013-04-03 シャープ株式会社 半導体装置およびその製造方法
SG164292A1 (en) * 2009-01-13 2010-09-29 Semiconductor Technologies & Instruments Pte System and method for inspecting a wafer
JP2010243283A (ja) * 2009-04-03 2010-10-28 Hitachi High-Technologies Corp 欠陥検査方法および欠陥検査装置
EP2702380B1 (en) * 2011-04-29 2015-11-25 Eaton Corporation Degradation monitoring system for hose assembly

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174326A (ja) * 1997-08-29 1999-03-16 Hitachi Ltd 半導体断面観察装置
JP2004327810A (ja) * 2003-04-25 2004-11-18 Renesas Technology Corp 情報処理装置及びｌｓｉチップの製造方法
US20080167829A1 (en) * 2007-01-05 2008-07-10 Allen Park Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
JP2009170606A (ja) * 2008-01-15 2009-07-30 Hitachi High-Technologies Corp パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180135213A (ko) * 2017-06-12 2018-12-20 에스케이 주식회사 실제 반도체 제조물을 복제한 가상 반도체 제조물 제공 방법 및 시스템
US10437947B2 (en) 2017-06-12 2019-10-08 Sk Holdings Co., Ltd. Method and system for providing virtual semiconductor product replicating real semiconductor product

Also Published As

Publication number Publication date
TWI559420B (zh) 2016-11-21
EP2718967A2 (en) 2014-04-16
JP2017032589A (ja) 2017-02-09
WO2012170477A2 (en) 2012-12-13
JP2014517312A (ja) 2014-07-17
US20120316855A1 (en) 2012-12-13
IL229804B (en) 2018-06-28
JP6038904B2 (ja) 2016-12-07
WO2012170477A3 (en) 2013-04-25
TWI669766B (zh) 2019-08-21
JP6347820B2 (ja) 2018-06-27
TW201308462A (zh) 2013-02-16
KR102033798B1 (ko) 2019-10-17
US20170161418A1 (en) 2017-06-08
TW201701385A (zh) 2017-01-01
EP2718967A4 (en) 2015-03-11

Similar Documents

Publication Publication Date Title
KR102033798B1 (ko) 결함 관련 애플리케이션에 대한 3차원 표현 사용
KR102438824B1 (ko) 3차원 반도체 구조체들의 검사를 위한 결함 발견 및 레시피 최적화
KR102330735B1 (ko) 패터닝된 웨이퍼들 상의 결함들의 서브-픽셀 및 서브-해상도 로컬리제이션
JP6719462B2 (ja) プロセスウィンドウキャラクタライゼーションのための仮想検査システム
TWI665442B (zh) 用於判定將對一試樣執行之一度量程序之參數之系統、方法及非暫時性電腦可讀取媒體
KR102408848B1 (ko) 웨이퍼 상의 뉴슨스 결함들의 소스 식별
JP2019535143A (ja) 半導体ウェハ検査用三次元イメージング
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
US10818005B2 (en) Previous layer nuisance reduction through oblique illumination
TWI781318B (zh) 經組態以產生在一樣品上偵測到之缺陷之一樣本的系統，非暫時性電腦可讀媒體，及方法
IL262464A (en) Systems and methods for automatic correction of deviation between testing and design for a massive model search
CN117425819B (zh) 设置用于检验样品的关注区域
CN109314067B (zh) 在逻辑及热点检验中使用z层上下文来改善灵敏度及抑制干扰的系统及方法
CN115066604A (zh) 在样本上的阵列区域中检测缺陷

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20131227

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170602

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180620

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190715

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191011

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191011

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220928

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee