JP5175616B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5175616B2
JP5175616B2 JP2008135459A JP2008135459A JP5175616B2 JP 5175616 B2 JP5175616 B2 JP 5175616B2 JP 2008135459 A JP2008135459 A JP 2008135459A JP 2008135459 A JP2008135459 A JP 2008135459A JP 5175616 B2 JP5175616 B2 JP 5175616B2
Authority
JP
Japan
Prior art keywords
inspection
pattern
film thickness
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008135459A
Other languages
English (en)
Other versions
JP2009283759A (ja
Inventor
徳貴 上久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008135459A priority Critical patent/JP5175616B2/ja
Priority to PCT/JP2009/058774 priority patent/WO2009142121A1/ja
Priority to US12/994,377 priority patent/US8426857B2/en
Publication of JP2009283759A publication Critical patent/JP2009283759A/ja
Application granted granted Critical
Publication of JP5175616B2 publication Critical patent/JP5175616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/47—Scattering, i.e. diffuse reflection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体装置およびその製造方法に関し、詳しくは、形成するパターンの形状寸法の管理および測定精度の向上を図ることができる半導体装置の構造およびその製造方法に関する。
半導体デバイスの集積度の増加に伴い、半導体デバイスの製造工程では形成されるパターンが微細化されており、パターンの形状寸法をより高い精度で管理しかつ測定することが必要となっている。
パターンの形状寸法を測定する手段の代表的なものとしては、可視光やＵＶ光を利用した分光エリプソメトリー法、電子線を利用した測長SEM（Critical Dimension Secondary Electron Microscope ; CD-SEM）法等が挙げられる。
分光エリプソメトリー法は、堆積膜、加工膜の膜厚等のウエハ表面に対して垂直方向の形状寸法測定に用いられ、測長SEM法は、加工線幅や限界寸法（Critical Dimension ; CD）等のウエハ表面に対して水平方向の形状寸法測定に用いられる。
STI（Shallow Trench Isolation）構造を形成するための溝加工形状、トランジスタ形状、配線膜厚等といった可視光やUV光が透過し難い膜の膜厚や、３次元的な構造に対する形状寸法を測定する場合、前記分光エリプソメトリー法や測長SEM法では高精度な測定が困難である。例えば、図７に示すように、半導体基板９０１上に順にシリコン酸化膜９０２、シリコン窒化膜９０３が形成され、STI領域に対応し絶縁膜が埋め込まれるための溝部９０４が形成された３次元形状を測定する場合、分光エリプソメトリー法や測長SEM法では高精度な測定が困難である。
このような３次元形状の測定には、原子間力顕微鏡（Atomic Force Microscope ; AFM）法、断面SEM(Cross Section Secondary Electron Microscope ; X-SEM) 法などが用いられている。
しかしながら、これらの方法はいずれも、スループットが低く、接触もしくは破壊検査であるため、製造工程の管理に必要なコストが増大する問題があった。
この問題を解消する手段のひとつに、光波を用いたスキャッタロメトリー法(光波散乱計測法)が挙げられる。例えば、特許文献１には、スキャッタロメトリー法により、パターンの形状寸法を計測する原理が示されている。また、特許文献２には、半導体装置の表面の形状寸法を計測する方法が示されている。
スキャッタロメトリー法は、ラインおよびスペースが繰り返された繰り返しパターンに対して測定光を照射し、光波長帯域における反射光の繰返しパターンの形状依存特性を数値解析より求め、実測値と比較してパターンの３次元形状を求める方法である。つまり、スキャッタロメトリー法は、測定光を半導体ウエハの表面に斜めから入射したときの反射回折光の分光スペクトルが、ウエハ表面を含む面内の回転方向であるα角について複数の角度から測定光を入射した場合に、半導体ウエハの表面の３次元的なパターン形状に応じて変化することを利用したものである。この場合、予め複数のモデルパターン形状に対する理論的な分光スペクトルをシミュレーションにより求めてライブラリ管理しておき、実際の半導体ウエハの表面に対して得られた分光スペクトルと比較する、すなわちフィッティングすることにより、最も近いモデルパターンの３次元形状を抽出し、測定値としている。
この方法によれば、ウエハを非破壊および非接触で、かつ大気圧下で高いスループットをもって測定することが可能である。
例えば、図７および図８に示すパターン形状の場合、３次元形状を決定するパラメータとしては、パターン線幅（CD1）９１１、スペース線幅（CD2）９１２、基板溝深さ９２１、シリコン酸化膜厚さ９２２、シリコン窒化膜厚さ９２３およびテーパ角度９３１が挙げられる。
スキャッタロメトリー法を用いて３次元形状を測定する場合、図８に示すような単一の線幅と単一のスペース幅を有する繰り返しパターンを有する検査領域９４１を半導体ウエハ上にレイアウトし、検査領域９４１に測定光９５１を入射角度θで照射し、その反射回折光９５２の分光スペクトルを複数のα角に対して取得する。そして、得られた測定結果とモデルパターンの３次元形状とをフィッティングすることにより、前述のパラメータ９１１、９１２、９２１〜９２３、９３１を同時に決定し、これらを３次元形状の測定値とする。
ところで、測定しようとする半導体ウエハの表面の３次元形状は、全く予測できないものではなく、実際には、その製造工程毎にある程度限定されたものである。そのため、例えば、特許文献３では、リソグラフィ工程におけるレジスト形状の測定について、予測されるリソフラフィ工程のプロセスパラメータの変動に対して、想定されるレジスト形状の変化をモデルパターンとして予めシミュレーションしライブラリ管理することにより、フィッティングを容易化する方法が示されている。
また、特許文献４では、製造工程で予測されるパラメータを変動させて、テストサンプルを予め実際に作製し、テストサンプルに対して得られた分光スペクトルのデータと、テストサンプルを別の方法（例えばAFM法等）により計測して得られた３次元形状のデータとをライブラリ管理することにより、フィッティングの妥当性を高めている。
さらに、特許文献５には、AFM法とスキャッタロメトリー法を併用して３次元形状を計測する方法が示され、特許文献６には、スキャッタロメトリー法でパターンの高さの情報を取得し、その情報を用いて測長SEMにて３次元形状を測定する方法が示されている。
米国特許5,293,216号公報 米国特許5,867,276号公報 特開2003-344029号公報 特開2004-158478号公報 特開2003-294436号公報 特開2004-219343号公報
このようにスキャッタロメトリー法は、光学的手法であることから非破壊、非接触でありスループットが高く、また、３次元形状を決定する複数のパラメータに対しても、分光の精度を十分上げることによって、理論上は計測が可能である。しかしながら、各パラメータの数値を変動させた多量のモデルパターンの収集が必要であり、モデルパターンデータには多くのフィッティングパラメータが含まれているため、実際に被測定物を測定した３次元データが、多量のモデルパターンデータのうちのどのモデルパターンデータと最も近いかを判断するフィッティング計算が膨大となり、高精度な計測値を短時間で得難いという課題があった。
また、特許文献３および特許文献４に記載の方法では、それぞれのフィッティングパラメータの変動範囲は限定されるが、パラメータ数はそのままであるため、自由度の大きいフィッティング計算はやはり必要である。つまり、モデルパターンデータには多くのフィッティングパラメータが含まれているため、フィッティング計算が膨大となる。
また、特許文献５および特許文献６に記載の方法は、パラメータ数の削減が可能であるが、AFMもしくは測長SEMによる計測が必要であるため、スループットが小さくなり、量産品の製造過程にて全数サンプルの測定は困難である。したがって、各ロットそれぞれ少数枚数による代表測定値を用いることとなり、ロット単位の管理には適しているものの、ウエハ単位に形状を管理するには、ウエハ毎の３次元形状の高精度な計測値を短時間で得ることが難しいという課題があった。つまり、スキャッタロメトリー法による３次元形状の測定に係る複数のパラメータのうち少なくとも１つを、AFMもしくは測長SEMにて測定するため、スキャッタロメトリー法でのフィッティングパラメータ数を低減でき、測定精度は高くなるが、AFMもしくは測長SEMを併用するため処理能力が小さい。
本発明は、このような課題を解決し、パターンの３次元形状を大気圧下にて非破壊、非接触、高いスループットをもって高精度に測定することができ、高精度な形状寸法管理がなされた半導体装置およびその製造方法を提供するものである。
かくして、本発明によれば、レイアウトデータに基いて、半導体ウエハの一面側におけるチップ形成領域内のデバイス形成領域にデバイス構成用パターンを形成しかつ前記チップ形成領域内の複数の検査領域に検査用パターンを形成する加工工程と、検査工程とを含み、
前記検査用パターンが、前記複数の検査領域のうちの第１検査領域に形成された単一のラインと単一のスペースとを有してなる繰り返しパターンと、複数の検査領域のうちの第２検査領域に形成されたスペースを有さない一様なパターンとを有し、
前記検査工程が、３次元のパターン形状を測定可能な光学的測定法による測定光を用いて、前記第１検査領域における繰り返しパターンのラインとスペースが繰り返された繰り返し方向のパラメータを測定する第１検査と、膜の膜厚を測定可能な光学的測定法による測定光を用いて、前記第２検査領域における一様なパターンの膜厚を測定する第２検査とを含むパターン検査工程を少なくとも有する半導体装置の製造方法が提供される。
また、本発明の別の観点によれば、四角形のチップ形成領域内に配置された四角いデバイス形成領域と、前記チップ形成領域における前記デバイス形成領域以外のチップ形成領域の一辺寄りのスペースに配置された複数の検査領域とを半導体チップの表面に有し、
前記デバイス形成領域にデバイス構成用パターンが形成されると共に、前記複数の検査領域に検査用パターンが形成され、
前記検査用パターンが、前記複数の検査領域のうちの第１検査領域に形成された単一のラインと単一のスペースとを有してなる繰り返しパターンと、複数の検査領域のうちの第２検査領域に形成されたスペースを有さない一様なパターンとを有してなる半導体装置が提供される。
本発明の半導体装置の製造方法は、第１検査において、３次元のパターン形状を測定可能な光学的測定法を用いて、検査用繰り返しパターンの繰り返し方向のパラメータ（二次元形状）を測定し、第２検査において、膜の膜厚を測定可能な光学的測定法を用いて、一様な検査用パターンの膜厚方向のパラメータ（一次元形状）を測定する。
したがって、第２検査にて測定した一様なパターンの膜厚の測定値を、第１検査における繰り返しパターンの膜厚として参照することができるため、繰り返しパターンのフィッティングパラメータを低減することができる。この結果、繰り返しパターンの３次元形状を大気圧下にて非破壊、非接触、高いスループットをもって高精度かつ短時間に測定することができ、高精度な形状寸法管理がなされた半導体装置を得ることができる。
また、繰り返しパターンと一様なパターンのレイアウトの仕方を、製造しようとする半導体製造の各製造工程のもつ特性に応じたものにすることが可能であり、それによってより一層高精度な形状寸法管理がなされた半導体装置を得ることができる。
本発明の半導体装置の製造方法は、レイアウトデータに基いて、半導体ウエハの一面側におけるチップ形成領域内のデバイス形成領域にデバイス構成用パターンを形成しかつ前記チップ形成領域内の複数の検査領域に検査用パターンを形成する加工工程と、検査工程とを含み、前記検査用パターンが、前記複数の検査領域のうちの第１検査領域に形成された単一のラインと単一のスペースとを有してなる繰り返しパターンと、複数の検査領域のうちの第２検査領域に形成されたスペースを有さない一様なパターンとを有し、前記検査工程が、３次元のパターン形状を測定可能な光学的測定法を用いて、前記第１検査領域における繰り返しパターンのラインとスペースが繰り返された繰り返し方向のパラメータを測定する第１検査と、膜の膜厚を測定可能な光学的測定法を用いて、前記第２検査領域における一様なパターンの膜厚を測定する第２検査とを含むパターン検査工程を少なくとも有することを特徴とする。
本発明において、半導体ウエハは特に限定されるものではなく、例えば、Ｓｉ、Ｇｅ等からなる元素半導体ウエハ、ＧａＡｓ、ＡｌＡｓ、ＧａＡｌＡｓ、ＧａＮ、ＡｌＮ等からなる化合物半導体ウエハ、絶縁基板上にＳｉ膜が形成されたＳＯＩウエハ等が挙げられる。これらの半導体ウエハ上に半導体素子（例えば、ＦＥＴ、メモリ、キャパシタ、抵抗等）、配線、配線用溝、層間絶縁膜、レジスト膜、素子分離用溝等の凹凸形状物を形成する工程に本発明は適用可能である。
本発明において、第１検査で用いられる光学的測定法は、スキャッタロメトリー法、ＡＦＭ法、断面ＳＥＭ法等の、３次元のパターン形状が測定可能な光学的測定法を用いることができるが、これらの中でも、スループットが高く、非接触、非破壊かつ短時間で検査でき、工程管理に係るコストを低く抑えることができるスキャッタロメトリー法が好ましい。また、第２検査で用いられる光学的測定法は、少なくとも膜の膜厚を測定することができる光学的測定法であればよく、分光エリプソメトリー法、単一波長エリプソメトリー法、光干渉法、蛍光X線法等を用いることができ、これらの中でも、比較的単純な装置構造で精度良く膜厚を計測することが可能である観点から分光エリプソメトリー法が好適である。
以下、本発明の各種実施形態を図面を参照しながら説明する。
（実施形態１）
図１は本発明の半導体装置の製造方法の実施形態１の流れを示す工程図である。
この実施形態１の半導体装置の製造方法は、上述の加工工程１８１と、検査工程１８５とを含み、検査工程１８５が、３次元のパターン形状を測定可能な光学的測定法を用いて、前記第１検査領域１０３ａにおける繰り返しパターン１１２の繰り返し方向のパラメータを測定する第１検査と、膜の膜厚を測定可能な光学的測定法を用いて、前記第２検査領域１０３ｂにおける一様なパターン１１３の膜厚方向のパラメータを測定する第２検査とを含むパターン検査工程を有し、加工工程１８１に先立って、レイアウトデータ作成工程１００が行われる。
実施形態１は、デバイス構成用パターンとして、例えば、ゲート電極パターン、エッチングストッパー膜パターン、配線パターン、光学レンズパターン等を形成し、形成したデバイス構成用パターンの形状寸法を測定し管理する場合に適用することができ、検査用としての１つの繰り返しパターン１１２は、デバイス構成用パターンにおける１種類の繰り返し部分と対応する。したがって、デバイス構成用パターンが複数種類の繰り返し部分を有する場合、それらに対応する複数種類の繰り返しパターンが、複数の第１検査領域に１種類ずつ形成される。
＜レイアウトデータ作成工程＞
レイアウトデータ作成工程１００では、半導体ウエハ１０１に形成すべき複数のチップ形成領域１０２のレイアウトと、同一のチップ形成領域１０２内に形成すべきデバイス形成領域１０４のレイアウトと、同一のチップ形成領域１０２内に形成すべき複数の検査領域１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ・・・のレイアウトと、デバイス形成領域１０４内に形成すべきデバイス構成用パターンのレイアウトと、各検査領域１０３ａ、１０３ｂ・・・内に形成すべき検査パターンのレイアウト等を含むレイアウトデータ１０９が作成される。
このとき、複数の検査領域のうち、少なくとも１つの検査領域１０３ａの検査パターンは、線幅１２０のライン１１０と、スペース幅１２１のスペース１１１とが繰り返された２次元の繰り返しパターン（いわゆるライン・アンド・スペース（L/S）パターン）１１
２で構成されると共に、少なくとも１つの検査領域１０３ｂの検査パターンは、スペースを有さない一様なパターン１１３で構成される。なお、複数の検査領域１０３ａ、１０３ｂ・・・のサイズ、および繰り返しパターン１１２における線幅１２０とスペース幅１２１は、後述するパターン検査工程に応じて設定される。
また、実施形態１では、四角形のチップ形成領域１０２内に１つの四角形のデバイス形成領域１０４がレイアウトされ、チップ形成領域１０２における四角形のデバイス形成領域１０４以外の（デバイス形式領域１０４を除く）、チップ形成領域１０２の一辺寄りのスペース１０５に、複数の検査領域１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ・・・がレイアウトされる。なお、１つのチップ形成領域１０２内に複数の同一のデバイス形成領域１０４をレイアウトするようにしてもよい。
＜加工工程＞
加工工程１８１では、上述のレイアウトデータ１０９に基いて、半導体ウエハ１０１の表面におけるチップ形成領域１０２内のデバイス形成領域１０４にデバイス構成用パターン（図示省略）が形成され、かつチップ形成領域１０２内の複数の検査領域のうちの第１検査領域１０３ａに単一のライン１１０と単一のスペース１１１とを有してなる繰り返しパターン１１２と、複数の検査領域のうちの第２検査領域１０３ｂにスペースを有さない一様なパターン１１３とが形成される。なお、図１において、符号１４９は上述の各種パターンが表面に形成される膜であり、この膜１４９は半導体ウエハ１０１の表層であってもよいし、半導体ウエハ１０１の表面に堆積した半導体膜または絶縁膜であってもよい。
加工工程１８１では、例えば、半導体素子もしくは素子構成用パターン（図示せず）を有する半導体ウエハ１０１上に、例えば、配線用溝を形成するための膜（絶縁膜）１４３を形成し、フォトリソグラフィ工程およびドライエッチング工程を行って膜１４３をパターニングすることにより、半導体ウエハ１０１上にデバイス構成用パターン、繰り返しパターン１１２および一様なパターン１１３を転写形成することができる。
＜検査工程＞
検査工程１８５では、パターン検査工程が行われる。このパターン検査工程では、測定光用いて、第１検査領域１０３ａにおける繰り返しパターン１１２の繰り返し方向のパラメータを測定する第１検査（測定プロセス１８５ａ）と、第２検査領域１０３ｂにおける一様なパターン１１３の膜厚方向のパラメータを測定する第２検査（測定プロセス１８５ｂ）が行われ、その後、演算プロセスが行われる。なお、本発明において、第１検査および第２検査における「第１」、「第２」の語句は単なる区別のためのものであり、第１、第２の順に検査が行われることを意味しているのではない。
パターン検査工程では、先ず、一様なパターン１１３の第２検査領域１０３ｂに対し、一様なパターン１１３の膜厚方向のパラメータ（一次元形状）である膜厚１６３を測定する測定プロセス１８５ｂ（第２検査）が行われる。
測定プロセス１８５ｂにおいては、第２検査領域１０３ｂは一様なパターン１１３であるため、一般的な光学的膜厚測定法、例えば、分光エリプソメトリー法等を用いることにより、膜厚１６３を容易に測定することができる。このような光学的手法を用いることにより、非接触、非破壊にて、かつ多くは大気圧下で測定を行なえることから、より高いスループットを実現できる利点がある。
その後の測定プロセス１８５ａ（第１検査）は、繰り返しパターン１１２の第１検査領域１０３aに対し、繰り返し方向のパラメータ（二次元形状）を検査するプロセスである。
繰り返しパターン１１２のパラメータとしては、例えば、線幅１５０、スペース幅１５１、テーパ角度１５２、膜厚１５３が挙げられるが、この測定プロセス１８５ａでは、膜厚方向のパラメータである膜厚１５３を除くパラメータである線幅１５０、スペース幅およびテーパ角度１５２について計測を行なう。
このような繰り返しパターン１１２の３次元形状を一意的に表現するためのパラメータの設定方法は、工程、構造により適宜設定すればよいが、測定プロセス１８５ａでは、膜厚方向の１次元の値を除くパラメータについて計測を行なえばよい。膜厚方向の１次元のパラメータが測定値から除かれることにより、同時に計測およびフィッティングが必要なパラメータ数を低減できるため、測定プロセス１８５ａの測定値の精度が向上する。
第１検査では、先の第２検査で測定した一様なパターン１１３の第２検査領域１０３ｂと同一のチップ形成領域１０２に存在する第１検査領域１０３aについて検査する。
半導体装置の製造工程管理では、多くの場合、ウエハ面内から抽出した複数のチップの検査を行い、その計測値を面内の傾向を知るための代表値として用いるが、そのような場合においても、第２検査にて抽出したチップ形成領域と、第１検査にて抽出したチップ形成領域とは、少なくとも一つは、望ましくは全て、一致するようにする。なお、半導体ウエハを複数の枚数ひとまとめにして、いわゆるロットとして管理し、ロット内から抽出したウエハを測定する場合においても、同様である。
このようにして測定プロセス１８５ａにて検査を行なった、同一のチップ形成領域１０２内のパラメータ（線幅１５０、スペース幅１５１、テーパ角度１５２、膜厚１５３）の測定値を用いて、演算プロセス１８８にて、繰り返しパターン１１２Ａの３次元形状のパラメータ（線幅１７０、スペース幅１７１、テーパ角度１７２、膜厚１７３）の計測値を得る。
この際、膜厚方向の１次元のパラメータ（膜厚１７３）については、膜厚１６３の測定値を、その他のパラメータ（線幅１７０、スペース幅１７１、テーパ角度１７２）については、線幅１５０、スペース幅１５１、テーパ角度１５２の測定値を用いる。
このように、同一チップ形成領域内の測定値を用いることにより、演算プロセス１８８において、第１検査領域１０３aにおける膜１４３の膜厚測定出力値１７３として、第２検査で測定した第２検査領域１０３ｂの膜１４３の膜厚１６３の測定値を用いることによる精度の確保が可能である。さらに、線幅測定出力値１７０、スペース幅測定出力値１７１、テーパ角度測定出力値１７２および膜厚測定出力値１７３を、そのチップ形成領域が存在する位置での代表的な値、つまり固有の位置情報を持った値として出力することが可能である。
第１検査は、例えば、図２示すように、スキャッタロメトリー法により行なうことができる。この場合も、第２検査と同様に、非接触、非破壊および大気圧下での測定であるため、高いスループットをもって測定することができる。
この際、繰り返しパターン１１２の線幅１５０、スペース幅およびテーパ角度１５２をパラメータとしてフィッティングを行なう。膜厚１５３は、例えば、当該工程にて期待される狙いの膜厚の固定値とするか、一様なパターン１１３の膜を堆積する際に予め堆積装置にて堆積したモニタリングウエハの面内の同一箇所の膜厚値を固定値として用いて、フィッティングを行なえばよい。
第１検査では、このようにしてフィッティングが必要なパラメータ数を低減できるため、高精度な測定値を得ることが可能である。
第１検査をスキャッタロメトリー法にて行なう場合は、測定光は、その波長としては１００ｎｍ〜１０００ｎｍが適当であり、好ましくは２００ｎｍ〜８００ｎｍである。測定光の波長を２００ｎｍ〜８００ｎｍに設定することにより、高感度かつ低ダメージで測定できるという利点がある。なお、２００ｎｍ未満の極紫外領域では、測定光エネルギーによって被測定材料の膜質が変化してしまう懸念があり、一方、８００ｎｍを越える赤外領域では、２００ｎｍ〜８００ｎｍの紫外・可視光領域と比較して波長が長いため、被測定材料の検出感度が低くなると考えられる。
ここで、スキャッタロメトリー法にて第１検査を行なう場合は、上述のレイアウトデータ作成工程１００において、検査領域のサイズおよび繰り返しパターンの線幅とスペース幅を次の（ａ）〜（ｅ）のように設定し、加工工程１８１では（ａ）〜（ｅ）のように設定されたサイズを有する検査領域および線幅とスペース幅を有する繰り返しパターンを形成することが好ましい。
（ａ）繰り返しパターン１１２を構成するＬ／Ｓパターンのピッチ、即ち、１つのライン１１０と１つのスペース１１１からなる１パターンの繰り返し方向の幅（線幅１２０とスペース幅１２１の和）は、測定光の波長の０．１〜１０倍とすることが好ましい。
このようにすれば、スキャッタロメトリー法において、半導体ウエハ１０１の検査領域１０３に斜めから入射したときの反射回折光の分光スペクトルが、半導体ウエハ１０１の表面を含む面内の回転方向であるα角について複数の角度から測定光を投射した場合に、半導体ウエハ１０１の表面の３次元的なパターン形状に応じて十分変化するため、フィッティングの精度を向上させることができる（図２参照）。
（ｂ）複数の検査領域１０３a、１０３ｂ・・・のうちの少なくとも１つの第１検査領域１０３ａの繰り返しパターン１１２は、レイアウトルールとして許される最小のパターン密度と等しい線幅１２０およびスペース幅１２１を有するように設定されることが好ましい。このようにすれば、パターン密度により膜厚が異なる特性を持つ製造工程に対し、レイアウトルールによりレイアウトされた実際のデバイスの膜厚値として取りうる値の範囲を知ることができるためである。
（ｃ）各検査領域１０３a、１０３ｂ・・・は、一辺１３２ａ、１３３ａ、１３２ｂ、１３３ｂ、・・・が３０μｍ角以上の正方形の領域であることが好ましい。
分光エリプソメトリー法やスキャッタロメトリー法では、測定光の標準的なビーム径Ｌのウエハ上における長径は約３０μｍであるため、各検査領域の一辺を３０μｍ以上にすれば、パターン検査工程においてこれらの光学的手法を適用することにより、十分な反射光強度をもって測定することができる。
（ｄ）より好ましくは、図２に示すように、光学的検査法のビーム径Ｌのウエハ上での長径を、各検査領域の一辺１３２a、１３３a、１３２ｂ、１３３ｂ、・・・の下限値として設定する。この長径は、測定光のウエハに対する入射角をθとすると約（Ｌ／cosθ）であるため、各検査領域の一辺を（Ｌ／cosθ）よりも長くすることが好ましい。
（ｅ）複数の検査領域１０３a、１０３ｂ・・・の相互間隔は特に限定されないが、例えば、1〜10000μｍ程度とすることができる。
さらに、第１検査（測定プロセス１８５ａ）では、繰り返しパターン１１２の膜厚方向のパラメータについて、先の第２検査（測定プロセス１８５ｂ）で得た、同一のチップ形成領域１０２上の一様なパターン１１３の膜厚１６３の計測値（膜厚参照データ）を参照することが好ましい。
例えば、同一のチップ形成領域１０２上の一様なパターン１１３の膜厚１６３の膜厚データを、チップ形成領域１０２の位置を示す識別情報とともにデータベース上に格納する。そして、測定プロセス１８５ａのフィッティングの際に、同一チップ形成領域１０２上の前記膜厚１６３の膜厚データを参照して繰り返しパターン１１２の膜厚１５３に対する固定値として採用すると共に、他のパラメータ（線幅１５０、スペース幅１５１およびテーパ角度１５２）についてフィッティングを行なう。
このようにすれば、第１検査領域１０３aの膜厚１５３の実際の値と極めて近い値を用いてフィッティングが行なわれるため、用いた値の誤差に起因するフィッティングのエラーが小さくなり、第１検査の測定値の精度が向上する。
この場合には、測定プロセス１８５ａにより線幅１５０、スペース幅１５１、テーパ角度１５２および膜厚１５３の各測定値を出力することは、即ち、演算プロセス１８８において線幅１７０、スペース幅１７１、テーパ角度１７２および膜厚１７３の各測定を出力することに等しい。したがって、測定プロセス１８５ａは演算プロセス１８８を兼ね行なっていることになる。
このようにして製造された実施形態１の半導体装置は、デバイス形成領域１０４に形成されたデバイス構成用パターンと、複数の検査領域１０３a、１０３ｂ・・・に形成された検査用パターンとを半導体チップの表面に有し、検査用パターンが、複数の検査領域１０３a、１０３ｂ・・・のうちの第１検査領域１０３ａに形成された単一のライン１１０と単一のスペース１１１とを有してなる繰り返しパターン１１２と、複数の検査領域のうちの第２検査領域１０３ｂに形成されたスペースを有さない一様なパターン１１３とを有してなる。
この場合、各検査領域１０３a、１０３ｂ・・・は、１辺が３０μｍ以上の正方形の領域であり、かつ繰り返しパターン１１２は、１つのライン１１０と１つのスペース１１１からなる１パターンの繰り返し方向の幅（線幅１２０とスペース幅１２１の和）が、スキャッタロメトリー法で用いる測定光の波長の０．１〜１０倍であり、かつ複数の検査領域１０３a、１０３ｂ・・・のうちの少なくとも１つの第１検査領域１０３ａの繰り返しパターン１１２は、レイアウトルールとして許される最小のパターン密度と等しい線幅１２０およびスペース幅１２１を有することが好ましい。
（実施形態２）
図３は本発明の半導体装置の製造方法の実施形態２の流れを示す工程図である。なお、図３において、図１と同様の要素には同一の符号を付している。
この実施形態２の半導体装置の製造方法は、上述の実施形態１と概ね同様のレイアウト作成工程１００、加工工程１８１および検査工程２８５を含むことに加え、加工工程１８１後に、半導体ウエハ１０１の少なくともチップ形成領域１０２上に絶縁膜２４５を形成する成膜工程２８２と、チップ形成領域１０２上の絶縁膜２４５を平坦化する研磨工程２８３とを含み、さらに、検査工程２８５が、前記研磨工程２８３後の平坦化された絶縁膜２４５の膜厚を測定する絶縁膜検査工程を含む。
つまり、実施形態２では、レイアウト作成工程１００および加工工程１８１がこの順で実施形態１と同様に行われた後、絶縁膜２４５の成膜工程２８２、絶縁膜２４５の研磨工程２８３、およびパターン検査工程および絶縁膜検査工程を含む検査工程２８５がこの順に行われる。
実施形態２は、半導体装置の製造工程中に、絶縁膜の成膜と、該絶縁膜を研磨により平坦化する工程が含まれる場合に適用することができ、これらの工程のプロセス特性、特にウエハ面内の均一性とパターン密度依存性に応じた検査領域をレイアウトすることにより、繰り返しパターン方向の二次元形状の計測において参照すべき膜厚方向の一次元形状の有効精度を向上し、３次元形状の計測値を、高い精度をもって得られるようにすることができる。
以下、実施形態２における実施形態１と異なる点を主に説明する。
＜レイアウトデータ作成工程および加工工程＞
実施形態２におけるレイアウト作成工程１００では、実施形態１で説明した（ａ）〜（ｅ）のように設定することに加え、絶縁膜２４５の成膜工程２８２以降を考慮して、次の（ｆ）〜（ｈ）ように設定することが好ましい。
（ｆ）複数の検査領域１０３ａ、１０３ｂ、・・・は、一辺１３２ａ、１３３ａ、１３２ｂ、１３３ｂが１００μｍ以上であるように設定されることが好ましい。
（ｇ）また、複数の検査領域１０３ａ、１０３ｂ、・・・の相互間隔をＸμｍとし、第１検査で用いられるフィッティングパラメータの面内位置による誤差の許容値をＡｎｍとし、第２検査で得られた一様なパターンの膜厚をＹｎｍとすると、前記相互間隔Ｘは、式（１）
Ｘ＜１０００×Ａ／（Ｙ×０．００１４） （１）
を満たすように設定されることが好ましい。
（ｈ）また、複数の検査領域１０３ａ、１０３ｂ、・・・の相互間隔が３０００μｍ以下に設定されることが好ましく、１０００μｍ以下がさらに好ましく、100〜300μｍが特に好ましい。
その後の加工工程１８１では、上述のように設定したレイアウトデータ１０９に基くサイズおよび相互間隔で複数の検査領域が形成される。
＜絶縁膜の成膜工程＞
成膜工程２８２では、半導体ウエハ１０１の少なくともチップ形成領域１０２上に、例えば、酸化シリコン、ＳｉＯＦ、ＳｉＯＣ、多孔質シリカ等からなる無機系の絶縁膜２４５をＣＶＤ、蒸着、スパッタ等の公知技術により、例えば３００〜２０００ｎｍ程度堆積することができる。この絶縁膜２４５は、半導体素子と下層配線の間もしくは多層配線のための配線層間絶縁膜として機能する。
＜研磨工程＞
研磨工程２８３では、下層配線の上に上層の配線構造を形成するために、絶縁膜２４５を平坦化する。この研磨工程２８３は、例えば、ＣＭＰ法により酸化シリコン粒子、酸化アルミニウム粒子あるいは酸化セリウム粒子を砥粒として含む研磨剤を用いて、チップ形成領域１０２内の絶縁膜２４５の表面の凹凸が１００ｎｍ以下、好ましくは３０ｎｍ以下になるまで平坦化するように研磨する。この際、半導体ウエハ１０１の面内において、絶縁膜２４５の膜厚を均一にすることが重要である。
＜検査工程＞
実施形態２の検査工程２８５では、実施形態１で説明したパターン検査工程と、絶縁膜２４５の膜厚を測定する絶縁膜検査工程を並行して行うことができる。
具体的には、まず、第２検査領域１０３ｂにおける第２検査（測定プロセス２８５ｂ）が行われ、この際、第２検査領域１０３ｂにおける平坦化された絶縁膜２４５のパラメータである膜厚２６５と、絶縁膜２４５の下の一様なパターン１１３の膜厚方向のパラメータである膜厚１６３の測定が同時に行われる。ただしこの場合、測定光に対して、絶縁膜２４５と一様なパターン１１３の両方が透光性を有していることが必要である。
その後、第１検査（測定プロセス２８５ａ）として、実施形態１と同様に、繰り返しパターン１１２を有する検査領域１０３ａの測定を行なう。第１検査領域１０３ａの加工形状を記述するパラメータとして、例えば、線幅１５０、スペース幅１５１、テーパ角度１５２、ライン１１０の膜厚１５３、絶縁膜２４５の膜厚２５５を設定し、フィッティングを行なう。この際、ライン１１０が、測定光（図２参照）に対して概ね透光性を有する場合には、実施形態１と同様に、膜厚方向の１次元の値である膜厚１５３を除くパラメータについて計測を行なえばよい。これにより、同時に計測およびフィッティングが必要なパラメータ数を低減できるため、測定プロセス２８５ａの測定値の精度が向上する。
なお、一様なパターン１１３の膜１４３が測定プロセス２８５ｂの測定光に対し透光性を有さない場合は、膜厚１６３と膜厚１５３は同じ値であるとしてフィッティングを行なう。これは、絶縁膜２４５の上面の相対的高さの違いが重要であり、膜１４３の変化量はこれに比して十分小さい場合がほとんどであるためである。
このようにして測定プロセス２８５ａにて検査を行なった、同一のチップ形成領域１０２内のパラメータ（線幅１５０、スペース幅１５１、テーパ角度１５２、膜厚１５３）の測定値を用いて、演算プロセス２８８にて、繰り返しパターン１１２Ａの３次元形状のパラメータ（線幅１７０、スペース幅１７１、テーパ角度１７２、膜厚１７３）の計測値を得る。
この際、膜厚方向の１次元のパラメータ（膜厚１７３）については、膜厚１６３の測定値を、その他のパラメータ（線幅１７０、スペース幅１７１、テーパ角度１７２）については、線幅１５０、スペース幅１５１、テーパ角度１５２の測定値を用いる。
このように、同一チップ形成領域内の測定値を用いることにより、演算プロセス２８８において、第１検査領域１０３aにおける膜１４３の膜厚測定出力値１７３として、第２検査で測定した第２検査領域１０３ｂの膜１４３の膜厚１６３の測定値を用いることによる精度の確保が可能である。さらに、線幅測定出力値１７０、スペース幅測定出力値１７１、テーパ角度測定出力値１７２および膜厚測定出力値１７３を、そのチップ形成領域が存在する位置での代表的な値、つまり固有の位置情報を持った値として出力することが可能である。
ここで、本実施形態２において、第１検査領域１０３ｂにおける絶縁膜２４５の膜厚２６５と、第１検査領域１０３ａの絶縁膜２４５におけるライン１１０上の膜厚２５５とは、レイアウト形状の違いに起因した研磨工程の特性の影響を受けた値をとる。この場合、レイアウト形状の違いとは、第２検査領域１０３ｂ上の一様なパターン１１３が密に配置されているのに対し、第１検査領域１０３ａ上の繰り返しパターン１１３が疎に配置されていることである。よって、同一チップ形成領域１０２上の膜厚２５５と膜厚２６５との差により、研磨工程のパターン平坦化性能を示すことができる。
このため、測定プロセス２８５ａにおいて、繰り返しパターン１１２上の絶縁膜２４５の膜厚２５５は、単純な固定値としてではなく、研磨工程の影響を受ける可変パラメータとしてフィッティングを行なう。
従って、測定プロセス２８５ｂで得られた同一チップ形成領域１０２上の絶縁膜２４５の膜厚２６５の膜厚データを、チップ形成領域１０２の存在する位置を示す識別情報とともにデータベース上に格納し、測定プロセス２８５ａのフィッティングの際に同一チップ形成領域１０２上の膜厚２６５の膜厚データを参照し、その値を膜厚２５５に対するフィッティングの初期値として用いることが望ましい。
このようにすることによって、成膜工程２８２と研磨工程２８３の間におけるウエハ面内、ウエハ間、ロット間のプロセスばらつきに起因する、絶縁膜２４５の膜厚ばらつきに相当する変動成分を、膜厚２５５の測定値に対するフッティングから大幅に取り除くことが可能であり、測定プロセス１８５ａの測定値の精度の向上が可能となる。いいかえれば、測定値２５５に対しては、参照した膜厚２６５に対し、研磨プロセス２８３のレイアウト構造により影響を受ける特性により、変動する成分のみをそのパラメータの可変範囲として、フィッティングを行なえばよい。
さて、上述のように絶縁膜２４５の膜厚ばらつきに相当する変動成分を、膜厚２５５の測定値に対するフッティングから効果的に取り除く場合、同一ロット、同一ウエハのデータを用いることによって、ウエハ間、ロット間のプロセスばらつきに起因する絶縁膜２４５の膜厚ばらつきに相当する変動成分は除去が可能である。しかしながら、同一チップ形成領域１０２内における第１検査領域１０３ａと第２検査領域１０３ｂの設置位置の違いによる、ウエハ面内のばらつき成分は完全には取り除かれない。
図４は、成膜工程にて堆積した酸化膜のウエハ面内位置による膜厚変化割合をサンプル１〜３を用いてモデル化したグラフであり、さらに詳しくは、ウエハ面内でばらつきが生じる場合の典型的な例として、HDP-CVD（High Density Plasma Chemical Vapor Deposition； 高密度プラズマ化学気相成長）法を用いて、半導体ウエハ（直径２００ｍｍ）上に酸化シリコン膜（設定膜厚約８００ｎｍ）を、面内の堆積膜厚のばらつきσ＝３％程度をもって堆積した様子を示すグラフである。
図４において、ｔはウエハ面内の絶縁膜２４５の膜厚を示し、ｒは半導体ウエハ１０１の中心からの距離であるウエハ面内位置を示し、（Δｔ／Δr）は距離rに対する膜厚変化量を示す。また、図３において、横軸はウエハ面内位置ｒ（１目盛り：約１２．５ｍｍ）を示し、縦軸は膜厚ｔに対する割合（Δｔ／Δr）／tを示している。なお、ウエハ面内位置ｒは、半導体ウエハを直径にそって縦断して示している。
即ち、このグラフは、ウエハ面内位置ｒが変化するときに、どの程度の割合（％）で絶縁膜２４５の堆積膜厚が変化し得るかを示したものであり、基本的にこの値は堆積膜厚に依存しない。
一般的に、成膜工程での面内ばらつきσは３％未満であるため、図４はそのばらつきが十分大きな場合を示している。
図４から明らかなように、面内位置ｒが１ｍｍ異なる場合の膜厚の変化割合は、最も変化が大きい場合においても、およそ０．１４％未満である。したがって、絶縁膜２４５の堆積膜厚の平均が約７００ｎｍであるとき、面内位置が３ｍｍ以内であれば、面内位置による膜厚のバラツキ成分は３ｎｍ以下となる。即ち、研磨工程におけるチップ形成領域内の絶縁膜２４５の表面平坦化の指標（凹凸の１００〜３０ｎｍ以下）に対し、誤差を約３〜１０％未満とすることが可能となる。
このことから、第２検査領域１０３ｂと第１検査領域１０３aとを、チップ形成領域１０２内において３０００μｍ（３ｍｍ）以内の近傍に配置することが好ましい。このようにすれば、面内位置による膜厚のバラツキ成分の影響をフィッティングにおける誤差として１０％未満に小さくすることができるため、計測の精度を向上することが可能となる。
また、上述と同様に、第２検査領域１０３ｂと第１検査領域１０３aとを、チップ形成領域１０２内において１０００μｍ（１ｍｍ）以内の近傍に配置すれば、絶縁膜２４５の堆積膜厚の平均が、通常プロセスでは十分厚いと考えられる２０００ｎｍまで増した場合においても、面内位置による膜厚のバラツキ成分は３ｎｍ以下となり、計測の精度を向上することが可能となるためより好ましい。
これらから明らかなように、第２検査領域１０３ｂと第１検査領域１０３aとの相互間隔Ｘ(μｍ)について、フィッティングパラメータの面内位置によるバラツキ成分の許容値がＡ(ｎｍ)、対応する成膜工程で形成した絶縁膜２４５の堆積膜厚がＹ(ｎｍ)であるとき、
Ｘ＜１０００×Ａ／（Ｙ×０．００１４） （μｍ）
を満たすようＸを設定して第１・第２検査領域１０３ａ、１０３ｂをレイアウトすればより好ましい。
なお、上式の定数０．００１４については、前記膜厚tに対する割合（Δｔ／Δr）／tの概ね最大値を適宜用いてもよい。
例えば、誤差許容値Ａが３ｎｍであり、堆積膜厚Ｙが７００ｎｍの場合、
Ｘ＜1000×3／(700×0.0014)＝3061μm
であり、２つの検査領域の間の相互間隔Ｘは約3.061mm未満となるよう設置する必要があるため、例えば、Ｘ＝３ｍｍは適正だが、Ｘ＝４ｍｍは不適正となる。
もし、比較的厚膜の堆積が必要にもかかわらず、精密な測定が必要である場合、例えば、堆積膜厚Ｙが１２００ｎｍであるのに対し、誤差許容値Ａが１ｎｍしかない場合は、
Ｘ＜1000×1／(1200×0.0014)＝595μm
であるため、Ｘ＝１ｍｍでも不適正であり、Ｘ＝０．５ｍｍ程度で適正となる。
また、研磨工程２８３をＣＭＰ法で行なう場合は、上述のように、複数の検査領域１０３ａ、１０３ｂ・・・は１００μｍ角以上の十分な広さであることが好ましい。即ち、各検査領域１０３ａ、１０３ｂ・・・の一辺１３２ａ、１３３ａ、１３２ｂ、１３３ｂ・・・は１００μｍ以上であることが好ましい。こうすることによって、各検査領域１０３ａ、１０３ｂ・・・の膜厚２５５、２６５は検査領域外のレイアウトの影響を受けにくくなり、膜厚２５５、２６５の関係は、各検査領域内のレイアウトの影響のみにより安定的に決定されるため、より確からしく膜厚２５５の値が予測される。
このようにして製造された実施形態２の半導体装置は、デバイス形成領域１０４に形成されたデバイス構成用パターンと、複数の検査領域１０３a、１０３ｂ・・・に形成された検査用パターンと、デバイス構成用パターンおよび検査用パターンを被覆する平坦化された絶縁膜２４５とを半導体チップの表面側に有し、検査用パターンが、複数の検査領域１０３a、１０３ｂ・・・のうちの第１検査領域１０３ａに形成された単一のライン１１０と単一のスペース１１１とを有してなる繰り返しパターン１１２と、複数の検査領域のうちの第２検査領域１０３ｂに形成されたスペースを有さない一様なパターン１１３とを有してなる。
この場合、各検査領域１０３a、１０３ｂ・・・は、１辺が１００μｍ以上の正方形の領域であり、かつ繰り返しパターン１１２は、１つのライン１１０と１つのスペース１１１からなる１パターンの繰り返し方向の幅（線幅１２０とスペース幅１２１の和）が、スキャッタロメトリー法で用いる測定光の波長の０．１〜１０倍であり、かつ複数の検査領域１０３a、１０３ｂ・・・のうちの少なくとも１つの第１検査領域１０３ａの繰り返しパターン１１２は、レイアウトルールとして許される最小のパターン密度と等しい線幅１２０およびスペース幅１２１を有することが好ましい。さらに、第１検査領域１０３ａと第２検査領域１０３ｂとの相互間隔が３０００μｍ以内に配置されることが好ましく、１０００μｍ以内に配置されていることがより好ましい。
（実施形態３）
図５は本発明の半導体装置の製造方法の実施形態３の流れを示す工程図である。なお、図５において、図１と同様の要素には同一の符号を付している。
この実施形態３の半導体装置の製造方法は、上述の実施形態１と概ね同様のレイアウト作成工程１００、加工工程１８１および検査工程３８５を含むことに加え、加工工程１８１後に、半導体ウエハ１０１の少なくともチップ形成領域１０２上に絶縁膜２４５を形成する成膜工程２８２と、チップ形成領域１０２上の絶縁膜２４５を平坦化する研磨工程２８３とを含む。
さらに、加工工程１８１が、複数の検査領域１０３ａ、１０３ｂ、１０３ｃ・・・のうちの第３検査領域１０３ｃにスペースパターンを形成する工程を含み、パターン検査工程が、スペースパターンの膜厚方向のパラメータを測定する第３検査をさらに含む。
さらに、検査工程３８５が、前記研磨工程２８３後の平坦化された絶縁膜２４５の膜厚を測定する絶縁膜検査工程を含む。
実施形態３も、実施形態２と同様に、半導体装置の製造工程中に、絶縁膜の成膜工程と、該絶縁膜を研磨により平坦化する工程が含まれる場合に適用することができ、これらの工程のプロセス特性、特にウエハ面内の均一性とパターン密度依存性に応じた検査領域をレイアウトすることにより、繰り返しパターン方向の二次元形状の計測において参照すべき膜厚方向の一次元形状の有効精度を向上し、３次元形状の計測値を、高い精度をもって得られるようにすることができる。
以下、実施形態３における実施形態１および実施形態２と異なる点を主に説明する。
＜レイアウトデータ作成工程〜研磨工程＞
実施形態３におけるレイアウト作成工程１００では、半導体ウエハ１０１の複数の検査領域のうちの第１検査領域１０３ａおよび第２検査領域１０３ｂに繰り返しパターン１１２および一様なパターン１１３のレイアウトデータ１０９が作成されることに加え、第３検査領域１０３ｃにスペースパターンを形成するためのレイアウトデータ１０９も作成される。
なお、実施形態３のレイアウト作成工程１００においても、実施形態１で説明した（ａ）〜（ｅ）および実施形態２で説明した（ｆ）〜（ｈ）のように設定することが好ましい。
その後、加工工程１８１において、上述のように設定したレイアウトデータ１０９に基くサイズおよび相互間隔で複数の検査領域１０３ａ、１０３ｂ、１０３ｃ・・・が形成され、次の成膜工程２８２において、実施形態２と同様にして絶縁膜２４５がチップ形成領域１０２上に堆積され、次の研磨工程２８３において、実施形態２と同様にして絶縁膜２４５が研磨され平坦化される。
＜検査工程＞
検査工程３８５では、まず、第２検査（測定プロセス３８５ｂ）として、実施形態２と同様に、研磨工程２８３後の一様なパターン１１３上の絶縁膜２４５の膜厚２６５の測定を行なう。加えて、本実施形態３では、第３検査（測定プロセス３８５ｃ）として、実施形態２での測定プロセス２８５ｂと同様の方法により、同一チップ形成領域１０２における第３検査領域１０３ｃのスペースパターン上の絶縁膜２４５の膜厚３９５の測定を行なう。
次に、第１検査（測定プロセス３８５ａ）として、実施形態１と同様に、繰り返しパターン１１２の測定を行なう。第１検査領域１０３ａの加工形状を記述するパラメータとして、例えば、線幅１５０、スペース幅１５１、テーパ角度１５２、膜１４３の膜厚１５３、絶縁膜２４５の膜厚２５５を設定し、フィッティングを行なう。
本実施形態３においても、第１〜第３検査領域１０３ａ、１０３ｂ、１０３ｃのそれぞれにおける絶縁膜２４５の膜厚２５５、２６５、３９５は、レイアウト形状の違いに起因した、研磨工程のパターン平坦化特性の影響を受けた値をとる。研磨工程での条件が一定の場合には、パターン平坦化特性は一定のため、レイアウトによってこれら３つの膜厚２５５、２６５、３９５は固有の関係を持ち、一般的に膜厚２５５と膜厚１５３の和は、膜厚３９５から膜厚２６５と膜厚１６３の和までの範囲の値をとる。
このことを利用して、測定プロセス３８５ｂ、３８５ｃで得られた同一チップ形成領域１０２上の第２検査領域１０３ｂでの膜厚２６５、１６３の膜厚データおよび第３検査領域１０３ｃでの膜厚３９５の膜厚データを、チップの存在する位置を示す識別情報とともにデータベース上に格納する。そして、測定プロセス３８５ａのフィッティングの際に同一チップ形成領域１０２上の膜厚２６５、１６３、３９５の膜厚データを参照し、膜厚２５５に対するフィッティングの可変範囲を限定する。すなわち、膜厚２５５と膜厚１５３の和が、膜厚３９５から膜厚２６５と膜厚１６３の和までの範囲の値となるように限定する。
なお、一様なパターン１１３の膜１４３が測定プロセス３８５ｂの測定光に対し透光性を有さない場合は、膜厚１６３と膜厚１５３は同じ値であるとしてフィッティングを行なう。実施形態３においても、実施形態２と同様に、絶縁膜２４５の上面の相対的高さの違いが重要であり、膜１４３の変化量はこれに比して十分小さい場合がほとんどであるためである。
このようにすることによって、第１検査領域１０３ａのフィッティングパラメータである膜厚２５５の可変範囲を限定できるため、フィッティングが容易にかつ高速に行なうことができ、計測の精度を向上することが可能となる。
このようにして測定プロセス３８５ａにて検査を行なった、同一のチップ形成領域１０２内のパラメータ（線幅１５０、スペース幅１５１、テーパ角度１５２、膜厚１５３）の測定値を用いて、演算プロセス３８８にて、繰り返しパターン１１２Ａの３次元形状のパラメータ（線幅１７０、スペース幅１７１、テーパ角度１７２、膜厚１７３）の計測値を得る。
この際、膜厚方向の１次元のパラメータ（膜厚１７３）については、膜厚１６３の測定値を、その他のパラメータ（線幅１７０、スペース幅１７１、テーパ角度１７２）については、線幅１５０、スペース幅１５１、テーパ角度１５２の測定値を用いる。
このように、同一チップ形成領域内の測定値を用いることにより、演算プロセス３８８において、第１検査領域１０３aにおける膜１４３の膜厚測定出力値１７３として、第２検査で測定した第２検査領域１０３ｂの膜１４３の膜厚１６３の測定値を用いることによる精度の確保が可能である。さらに、線幅測定出力値１７０、スペース幅測定出力値１７１、テーパ角度測定出力値１７２および膜厚測定出力値１７３を、そのチップ形成領域が存在する位置での代表的な値、つまり固有の位置情報を持った値として出力することが可能である。
また、実施形態３は、次のように行うことが好ましい。
すなわち、予め、加工工程、成膜工程、研磨工程および検査工程と同様にテストを行って、繰り返しテストパターン、一様なテストパターンおよびスペーステストパターンを有するテストサンプルを作製するサンプル作製工程を行う。このサンプル作製工程における検査工程は、繰り返しテストパターン、一様なテストパターンおよびスペーステストパターンの膜厚をそれぞれ測定する膜厚検査テストを含む。
そして、実際の第１検査は、前記膜厚検査テスト時の繰り返しテストパターンの膜厚、一様なテストパターンの膜厚およびスペーステストパターンの膜厚に基く膜厚関係データと、前記膜厚データとから、第１検査領域１０３ａの繰り返しパターン１１２の膜厚を算出し、算出した繰り返しパターン１１２の膜厚をパラメータとして利用する。
つまり、予め複数種類のテストサンプルを作製し、AFM法および断面SEM法などを用いて各サンプルの膜厚２５５、２６５、３９５の関係（例えば膜厚比）を計測し、これらの膜厚関係データをデータベース上に格納する。このとき、膜厚関係データは、レイアウトデータ１０９に含まれる各検査領域１０３ａ、１０３ｂ、１０３ｃ・・・についてのパターン密度の関数として定義される。この場合、パターン密度が高い程、絶縁膜２４５の膜厚は高くなる傾向にある膜厚関係データが得られる。
そして、測定プロセス３８５ａのフィッティングの際に、同一チップ形成領域１０２上の膜厚２６５、３９５の膜厚データに加えて、テストサンプルから得た膜厚関係データを参照する。こうすることによって、これらの値から膜厚２５５の値が予測できるため、フィッティングはさらに容易にかつ高速に行なうことができ、計測の精度を向上することが可能となる。
また、研磨工程２８３をＣＭＰ法で行なう場合は、上述のように、複数の検査領域１０３ａ、１０３ｂ、１０３ｃ・・・は１００μｍ角以上の十分な広さであることが好ましい。即ち、各検査領域１０３ａ、１０３ｂ、１０３ｃ・・・の一辺１３２ａ、１３３ａ、１３２ｂ、１３３ｂ・・・は１００μｍ以上であることが好ましい。こうすることによって、各検査領域１０３ａ、１０３ｂ、１０３ｃ・・・の膜厚２５５、２６５、３９５は検査領域外のレイアウトの影響を受けにくくなり、膜厚２５５、２６５、３９５の関係は、各検査領域内のレイアウトの影響のみにより安定的に決定されるため、より確からしく膜厚２５５の値が予測される。
さらに、膜厚２５５、２６５、３９５の膜厚関係性情報を、レイアウトデータ１０９に含まれる各検査領域１０３ａ、１０３ｂ、１０３ｃ・・・についてのパターン密度の関数として定義することにより、より一層ＣＭＰプロセス特性を正確に反映した膜厚２５５の値の予測が可能となる。この方法を用いれば、テストサンプルにより膜厚の関係性を計測した検査領域以外の領域に対しても、そのパターン密度から膜厚の予測が可能となる。
このようにして製造された実施形態３の半導体装置は、第３検査領域１０３ｃに形成されたスペースパターンをさらに有してなること以外は、実施形態２の半導体装置と同様に構成されている。
（実施形態４）
図６は本発明の半導体装置の製造方法の実施形態４の流れを示す工程図である。なお、図６において、図１と同様の要素には同一の符号を付している。
この実施形態４の半導体装置の製造方法は、上述の実施形態１と概ね同様のレイアウト作成工程１００、加工工程１８１および検査工程４８５を含むことに加え、加工工程１８１後に、半導体ウエハ１０１の少なくともチップ形成領域１０２上に絶縁膜４４５を形成する成膜工程４８２と、チップ形成領域１０２上の絶縁膜４４５を平坦化する研磨工程４８３とを含む。
さらに、加工工程１８１において、半導体ウエハ１０１の一面側におけるデバイス形成領域にストッパ膜１４３を表面に有するデバイス構成用パターンを形成しかつ複数の検査領域１０３ａ、１０３ｂ・・・にストッパ膜１４３を表面に有する検査用パターンを形成し、研磨工程４８３において、チップ形成領域１０２におけるデバイス形成領域と検査領域の上のストッパ膜１４３が露出するまで絶縁膜４４５を平坦化する。
さらに、検査工程４８５は、研磨工程４８３後のストッパ膜１４３の膜厚を測定するストッパ膜検査工程を含む。
実施形態４も、実施形態２および３と同様に、半導体装置の製造工程中に、絶縁膜の成膜工程と、該絶縁膜を研磨により平坦化する工程が含まれる場合に適用することができ、特に、ＳＴＩ構造の形成に好適であり、これらの工程のプロセス特性、特にウエハ面内の均一性とパターン密度依存性に応じた検査領域をレイアウトすることにより、繰り返しパターン方向の二次元形状の計測において参照すべき膜厚方向の一次元形状の有効精度を向上し、３次元形状の計測値を、高い精度をもって得られるようにすることができる。
以下、実施形態４における実施形態１〜３と異なる点を主に説明する。
＜レイアウトデータ作成工程＞
実施形態４におけるレイアウト作成工程１００では、実施形態２と同様に、半導体ウエハ１０１の複数の検査領域のうちの第１検査領域１０３ａおよび第２検査領域１０３ｂに繰り返しパターン１１２０および一様なパターン１１３０のレイアウトデータ１０９が作成される。
なお、実施形態４のレイアウト作成工程１００においても、実施形態１で説明した（ａ）〜（ｅ）および実施形態２、３で説明した（ｆ）、（ｇ）のように設定することが好ましい。なお、実施形態４の場合、複数の検査領域の相互間隔は、実施形態２、３の（ｆ）で説明した３０００μｍ以下でなくてもよい。その理由は、研磨ストッパ膜１４３を有することにより、成膜工程４８２の面内位置による膜厚のバラツキの影響は通常小さいためである。
＜加工工程＞
その後、加工工程１８１において、上述のように設定したレイアウトデータ１０９に基いて、第１検査領域１０３ａに繰り返しパターン１１２０が形成され、第２検査領域１０３ｂに一様なパターン１１３０が形成される。この際、半導体ウエハ１０１の表面側の膜１４９上にストッパ膜１４３をパターン形成し、ストッパ膜１４３をマスクとして膜１４９をドライエッチングすることにより膜１４９をパターニングして、第１検査領域１０３ａに繰り返しパターン１１２０を形成し、第２検査領域１０３ｂに一様なパターン１１３０を形成することができる。
＜成膜工程および研磨工程＞
次の成膜工程４８２において、実施形態２および３と同様にして絶縁膜４４５がチップ形成領域１０２上に堆積される。
次の研磨工程４８３においては、例えばＣＭＰ法にて絶縁膜４４５をストッパ膜１４３が露出するまで平坦化される。したがって、繰り返しパターン１１２０のライン１１０上および一様なパターン１１３０上には絶縁膜４４５は存在しない。
＜検査工程＞
次の検査工程４８５では、測定光（図２参照）を用いて、研磨工程前の第２検査領域１０３ｂにおける一様なパターン１１３０上のストッパ膜１４３の膜厚を測定する第１膜厚検査と、研磨工程後の第２検査領域１０３ｂにおける一様なパターン１１３０上のストッパ膜１４３の膜厚を測定する第２膜厚検査とが行われ、第１膜厚検査と第２膜厚検査でそれぞれ得られた膜厚データを参照することにより、研磨工程４８３の精度を検査する。
検査工程４８５では、まず、第２膜厚検査（測定プロセス４８５ｂ）として、実施形態１と同様に、第２検査領域１０３ｂの一様なパターン１１３０上のストッパ膜１４３の膜厚４６３の測定が行なわれる。
次に、第１膜厚検査（測定プロセス４８５ａ）として、実施形態１と同様に、繰り返しパターン１１２０を有する第１検査領域１０３ａの測定を行なう。第１検査領域１０３ａの加工形状を記述するパラメータとして、例えば、線幅４５０、スペース幅４５１、テーパ角度４５２、分離領域底のスペース幅４５６、ストッパ膜１４３の膜厚４５３、絶縁膜４４５の膜厚４５５を設定し、フィッティングを行なう。この際、ストッパ膜１４３の膜厚４５３は、測定プロセス４８５ｂで得た、同一チップ形成領域１０２上の第２検査領域１０３ｂのストッパ膜１４３の膜厚４６３を参照することにより、測定の精度向上が可能である。
本実施形態４において、研磨工程４８３をＣＭＰ法により行なう場合は、そのプロセス精度の管理は、研磨により一部除去されたストッパ膜１４３の研磨量にて行なうことが好ましい。そのため、測定プロセス４８５ａ、４８５ｂを、研磨工程４８３の前後に行い、その計測値を比較する。このようにすれば、研磨が不足もしくは過剰であるかは、ストッパ膜１４３が研磨前に比して研磨後はどれだけ変化したかで判断できるからである。
このようにして測定プロセス４８５ａにて検査を行なった、同一のチップ形成領域１０２内のパラメータ（線幅４５０、スペース幅４５１、テーパ角度４５２、膜厚４５３）の測定値を用いて、演算プロセス４８８にて、繰り返しパターン１１２０Ａの３次元形状のパラメータ（線幅測定出力値１７０、スペース幅測定出力値１７１、テーパ角度測定出力値１７２、膜厚測定出力値１７３）の計測値を得る。
この際、膜厚方向の１次元のパラメータ（膜厚測定出力値４５３）については、膜厚４６３の測定値を、その他のパラメータ（線幅測定出力値４７０、スペース幅測定出力値４７１、テーパ角度測定出力値４７２）については、線幅４５０、スペース幅４５１、テーパ角度４５２の測定値を用いる。
このように、同一チップ形成領域内の測定値を用いることにより、演算プロセス４８８において、第１検査領域１０３ａにおける膜１４３の膜厚測定出力値１７３として、第２検査で測定した第２検査領域１０３ｂの膜１４３の膜厚４６３の測定値を用いることによる精度の確保が可能である。さらに、線幅測定出力値４７０、スペース幅測定出力値４７１、テーパ角度測定出力値４７２および膜厚測定出力値４７３を、そのチップ形成領域が存在する位置での代表的な値、つまり固有の位置情報を持った値として出力することが可能である。
また、実施形態４は、次のように行うことが好ましい。
すなわち、予め、前記加工工程、成膜工程、研磨工程および検査工程と同様にテストを行って、繰り返しテストパターンおよび一様なテストパターンを有するテストサンプルを作製するサンプル作製工程をさらに行う。このサンプル作製工程における検査工程は、研磨工程前の第１検査領域および第２検査領域におけるストッパ膜の膜厚をそれぞれ測定する第１膜厚検査テストと、研磨工程後の第１検査領域および第２検査領域におけるストッパ膜の膜厚をそれぞれ測定する第２膜厚検査テストとを含む。
そして、実際の第１検査（測定プロセス４８５ａ）は、研磨工程の後に行なわれ、この際、繰り返しテストパターン上のストッパ膜の第１膜厚検査テスト時の膜厚と第２膜厚検査テスト時の膜厚の差および一様なテストパターン上のストッパ膜の第１膜厚検査テスト時の膜厚と第２膜厚検査テスト時の膜厚の差に基く膜厚変化関係データと、一様なパターン１１３０の第１膜厚検査時の膜厚と第２膜厚検査時の膜厚の差である膜厚変化量データとから、第１検査領域１０３ａの繰り返しパターン１１２０の膜厚を算出し、算出した繰り返しパターン１１２０の膜厚をパラメータとして利用する。
つまり、予め複数種類のテストサンプルを作製し、AFM法および断面SEM法などを用いて各サンプルについて、研磨前と研磨後のストッパ膜１４３の膜厚４６３、４５３の変化を計測し、これらの膜厚変化関係データをデータベース上に格納する。このとき、膜厚変化関係データは、レイアウトデータ１０９に含まれる各検査領域１０３ａ、１０３ｂについてのパターン密度の関数として定義される。
そして、測定プロセス４８５ａのフィッティングの際に、前記膜厚変化量データに加えて、テストサンプルから得た膜厚変化関係データを参照する。こうすることによって、これらの値から膜厚４５５の値が予測できるため、フィッティングはさらに容易にかつ高速に行なうことができ、計測の精度を向上することが可能となる。
このように、本実施形態４においては、実施形態３での膜厚２５５、２６５、３９５（図５参照）の関係性に対応するものとして、膜厚４６３、４５３の研磨工程４８３における研磨量の関係性を利用すればよい。
さらに、本実施形態４においては、複数の第１検査領域１０３ａのうちの少なくとも１つの第１検査領域１０３ａの繰り返しパターン１１２０は、レイアウトルールとして許される最小のパターン密度と等しい線幅４７０およびスペース幅４５１を有することが好ましい。このようにすることによって、有効エリアの全ての領域のストッパ膜１４３の研磨量が、第１検査領域１０３ａの研磨量から第２検査領域１０３ｂの研磨量の範囲内になるため、有効チップ全域のプロセス精度の保証が可能となる。
このようにして製造された実施形態４の半導体装置は、膜１４９に分離領域となる溝が形成され、かつ複数の第１検査領域１０３ａのうちの少なくとも１つの第１検査領域１０３ａの繰り返しパターン１１２０は、レイアウトルールとして許される最小のパターン密度と等しい線幅４７０およびスペース幅４５１を有し、かつパターン上にストッパ膜１４３が形成されていること以外は、実施形態２の半導体装置と同様に構成されている。
本発明の実施形態１における半導体装置の製造方法を説明する工程図である。 実施形態１におけるパターン検査工程を説明する図である。 本発明の実施形態２を説明する工程図である。 堆積酸化膜のウエハ面内位置による膜厚ばらつきを示すグラフである。 本発明の実施形態３を説明する工程図である。 本発明の実施形態４を説明する工程図である。 従来技術におけるSTI構造を示す断面図である。 従来技術における光学スキャッタロメトリー手法の適用例を説明する図である。
符号の説明
１００ レイアウトデータ作製工程
１０１ 半導体ウエハ
１０２ チップ形成領域
１０３ａ 第１検査領域
１０３ｂ 第２検査領域
１０３ｃ 第３検査領域
１０４ デバイス形成領域
１０９ レイアウトデータ
１１０ ライン
１１１ スペース
１２０、１５０ 線幅
１２１、１５１ スペース幅
１４３ 絶縁膜
１４９ 膜
１５２ テーパ角度
１５３、１６３ 膜厚
１７０ 線幅測定出力値
１７１ スペース幅測定出力値
１７２ テーパ角測定出力値
１７３ 膜厚測定出力値
１８１ 加工工程（転写、加工プロセス）
１８５、２８５、３８５、４８５ 検査工程
１８５ａ、１８５ｂ、２８５ａ、２８５ｂ、３８５ａ、３８５ｂ、３８５ｃ、
４８５ａ、４８５ｂ 測定プロセス
１８８、２８８、３８８、４８８ 演算プロセス
２８２、４８２ 成膜工程
２８３、４８３ 研磨工程
Ｌ 測定光入射ビーム径
α 測定光入射面のウエハ上の回転角
θ 測定光入射角

Claims (31)

  1. レイアウトデータに基いて、半導体ウエハの一面側におけるチップ形成領域内のデバイス形成領域にデバイス構成用パターンを形成しかつ前記チップ形成領域内の複数の検査領域に検査用パターンを形成する加工工程と、検査工程とを含み、
    前記検査用パターンが、前記複数の検査領域のうちの第１検査領域に形成された単一のラインと単一のスペースとを有してなる繰り返しパターンと、複数の検査領域のうちの第２検査領域に形成されたスペースを有さない一様なパターンとを有し、
    前記検査工程が、３次元のパターン形状を測定可能な光学的測定法による測定光を用いて、前記第１検査領域における繰り返しパターンのラインとスペースが繰り返された繰り返し方向のパラメータを測定する第１検査と、膜の膜厚を測定可能な光学的測定法による測定光を用いて、前記第２検査領域における一様なパターンの膜厚を測定する第２検査とを含むパターン検査工程を少なくとも有することを特徴とする半導体装置の製造方法。
  2. 前記加工工程後に、半導体ウエハの少なくともチップ形成領域上に絶縁膜を形成する成膜工程と、前記チップ形成領域上の前記絶縁膜を平坦化する研磨工程とをさらに含み、
    前記検査工程が、前記研磨工程後の平坦化された絶縁膜の膜厚を測定する絶縁膜検査工程を含む請求項１に記載の半導体装置の製造方法。
  3. 前記加工工程が、前記複数の検査領域のうちの第３検査領域にスペースパターンを形成する工程を含み、
    前記加工工程後に、半導体ウエハの少なくともチップ形成領域上に絶縁膜を形成する成膜工程と、前記チップ形成領域上の前記絶縁膜を平坦化する研磨工程とをさらに含み、
    前記パターン検査工程が、前記スペースパターンの膜厚方向のパラメータを測定する第３検査をさらに含み、
    前記検査工程が、前記研磨工程後の平坦化された絶縁膜の膜厚を測定する絶縁膜検査工程を含む請求項１に記載の半導体装置の製造方法。
  4. 前記加工工程において、半導体ウエハの一面側における前記デバイス形成領域にストッパ膜を表面に有するデバイス構成用パターンを形成しかつ前記複数の検査領域にストッパ膜を表面に有する検査用パターンを形成し、
    前記加工工程後に、半導体ウエハの少なくともチップ形成領域上に絶縁膜を形成する成膜工程と、前記チップ形成領域における前記デバイス形成領域と前記検査領域の上の前記ストッパ膜が露出するまで前記絶縁膜を平坦化する研磨工程とをさらに含み、
    前記検査工程が、前記ストッパ膜の膜厚を測定するストッパ膜検査工程を含む請求項１に記載の半導体装置の製造方法。
  5. 前記繰り返し方向のパラメータが、繰り返しパターンの線幅、スペース幅および繰り返しパターンの側壁がテーパ状であるときのテーパ角度である請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記第１検査で用いられる光学的測定法が、スキャッタロメトリー法である請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
  7. 前記スキャッタロメトリー法において、波長が２００〜８００ｎｍの測定光を用いる請求項６に記載の半導体装置の製造方法。
  8. 前記繰り返しパターンは、１つのラインと１つのスペースからなる１パターンの繰り返し方向の幅が、前記スキャッタロメトリー法で用いる測定光の波長の０．１〜１０倍である請求項６または７に記載の半導体装置の製造方法。
  9. 前記検査領域は、１辺が３０μｍ以上の正方形の領域である請求項１〜８のいずれか１つに記載の半導体装置の製造方法。
  10. 前記検査領域は、検査領域へ入射する前記測定光の入射角をθとし、測定光のビーム径をＬとした場合、Ｌ／cosθよりも大きい１辺を有する正方形の領域である請求項１〜９のいずれか１つに記載の半導体装置の製造方法。
  11. 前記第１検査は、前記第２検査で得られた同一チップ形成領域内の一様なパターンの膜厚データを参照して行われる請求項４に記載の半導体装置の製造方法。
  12. 前記第１検査は、前記第２検査で得られた一様なパターンの膜厚データおよび前記第３加工検査で得られたスペースパターンの膜厚データを参照して行われる請求項３、５〜１０のいずれか１つに記載の半導体装置の製造方法。
  13. 前記研磨工程は、化学的機械研磨法により行われる請求項２〜１２のいずれか１つに記載の半導体装置の製造方法。
  14. 前記複数の検査領域は、一辺が１００μｍ以上である請求項１３に記載の半導体装置の製造方法。
  15. 前記複数の検査領域の相互間隔をＸμｍとし、第１検査で用いられるフィッティングパラメータの面内位置による誤差の許容値をＡｎｍとし、第２検査で得られた一様なパターンの膜厚をＹｎｍとすると、前記相互間隔Ｘは、式（１）
    Ｘ＜１０００×Ａ／（Ｙ×０．００１４） （１）
    を満たす請求項１１〜１４のいずれか１つに記載の半導体装置の製造方法。
  16. 前記複数の検査領域の相互間隔が３０００μｍ以下である請求項１１〜１３のいずれか１つに記載の半導体装置の製造方法。
  17. 前記相互間隔が１０００μｍ以下である請求項１６に記載の半導体装置の製造方法。
  18. 予め、前記加工工程、成膜工程、研磨工程および検査工程と同様にテストを行って、繰り返しテストパターン、一様なテストパターンおよびスペーステストパターンを有するテストサンプルを作製するサンプル作製工程をさらに備え、
    前記サンプル作製工程における検査工程が、繰り返しテストパターン、一様なテストパターンおよびスペーステストパターンの膜厚をそれぞれ測定する膜厚検査テストを含み、
    前記第１検査は、前記膜厚検査テスト時の繰り返しテストパターンの膜厚、一様なテストパターンの膜厚およびスペーステストパターンの膜厚に基く膜厚関係データと、前記膜厚データとから、第１検査領域の繰り返しパターンの膜厚を算出し、算出した繰り返しパターンの膜厚をパラメータとして利用する請求項１１または１２に記載の半導体装置の製造方法。
  19. 前記膜厚関係データは、前記レイアウトデータに含まれる各検査領域についてのパターン密度の関数として定義される請求項１８に記載の半導体装置の製造方法。
  20. 前記ストッパ膜検査工程が、測定光を用いて、前記研磨工程前の第２検査領域における一様なパターン上のストッパ膜の膜厚を測定する第１膜厚検査と、研磨工程後の第２検査領域における一様なパターン上のストッパ膜の膜厚を測定する第２膜厚検査とを含み、前記第１膜厚検査と第２膜厚検査でそれぞれ得られた膜厚データを参照することにより、研磨工程の精度を検査する請求項１１に記載の半導体装置の製造方法。
  21. 予め、前記加工工程、成膜工程、研磨工程および検査工程と同様にテストを行って、繰り返しテストパターンおよび一様なテストパターンを有するテストサンプルを作製するサンプル作製工程をさらに備え、
    前記サンプル作製工程における検査工程が、研磨工程前の第１検査領域および第２検査領域における前記ストッパ膜の膜厚をそれぞれ測定する第１膜厚検査テストと、研磨工程後の第１検査領域および第２検査領域における前記ストッパ膜の膜厚をそれぞれ測定する第２膜厚検査テストとを含み、
    前記第１検査は、前記研磨工程の後に行なわれ、この際、前記繰り返しテストパターン上のストッパ膜の第１膜厚検査テスト時の膜厚と第２膜厚検査テスト時の膜厚の差および前記一様なテストパターン上のストッパ膜の第１膜厚検査テスト時の膜厚と第２膜厚検査テスト時の膜厚の差に基く膜厚変化関係データと、前記一様なパターンの第１膜厚検査時の膜厚と第２膜厚検査時の膜厚の差である膜厚変化量データとから、第１検査領域の繰り返しパターンの膜厚を算出し、算出した繰り返しパターンの膜厚をパラメータとして利用する請求項２０に記載の半導体装置の製造方法。
  22. 前記膜厚変化関係データは、前記レイアウトデータに含まれる各検査領域についてのパターン密度の関数として定義される請求項２１に記載の半導体装置の製造方法。
  23. 複数の第１検査領域のうちの少なくとも１つの第１検査領域の繰り返しパターンは、レイアウトルールとして許される最小のパターン密度と等しい線幅およびスペース幅を有する請求項４〜１１、１３〜１５、２０〜２２のいずれか１つに記載の半導体装置の製造方法。
  24. 四角形のチップ形成領域内に配置された四角いデバイス形成領域と、前記チップ形成領域における前記デバイス形成領域を除くチップ形成領域の一辺寄りのスペースに配置された複数の検査領域とを半導体チップの表面に有し、
    前記デバイス形成領域にデバイス構成用パターンが形成されると共に、前記複数の検査領域に検査用パターンが形成され、
    前記検査用パターンが、前記複数の検査領域のうちの第１検査領域に形成された単一のラインと単一のスペースとを有してなる繰り返しパターンと、複数の検査領域のうちの第２検査領域に形成されたスペースを有さない一様なパターンとを有してなることを特徴とする半導体装置。
  25. 前記検査用パターンが、前記複数の検査領域のうちの第３検査領域に形成されたスペースパターンをさらに有する請求項２４に記載の半導体装置。
  26. 前記検査領域は、１辺が３０μｍ以上の正方形の領域である請求項２４または２５に記載の半導体装置。
  27. 前記正方形の領域の１辺が１００μｍ以上である請求項２６に記載の半導体装置。
  28. 前記第１検査領域と前記第２検査領域との相互間隔が１０００μｍ以下である請求項２４〜２７のいずれか１つに記載の半導体装置。
  29. 前記第２検査領域と前記第３検査領域との相互間隔が２０００μｍ以下である請求項２５に記載の半導体装置。
  30. 前記繰り返しパターンは、１つのラインと１つのスペースからなる１パターンの繰り返し方向の幅が、スキャッタロメトリー法で用いる測定光の波長の０．１〜１０倍である請求項２４〜２９のいずれか１つに記載の半導体装置。
  31. 複数の第１検査領域のうちの少なくとも１つの第１検査領域の繰り返しパターンは、レイアウトルールとして許される最小のパターン密度と等しい線幅およびスペース幅を有する請求項２４〜３０のいずれか１つに記載の半導体装置。
JP2008135459A 2008-05-23 2008-05-23 半導体装置およびその製造方法 Active JP5175616B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008135459A JP5175616B2 (ja) 2008-05-23 2008-05-23 半導体装置およびその製造方法
PCT/JP2009/058774 WO2009142121A1 (ja) 2008-05-23 2009-05-11 半導体装置およびその製造方法
US12/994,377 US8426857B2 (en) 2008-05-23 2009-05-11 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008135459A JP5175616B2 (ja) 2008-05-23 2008-05-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009283759A JP2009283759A (ja) 2009-12-03
JP5175616B2 true JP5175616B2 (ja) 2013-04-03

Family

ID=41340053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008135459A Active JP5175616B2 (ja) 2008-05-23 2008-05-23 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US8426857B2 (ja)
JP (1) JP5175616B2 (ja)
WO (1) WO2009142121A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5493803B2 (ja) 2009-12-15 2014-05-14 ソニー株式会社 受信装置および方法、プログラム、並びに受信システム
CN102386115B (zh) * 2010-09-01 2013-07-03 无锡华润上华半导体有限公司 半导体制造工艺测试方法及装置
US20120316855A1 (en) * 2011-06-08 2012-12-13 Kla-Tencor Corporation Using Three-Dimensional Representations for Defect-Related Applications
US10088413B2 (en) * 2011-11-21 2018-10-02 Kla-Tencor Corporation Spectral matching based calibration
US10955359B2 (en) * 2013-11-12 2021-03-23 International Business Machines Corporation Method for quantification of process non uniformity using model-based metrology
KR20150092627A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 신호 공유를 이용한 다중 분석 알고리즘 및 관련된 장치
JP7241663B2 (ja) * 2019-11-01 2023-03-17 東京エレクトロン株式会社 情報処理装置、情報処理方法、情報処理プログラム及び半導体製造装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319830A (ja) * 1986-07-14 1988-01-27 Oki Electric Ind Co Ltd 解像度チエツク用パタ−ン
US4757207A (en) * 1987-03-03 1988-07-12 International Business Machines Corporation Measurement of registration of overlaid test patterns by the use of reflected light
JPH01232736A (ja) * 1988-03-14 1989-09-18 Fuji Electric Co Ltd 寸法測定用モニタ
KR950002171B1 (ko) * 1990-03-12 1995-03-14 후지쓰 가부시끼가이샤 얼라인먼트마크및반도체장치
JP2913755B2 (ja) * 1990-04-25 1999-06-28 株式会社ニコン 位置合わせ方法及び装置
US5293216A (en) * 1990-12-31 1994-03-08 Texas Instruments Incorporated Sensor for semiconductor device manufacturing process control
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
JP3854539B2 (ja) 2002-05-29 2006-12-06 株式会社日立ハイテクノロジーズ 半導体ウェハの微細パターンの寸法及び３次元形状測定方法とその測定装置
US5867276A (en) * 1997-03-07 1999-02-02 Bio-Rad Laboratories, Inc. Method for broad wavelength scatterometry
US6590466B2 (en) * 1998-08-31 2003-07-08 Advanced Flexible Circuit Co., Ltd. Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time of differential transmission lines
WO2001055669A1 (en) * 2000-01-26 2001-08-02 Timbre Technologies, Incorporated Caching of intra-layer calculations for rapid rigorous coupled-wave analyses
JP2003007608A (ja) * 2001-06-27 2003-01-10 Canon Inc アライメント方法、露光装置およびデバイス製造方法
US6986280B2 (en) 2002-01-22 2006-01-17 Fei Company Integrated measuring instrument
JP4302965B2 (ja) 2002-11-01 2009-07-29 株式会社日立ハイテクノロジーズ 半導体デバイスの製造方法及びその製造システム
JP4300795B2 (ja) * 2002-12-24 2009-07-22 パナソニック株式会社 半導体装置及びその検査方法
JP3959355B2 (ja) 2003-01-17 2007-08-15 株式会社日立ハイテクノロジーズ 微細パターンの３次元形状測定方法
JP3787123B2 (ja) * 2003-02-13 2006-06-21 株式会社東芝 検査方法、プロセッサ及び半導体装置の製造方法
US7241538B2 (en) * 2003-11-05 2007-07-10 Promos Technologies Method for providing representative features for use in inspection of photolithography mask and for use in inspection photo-lithographically developed and/or patterned wafer layers, and products of same
US7197737B1 (en) * 2003-12-23 2007-03-27 Cypress Semiconductor Corporation Techniques for placing dummy features in an integrated circuit based on dielectric pattern density
JP4588368B2 (ja) * 2004-06-15 2010-12-01 富士通セミコンダクター株式会社 露光計測方法及び装置、並びに半導体装置の製造方法
JP2006100619A (ja) * 2004-09-30 2006-04-13 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4996049B2 (ja) * 2004-10-14 2012-08-08 株式会社日立ハイテクノロジーズ 薄膜デバイスの膜厚計測方法及び膜厚計測装置
WO2006110535A2 (en) * 2005-04-07 2006-10-19 Nanometrics Incorporated Apparatus and methods for scatterometry of optical devices
DE102005025535A1 (de) * 2005-06-03 2006-12-07 Leica Microsystems Semiconductor Gmbh Vorrichtung und Verfahren zur Verbesserung der Messgenauigkeit bei der Bestimmung von Strukturdaten
JP2007281384A (ja) * 2006-04-12 2007-10-25 Sony Corp マーク形成方法，マーク計測装置およびマーク計測方法
US7783669B2 (en) * 2006-10-12 2010-08-24 Tokyo Electron Limited Data flow management in generating profile models used in optical metrology
KR101330706B1 (ko) * 2006-11-03 2013-11-19 삼성전자주식회사 얼라인먼트 마크
US7643140B2 (en) * 2007-03-29 2010-01-05 Hitachi High-Technologies Corporation Method and apparatus for inspecting a semiconductor device
JP5103219B2 (ja) * 2008-02-22 2012-12-19 株式会社日立ハイテクノロジーズ パターン寸法計測方法

Also Published As

Publication number Publication date
US8426857B2 (en) 2013-04-23
JP2009283759A (ja) 2009-12-03
WO2009142121A1 (ja) 2009-11-26
US20110114951A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
JP5175616B2 (ja) 半導体装置およびその製造方法
US11428650B2 (en) Computationally efficient x-ray based overlay measurement
KR102317060B1 (ko) 패턴화된 웨이퍼 특성화를 위한 방법 및 장치
CN108401437B (zh) 用于高高宽比结构的x光散射测量计量
US10101670B2 (en) Statistical model-based metrology
US10352876B2 (en) Signal response metrology for scatterometry based overlay measurements
US20060117293A1 (en) Method for designing an overlay mark
KR20190039331A (ko) 이방성 유전체 유전율을 가진 반도체 구조물의 모델 기반 광학 측정
TW201920947A (zh) 非對稱結構之尺寸之偵測與測量
KR102081870B1 (ko) X-선 산란 측정을 가능하게 하는 테스트 키 설계
CN111948239B (zh) 计算上高效的基于x射线的叠盖测量系统与方法
US6510395B2 (en) Method of detecting residue on a polished wafer
US6309900B1 (en) Test structures for testing planarization systems and methods for using same
KR20150141241A (ko) 반도체 소자의 검사 방법, 반도체 검사 시스템, 및 이들을 이용한 반도체 소자의 제조방법
US8054473B2 (en) Measurement method for determining dimensions of features resulting from enhanced patterning methods
JP7463551B2 (ja) トレンチの光測定用ターゲット
JP4996049B2 (ja) 薄膜デバイスの膜厚計測方法及び膜厚計測装置
Liu et al. Measurement of deep silicon trench profile using normal incidence optical CD metrology
Weidner et al. Model-free and model-based methods for dimensional metrology during the lifetime of a product
Lee et al. Process optimization for optical CD correlation improvement of ADI and AEI 3D structure by using iODP

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

R150 Certificate of patent or registration of utility model

Ref document number: 5175616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150