CN102386115B - 半导体制造工艺测试方法及装置 - Google Patents

半导体制造工艺测试方法及装置 Download PDF

Info

Publication number
CN102386115B
CN102386115B CN 201010268631 CN201010268631A CN102386115B CN 102386115 B CN102386115 B CN 102386115B CN 201010268631 CN201010268631 CN 201010268631 CN 201010268631 A CN201010268631 A CN 201010268631A CN 102386115 B CN102386115 B CN 102386115B
Authority
CN
China
Prior art keywords
coefficient
photoetching
test
etching
wide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010268631
Other languages
English (en)
Other versions
CN102386115A (zh
Inventor
黄玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp, Wuxi CSMC Semiconductor Co Ltd filed Critical CSMC Technologies Corp
Priority to CN 201010268631 priority Critical patent/CN102386115B/zh
Publication of CN102386115A publication Critical patent/CN102386115A/zh
Application granted granted Critical
Publication of CN102386115B publication Critical patent/CN102386115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种半导体制造工艺测试方法及装置。所述方法具体包括:获取样品晶片测试结构在不同光刻工艺条件下和不同刻蚀工艺条件下的条宽、梯形化系数及对称性系数,并存储相应的光刻后测试成像图和刻蚀后测试成像图;从光刻后测试成像图和刻蚀后测试成像图中分别选择符合预设条件的成像图作为相应的标准模板;获取产品晶片测试结构光刻后或刻蚀后的条宽、梯形化系数和对称性系数,并将上述三个数值分别与相应标准模板中对应的数值进行比对,进而确定所述产品晶片是否需要返工或者报废。通过本发明所提供的测试方法及装置,不仅能测试出待测结构的一维宽度,还能测出其二维轮廓形貌,从而可提高产品的成品率,降低产品的报废率。

Description

半导体制造工艺测试方法及装置
技术领域
本发明涉及半导体制造技术领域,更具体地说,涉及一种半导体制造工艺测试方法及装置。
背景技术
在半导体制造工艺中,线条宽度(简称条宽)是决定半导体器件成品率的关键参数,对条宽进行准确测试能有效地提高产品的成品率。
条宽测试主要分为两类:光刻条宽和刻蚀条宽。在工艺流程中对晶片先进行光刻,然后测试光刻条宽,如果光刻条宽超过预定的范围,则进行返工,重新调整曝光条件,使返工后的光刻条宽数值在预定范围之内。光刻结束之后,对晶片进行刻蚀及刻蚀条宽测试,如果刻蚀条宽超过预定的范围,则产品报废,即刻蚀工艺是无法返工的。
随着工艺技术的发展,现代半导体制造工艺中大量采用了扫描电镜对条宽进行自动化测试。参见图1和图2,图1中测试结构的剖面图为顶部窄、底部宽的梯形形状,该结构经扫描电镜后形成的顶视图如图2所示,由于扫描电镜在测试结构的斜边处收集的二次电子较多,故斜边处对应顶视图中较明亮(白色)部分。条宽的测试过程中,对收集到的信号进行处理,在峰值处选取不同的阈值,就可以得到不同的条宽数值,阈值为0%,则得到测试结构的底部条宽;阈值为100%,则得到测试结构的顶部条宽。在一般的半导体在线监控过程中,通常不会选择阈值为0%或100%这样极端的数据,而是选择20%~70%之间的数据,最优的情况是选取50%的阈值,然后测试得到条宽,如果测得的条宽在预设条宽范围内,则满足要求,否则晶片需要返工或者报废。上述测试结构可以为晶片光刻后的光刻胶图案,也可以为晶片刻蚀后的图案。
实际生产过程中,设备工艺参数发生漂移或工艺参数未进行最优化将导致条宽测试图形的形貌变化,如光刻显影残留或刻蚀不净等现象。而常规的扫描电镜条宽自动测试是无法捕捉到这些异常的,最终会影响产品的成品率,甚至导致产品报废。
发明内容
有鉴于此,本发明的目的在于提供一种半导体制造工艺测试方法及装置,不仅能够测试产品测试结构的条宽,而且还能测试其轮廓形貌,从而可提高产品的成品率,减少产品的报废率。
为实现上述目的,本发明提供如下技术方案:
一种半导体制造工艺测试方法,所述方法具体包括:
获取样品晶片测试结构在不同光刻工艺条件下的条宽、梯形化系数和对称性系数,并存储相应的光刻后测试成像图;
对光刻后的样品晶片测试结构在不同刻蚀工艺条件下进行刻蚀,获取刻蚀后的条宽、梯形化系数和对称性系数,并存储相应的刻蚀后测试成像图;
从光刻后测试成像图和刻蚀后测试成像图中分别选择符合预设条件的成像图作为相应的标准模板;
获取产品晶片测试结构光刻后或刻蚀后的条宽、梯形化系数和对称性系数,并将上述三个数值分别与相应标准模板中的条宽、梯形化系数和对称性系数进行比对,进而确定所述产品晶片是否需要返工或者报废;
其中,所述梯形化系数为测试结构的底部条宽除以顶部条宽所得的数值,所述对称性系数为测试结构的左边斜率除以右边斜率所得到的数值。
优选的,从光刻后测试成像图和刻蚀后测试成像图中分别选择符合预设条件的成像图作为相应的标准模板,具体包括:
测试最终样品晶片的成品率;
根据所述成品率确定可接受的光刻工艺条件范围和刻蚀工艺条件范围;
将在可接受的工艺条件范围内获取的光刻后测试成像图和刻蚀后测试成像图分别进行归一化灰度处理,得到相应的灰度分布图;
从归一化灰度处理后的光刻后测试成像图和刻蚀后测试成像图中分别选择条件中心点的灰度分布图作为相应的标准模板。
优选的,获取产品晶片测试结构光刻后或刻蚀后的条宽、梯形化系数和对称性系数,并将上述三个数值分别与相应标准模板中的条宽、梯形化系数和对称性系数进行比对,进而确定所述产品晶片是否需要返工或者报废,具体包括:
获取产品晶片测试结构光刻后的条宽、梯形化系数和对称性系数;
将所述产品晶片测试结构光刻后所获取的三个数值与相应标准模板中的条宽、梯形化系数和对称性系数进行比对;
判断所述产品晶片测试结构光刻后所获取的三个数值是否均在预设的范围内,如果是,则执行下一步骤;如果否,则调整光刻工艺条件,对所述产品晶片进行返工;
对光刻后的产品晶片测试结构进行刻蚀,获取产品晶片测试结构刻蚀后的条宽、梯形化系数和对称性系数;
将所述产品晶片测试结构刻蚀后所获取的三个数值与相应标准模板中的条宽、梯形化系数和对称性系数进行比对;
判断所述产品晶片测试结构刻蚀后所获取的三个数值是否均在预设的范围内,如果否,则所述产品晶片报废。
优选的,所述梯形化系数为测试结构的底部条宽除以顶部条宽所得的数值。
优选的,所述对称性系数为测试结构的左边斜率除以右边斜率所得到的数值。
优选的,所述光刻工艺条件包括曝光能量和/或焦距。
优选的,当所述曝光能量为固定值时,根据所述梯形化系数确定光刻机的焦距。
优选的,当所述曝光能量和焦距均为固定值时,根据所述对称性系数确定不同光刻机镜头畸变的差异。
本发明还提供了一种半导体制造工艺测试装置,所述装置具体包括:光刻测试模块、刻蚀测试模块、选择模块和比对模块;
其中:
所述光刻测试模块用于测试样品晶片或产品晶片的测试结构在光刻后的条宽、梯形化系数和对称性系数,并存储相应的光刻后测试成像图;
所述刻蚀测试模块用于测试样品晶片或产品晶片的测试结构在刻蚀后的条宽、梯形化系数和对称性系数,并存储相应的刻蚀后测试成像图;
所述选择模块用于从样品晶片测试结构的光刻后测试成像图和刻蚀后测试成像图中分别选择符合预设条件的成像图作为相应的标准模板;
所述比对模块用于将由光刻测试模块或刻蚀测试模块测得的产品晶片测试结构的条宽、梯形化系数和对称性系数,分别与相应标准模板中的条宽、梯形化系数和对称性系数进行比对,进而确定所述产品晶片是否需要返工或者报废;
所述梯形化系数为测试结构的底部条宽除以顶部条宽所得的数值,所述对称性系数为测试结构的左边斜率除以右边斜率所得到的数值。
优选的,所述选择模块具体包括:确定工艺条件单元、灰度处理单元和选择标准模板单元;
其中:
所述确定工艺条件单元用于通过测试最终样品晶片的成品率,进而确定可接受的光刻工艺条件范围和刻蚀工艺条件范围;
所述灰度处理单元用于对在所述确定工艺条件单元确定的、可接受的工艺条件范围内得到的光刻后测试成像图和刻蚀后测试成像图分别进行归一化灰度处理,得到相应的灰度分布图;
所述选择标准模板单元用于从所述灰度处理单元处理后的光刻后测试成像图和刻蚀后测试成像图中分别选择条件中心点的灰度分布图作为相应的标准模板。
由此可见,本发明所提供的半导体制造工艺测试方法,在实际生产测试过程中,获取产品晶片测试结构光刻后或刻蚀后的条宽、梯形化系数和对称性系数,将上述三个数值与预先设定好的标准模板中的条宽、梯形化系数和对称性系数进行比对,如果实际所获取的三个数值均在预设范围内,则满足要求,否则所述产品晶片需要返工或报废,故通过本发明所提供的测试方法不仅能得到产品晶片测试结构的条宽,而且还能测出反映其轮廓形貌的梯形化系数和对称性系数,根据这三个数值就能很好地调整设备工艺参数或对工艺参数进行最优化,从而可提高产品的成品率,降低产品的报废率。
附图说明
为了更清楚地说明本发明实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的一种测试结构的剖面示意图;
图2为图1中测试结构经扫描电镜后形成的顶视图;
图3为本发明实施例所提供的一种半导体制造工艺测试方法流程图;
图4为本发明实施例所提供的5个样品晶片测试结构的剖面示意图;
图5为图4中对应样品晶片测试结构的光刻后测试成像图;
图6为本发明实施例所提供的步骤13的具体方法流程图;
图7为本发明实施例所提供的步骤14的具体方法流程图;
图8为本发明实施例所提供的一种半导体制造工艺测试装置示意图;
图9为本发明实施例所提供的另一种半导体制造工艺测试装置示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护范围。
发明人研究发现,光刻后晶片测试结构的轮廓形貌对最终刻蚀条宽有很大的影响,一般要求光刻后测试结构轮廓形貌是陡直或略微倾斜,倒锲形的结构是绝对不允许的。刻蚀后晶片测试结构轮廓形貌也应为陡直或略微倾斜,且禁止倒锲形的结构。而常规的扫描电镜条宽测试只能测试一个一维的条宽数值,不能判断光刻后或刻蚀后晶片测试结构的二维轮廓形貌是否符合要求,不能及时发现设备工艺参数漂移或工艺参数未优化导致的形貌变化,最终会影响产品的成品率,甚至导致产品报废。
基于此,本发明提供一种半导体制造工艺测试方法及装置,不仅能够测试待测结构的条宽,而且还能测试其轮廓形貌,从而可提高产品的成品率,减少产品的报废率。
参考图3,为本发明实施例公开的一种半导体制造工艺测试方法流程图,所述方法具体包括如下步骤:
步骤11:获取样品晶片的测试结构在不同光刻工艺条件下的条宽、梯形化系数和对称性系数,并存储相应的光刻后测试成像图。
此步骤的前提,需要先选取一批样品晶片,使所选取的样品晶片在不同的光刻工艺条件下进行光刻。所述光刻工艺条件包括曝光能量、焦距等条件,这里,以曝光能量和焦距为例来进行说明。具体实施过程中,可以选取上述样品晶片中的一半,固定光刻时的曝光能量,改变焦距,对这一半样品晶片进行光刻;然后再选取剩下的一半样品晶片,固定光刻时的焦距,改变曝光能量,对剩下的一半样品晶片进行光刻。优选的,可以将上述样品晶片分为几组,每一组中的样品晶片均在相同的光刻工艺条件下进行光刻,组与组之间的光刻工艺条件不同。
所述样品晶片在不同的光刻工艺条件下完成光刻后,对其进行光刻后的测试。测试完成后,获取样品晶片测试结构的条宽、梯形化系数和对称性系数,并存储相应的光刻后测试成像图,所述光刻后测试成像图中能够反映测试结构的条宽、梯形化系数和对称性系数。
获取样品晶片测试结构的条宽、梯形化系数和对称性系数的过程如下:
参考图4和图5,选取5个在不同光刻工艺条件下进行光刻的样品晶片,图4为这5个样品晶片测试结构的剖面图,将这5个样品晶片测试结构在扫描电镜下进行测试,得到测试结构的光刻后测试成像图,如图5所示,图中较明亮(白色)的区域对应剖面图结构的边缘部位,这是由于边缘处收集的二次电子较多而形成的,较明亮处有相应的峰值。本实施例中,所述光刻后测试成像图为二次电子顶视成像图。
选取50%的阈值,获取各个样品晶片测试结构的条宽。该条宽数值只能反应测试结构的一维宽度,为了表征测试结构的二维轮廓形貌,特定义了梯形化系数和对称性系数,所述梯形化系数为测试结构的底部条宽除以顶部条宽所得的数值,所述对称性系数为测试结构的左边斜率除以右边斜率所得到的数值,具体数学表达式如下:
梯形化系数=底部条宽/顶部条宽          (1)
对称性系数=左边斜率/右边斜率          (2)
测梯形化系数之前,需要选取0%的阈值,获得测试结构的底部条宽,选取100%的阈值,获得测试结构的顶部条宽,根据所述底部条宽和顶部条宽计算得出测试结构的梯形化系数。所述梯形化系数反映了底部条宽和顶部条宽的差异,由此可以判断测试结构的形貌是否陡直。梯形化系数太大,则表明顶部条宽太小,对于测试结构在光刻后的情形,则表示有顶部光刻胶变薄的风险;梯形化系数接近于1,则表示测试结构形貌有倒锲形的风险,容易产生光刻胶倒塌的现象。
对称性系数为测试结构的左边斜率和右边斜率之比,具体测试过程中,可测出顶视图中对应明亮部分的条宽,左右两边明亮部分的条宽之比近似为左右两边的斜率之比,即对称性系数。测试明亮部分的条宽时,也可选取50%的阈值来计算条宽。所述对称性系数反映了测试结构两侧斜率的差异,由此可以判断光刻机镜头、图形密度及光学临近效应对测试结构形貌的影响。理想情况下,对称性系数越接近于1越好。
光刻及光刻测试后,所获取的梯形化系数和对称性系数能反映出光刻工艺条件,即,当所述曝光能量为固定值时,根据所述梯形化系数可确定光刻机的焦距;当所述曝光能量和焦距均为固定值时,根据所述对称性系数可确定不同光刻机镜头畸变的差异。
步骤12:对光刻后的样品晶片测试结构在不同刻蚀工艺条件下进行刻蚀,获取刻蚀后的条宽、梯形化系数和对称性系数,并存储相应的刻蚀后测试成像图。
将上述光刻后的样品晶片在不同的刻蚀工艺条件下进行刻蚀,所述刻蚀工艺条件包括功率、气压、温度等条件。优选的,可以延用上述步骤中对样品晶片的分组,所不同的是,此步骤中每一组中的样品晶片的刻蚀工艺条件也不同,这样做的目的是为后续确定可接受的工艺条件范围做准备。
刻蚀完成后,对样品晶片的测试结构进行测试,获取样品晶片测试结构的条宽、梯形化系数和对称性系数,并存储相应的刻蚀后测试成像图,所述刻蚀后测试成像图中能够反应测试结构的条宽、梯形化系数和对称性系数。
此步骤中获取样品晶片测试结构的条宽、梯形化系数和对称性系数,及存储相应的刻蚀后测试成像图的方法与步骤11中的类似,在此不做过多赘述。
步骤13:从光刻后测试成像图和刻蚀后测试成像图中分别选择符合预设条件的成像图作为相应的标准模板。
对步骤12中刻蚀后的样品晶片进行后续的工艺处理,待整个工艺流程结束之后,测试最终样品晶片的成品率,确定成功样品晶片的光刻后测试成像图和刻蚀后测试成像图。从成功样品晶片的光刻后测试成像图中选择符合预设条件的成像图作为光刻工艺的标准模板,从成功样品晶片的刻蚀后测试成像图中选择符合预设条件的成像图作为刻蚀工艺的标准模板。这里,所述预设条件为人为规定的,可选取相应测试成像图中最佳的图像作为相应的标准模板。
步骤14:获取产品晶片测试结构光刻后或刻蚀后的条宽、梯形化系数和对称性系数,并将上述三个数值分别与相应标准模板中的条宽、梯形化系数和对称性系数进行比对,进而确定所述产品晶片是否需要返工或者报废。
在实际的工艺流程中,对产品晶片在一定的光刻工艺条件下进行光刻,光刻完成后对其测试结构进行测试,获取产品晶片测试结构的条宽、梯形化系统和对称性系数,将所获取的这三个数值与光刻工艺标准模板中对应的数值进行比对,即,如果实际所获取的产品晶片测试结构的条宽,与光刻工艺标准模板中的条宽相符,或者上下波动情况满足预设范围,且保证其余两个数值也均满足要求,那么该产品晶片光刻工艺成功,可进入下一刻蚀阶段;如果所获取的三个数值中有一个不满足要求,则表明该产品晶片测试结构的形貌发生了显著变化,在线设备或光刻工艺参数发生了漂移,需对其进行返工,即重新调整光刻工艺条件对其进行光刻。
进入刻蚀阶段的产品晶片在一定的刻蚀工艺条件下进行刻蚀,刻蚀完成后对其测试结构进行测试,获取产品晶片测试结构的条宽、梯形化系统和对称性系数,将所获取的这三个数值与刻蚀工艺标准模板中对应的数值进行比对,即,如果实际所获取的产品晶片测试结构的条宽,与刻蚀工艺标准模板中的条宽相符,或者上下波动情况满足预设范围,且保证其余两个数值也均满足要求,那么该产品晶片刻蚀工艺成功;如果所获取的三个数值中有一个不满足要求,则该产品晶片刻蚀工艺失败,该产品晶片报废。
优选的,参考图6,为上述步骤13的具体方法流程图,所述步骤13包括如下步骤:
步骤21:测试最终样品晶片的成品率。
对步骤12中刻蚀后的样品晶片进行后续的工艺处理,待整个工艺流程结束之后,测试最终样品晶片的成品率。
步骤22:根据所述成品率确定可接受的光刻工艺条件范围和刻蚀工艺条件范围。
根据所述成品率确定可接受的光刻工艺条件范围和刻蚀工艺条件范围,即在所述可接受的光刻工艺条件范围内进行光刻,在所述可接受的刻蚀工艺条件范围内进行刻蚀,最终得到的为成功的样品晶片。
步骤23:将在可接受的工艺条件范围内获取的光刻后测试成像图和刻蚀后测试成像图分别进行归一化灰度处理,得到相应的灰度分布图。
在步骤22中确定了可接受的光刻工艺条件范围和刻蚀工艺条件范围,按照步骤11所述,获取在可接受的光刻工艺条件范围内存储的光刻后测试成像图,并对所述光刻后测试成像图进行归一化灰度处理,得到光刻后灰度分布图;按照步骤12所述,获取在可接受的刻蚀工艺条件范围内存储的刻蚀后测试成像图,并对所述刻蚀后测试成像图进行归一化灰度处理,得到刻蚀后灰度分布图。
步骤24:从归一化灰度处理后的光刻后测试成像图和刻蚀后测试成像图中分别选择条件中心点的灰度分布图作为相应的标准模板。
从归一化灰度处理后的光刻后测试成像图中选择条件中心点的灰度分布图作为光刻工艺的标准模板;从归一化灰度处理后的刻蚀后测试成像图中选择条件中心点的灰度分布图作为刻蚀工艺的标准模板。这里,所述条件中心点可以这样理解,参见图4和图5,假如图中5个样品晶片的工艺条件范围正好为可接受的光刻工艺条件范围或可接受的刻蚀工艺条件范围,那么条件中心点即是中间样品晶片的工艺条件,条件中心点的灰度分布图即为中间样品晶片的测试成像图归一化灰度处理后的图像。
优选的,参考图7,为上述步骤14的具体方法流程图,所述步骤14包括如下步骤:
步骤31:获取产品晶片测试结构光刻后的条宽、梯形化系数和对称性系数。
步骤32:将所述产品晶片测试结构光刻后所获取的三个数值与相应标准模板中的条宽、梯形化系数和对称性系数进行比对。
此步骤中将步骤31中所获取的产品晶片测试结构光刻后的条宽、梯形化系数和对称性系数,与光刻工艺标准模板中的条宽、梯形化系统和对称性系数进行一一比对。
步骤33:判断所述产品晶片测试结构光刻后所获取的三个数值是否均在预设的范围内,如果是,则执行步骤35;如果否,则执行步骤34。
判断所述产品晶片测试结构光刻后所获取的三个数值是否均在预设的范围内,即判断产品晶片测试结构光刻后所获取的条宽、梯形化系统和对称性系数是否均与光刻工艺标准模板中相应的条宽、梯形化系统和对称性系数相符,或者说实际光刻后所获取的条宽、梯形化系统和对称性系数是否落入光刻工艺标准模板中相应的条宽、梯形化系统和对称性系数的范围之内,这里,所述光刻工艺标准模板中的条宽、梯形化系统和对称性系数的范围可人为规定。如果实际光刻后所获取的三个数值均在预设的范围内,则执行步骤35;如果有一个数值不在预设的范围内,则执行步骤34。
步骤34:调整光刻工艺条件,重新对所述产品晶片测试结构进行光刻,然后执行步骤31。
当实际光刻后所获取的产品晶片测试结构的条宽、梯形化系统和对称性系数,这三个数值中有一个或者多个不在预设的范围内时,则说明该产品晶片光刻工艺失败,需要对其进行返工,即重新调整光刻工艺条件对所述产品晶片测试结构进行光刻,光刻完成后执行步骤31。
步骤35:对光刻后的产品晶片测试结构进行刻蚀,获取产品晶片测试结构刻蚀后的条宽、梯形化系数和对称性系数。
当实际光刻后所获取的产品晶片测试结构的条宽、梯形化系统和对称性系数,这三个数值均在预设的范围内时,则说明该产品晶片光刻工艺成功,这时,对光刻后的产品晶片进行刻蚀,刻蚀完成后获取产品晶片测试结构刻蚀后的条宽、梯形化系数和对称性系数。
步骤36:将所述产品晶片测试结构刻蚀后所获取的三个数值与相应标准模板中的条宽、梯形化系数和对称性系数进行比对。
此步骤中将步骤35中所获取的产品晶片测试结构刻蚀后的条宽、梯形化系数和对称性系数,与刻蚀工艺标准模板中的条宽、梯形化系统和对称性系数进行一一比对。
步骤37:判断所述产品晶片测试结构刻蚀后所获取的三个数值是否均在预设的范围内,如果是,则执行步骤39;如果否,则执行步骤38。
判断所述产品晶片测试结构刻蚀后所获取的三个数值是否均在预设的范围内,即判断产品晶片测试结构刻蚀后所获取的条宽、梯形化系统和对称性系数是否均与刻蚀工艺标准模板中相应的条宽、梯形化系统和对称性系数相符,或者说实际刻蚀后所获取的条宽、梯形化系统和对称性系数是否落入刻蚀工艺标准模板中相应的条宽、梯形化系统和对称性系数的范围之内,这里,所述刻蚀工艺标准模板中的条宽、梯形化系统和对称性系数的范围可人为规定。如果实际刻蚀后所获取的三个数值均在预设的范围内,则执行步骤39;如果有一个数值不在预设的范围内,则执行步骤38。
步骤38:所述产品晶片报废。
当实际刻蚀后所获取的产品晶片测试结构的条宽、梯形化系统和对称性系数,这三个数值中有一个或者多个不在预设的范围内时,则说明该产品晶片刻蚀工艺失败,这时,所述产品晶片报废,后续可补投晶片。
步骤39:所述产品晶片满足要求。
当实际刻蚀后所获取的产品晶片测试结构的条宽、梯形化系统和对称性系数,这三个数值均在预设的范围内时,则说明该产品晶片刻蚀工艺成功,即所述产品晶片满足要求。
从上述实施例可以看出,本发明首先对样品晶片测试结构进行光刻、光刻测试、刻蚀和刻蚀测试,并存储相应的光刻后测试成像图和刻蚀后测试成像图,所述光刻后测试成像图和刻蚀后测试成像图中均有反映测试结构一维宽度的条宽,及反映其二维轮廓形貌的梯形化系统和对称性系数,从所述光刻后测试成像图和刻蚀后测试成像图中选择符合预设条件的成像图作为相应的标准模板,在对实际产品晶片测试结构进行光刻或刻蚀后,通过获取产品晶片测试结构光刻后或刻蚀后的条宽、梯形化系数和对称性系数,并将上述三个数值与相应标准模板中的条宽、梯形化系数和对称性系数进行一一比对,进而判断所述产品晶片是否需要返工或者报废,从而可提高产品晶片的成品率,降低产品晶片的报废率。
本发明还提供了一种半导体制造工艺测试装置,参考图8,所述装置具体包括:光刻测试模块41、刻蚀测试模块42、选择模块43和比对模块44。
其中,所述光刻测试模块41用于测试样品晶片或产品晶片的测试结构在光刻后的条宽、梯形化系数和对称性系数,并存储相应的光刻后测试成像图。
所述刻蚀测试模块42用于测试样品晶片或产品晶片的测试结构在刻蚀后的条宽、梯形化系数和对称性系数,并存储相应的刻蚀后测试成像图。
所述选择模块43用于从样品晶片测试结构的光刻后测试成像图和刻蚀后测试成像图中分别选择符合预设条件的成像图作为相应的标准模板。
所述比对模块44用于将由光刻测试模块41或刻蚀测试模块42测得的产品晶片测试结构的条宽、梯形化系数和对称性系数,分别与相应标准模板中的条宽、梯形化系数和对称性系数进行比对,进而确定所述产品晶片是否需要返工或者报废。
优选的,参考图9,所述选择模块43具体包括:确定工艺条件单元51、灰度处理单元52和选择标准模板单元53。
其中,所述确定工艺条件单元51用于通过测试最终样品晶片的成品率,进而确定可接受的光刻工艺条件范围和刻蚀工艺条件范围。
所述灰度处理单元52用于对在所述确定工艺条件单元51确定的、可接受的工艺条件范围内得到的光刻后测试成像图和刻蚀后测试成像图分别进行归一化灰度处理,得到相应的灰度分布图。
所述选择标准模板单元53用于从所述灰度处理单元52处理后的光刻后测试成像图和刻蚀后测试成像图中分别选择条件中心点的灰度分布图作为相应的标准模板。
对于装置实施例而言,由于其基本对应于方法实施例,所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种半导体制造工艺测试方法,其特征在于,包括:
获取样品晶片测试结构在不同光刻工艺条件下的条宽、梯形化系数和对称性系数,并存储相应的光刻后测试成像图;
对光刻后的样品晶片测试结构在不同刻蚀工艺条件下进行刻蚀,获取刻蚀后的条宽、梯形化系数和对称性系数,并存储相应的刻蚀后测试成像图;
从光刻后测试成像图和刻蚀后测试成像图中分别选择符合预设条件的成像图作为相应的标准模板;
获取产品晶片测试结构光刻后或刻蚀后的条宽、梯形化系数和对称性系数,并将上述三个数值分别与相应标准模板中的条宽、梯形化系数和对称性系数进行比对,进而确定所述产品晶片是否需要返工或者报废;
其中,所述梯形化系数为测试结构的底部条宽除以顶部条宽所得的数值,所述对称性系数为测试结构的左边斜率除以右边斜率所得到的数值。
2.根据权利要求1所述的方法,其特征在于,从光刻后测试成像图和刻蚀后测试成像图中分别选择符合预设条件的成像图作为相应的标准模板,具体包括:
测试最终样品晶片的成品率;
根据所述成品率确定可接受的光刻工艺条件范围和刻蚀工艺条件范围;
将在可接受的工艺条件范围内获取的光刻后测试成像图和刻蚀后测试成像图分别进行归一化灰度处理,得到相应的灰度分布图;
从归一化灰度处理后的光刻后测试成像图和刻蚀后测试成像图中分别选择条件中心点的灰度分布图作为相应的标准模板。
3.根据权利要求1所述的方法,其特征在于,获取产品晶片测试结构光刻后或刻蚀后的条宽、梯形化系数和对称性系数,并将上述三个数值分别与相应标准模板中的条宽、梯形化系数和对称性系数进行比对,进而确定所述产品晶片是否需要返工或者报废,具体包括:
获取产品晶片测试结构光刻后的条宽、梯形化系数和对称性系数;
将所述产品晶片测试结构光刻后所获取的三个数值与相应标准模板中的条宽、梯形化系数和对称性系数进行比对;
判断所述产品晶片测试结构光刻后所获取的三个数值是否均在预设的范围内,如果是,则执行下一步骤;如果否,则调整光刻工艺条件,对所述产品晶片进行返工;
对光刻后的产品晶片测试结构进行刻蚀,获取产品晶片测试结构刻蚀后的条宽、梯形化系数和对称性系数;
将所述产品晶片测试结构刻蚀后所获取的三个数值与相应标准模板中的条宽、梯形化系数和对称性系数进行比对;
判断所述产品晶片测试结构刻蚀后所获取的三个数值是否均在预设的范围内,如果否,则所述产品晶片报废。
4.根据权利要求1所述的方法,其特征在于,所述梯形化系数为测试结构的底部条宽除以顶部条宽所得的数值。
5.根据权利要求1所述的方法,其特征在于,所述对称性系数为测试结构的左边斜率除以右边斜率所得到的数值。
6.根据权利要求1~5任一项所述的方法,其特征在于,所述光刻工艺条件包括曝光能量和/或焦距。
7.根据权利要求6所述的方法,其特征在于,当所述曝光能量为固定值时,根据所述梯形化系数确定光刻机的焦距。
8.根据权利要求6所述的方法,其特征在于,当所述曝光能量和焦距均为固定值时,根据所述对称性系数确定不同光刻机镜头畸变的差异。
9.一种半导体制造工艺测试装置,其特征在于,包括:光刻测试模块、刻蚀测试模块、选择模块和比对模块;
其中:
所述光刻测试模块用于测试样品晶片或产品晶片的测试结构在光刻后的条宽、梯形化系数和对称性系数,并存储相应的光刻后测试成像图;
所述刻蚀测试模块用于测试样品晶片或产品晶片的测试结构在刻蚀后的条宽、梯形化系数和对称性系数,并存储相应的刻蚀后测试成像图;
所述选择模块用于从样品晶片测试结构的光刻后测试成像图和刻蚀后测试成像图中分别选择符合预设条件的成像图作为相应的标准模板;
所述比对模块用于将由光刻测试模块或刻蚀测试模块测得的产品晶片测试结构的条宽、梯形化系数和对称性系数,分别与相应标准模板中的条宽、梯形化系数和对称性系数进行比对,进而确定所述产品晶片是否需要返工或者报废;
所述梯形化系数为测试结构的底部条宽除以顶部条宽所得的数值,所述对称性系数为测试结构的左边斜率除以右边斜率所得到的数值。
10.根据权利要求9所述的装置,其特征在于,所述选择模块具体包括:确定工艺条件单元、灰度处理单元和选择标准模板单元;
其中:
所述确定工艺条件单元用于通过测试最终样品晶片的成品率,进而确定可接受的光刻工艺条件范围和刻蚀工艺条件范围;
所述灰度处理单元用于对在所述确定工艺条件单元确定的、可接受的工艺条件范围内得到的光刻后测试成像图和刻蚀后测试成像图分别进行归一化灰度处理,得到相应的灰度分布图;
所述选择标准模板单元用于从所述灰度处理单元处理后的光刻后测试成像图和刻蚀后测试成像图中分别选择条件中心点的灰度分布图作为相应的标准模板。
CN 201010268631 2010-09-01 2010-09-01 半导体制造工艺测试方法及装置 Active CN102386115B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010268631 CN102386115B (zh) 2010-09-01 2010-09-01 半导体制造工艺测试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010268631 CN102386115B (zh) 2010-09-01 2010-09-01 半导体制造工艺测试方法及装置

Publications (2)

Publication Number Publication Date
CN102386115A CN102386115A (zh) 2012-03-21
CN102386115B true CN102386115B (zh) 2013-07-03

Family

ID=45825398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010268631 Active CN102386115B (zh) 2010-09-01 2010-09-01 半导体制造工艺测试方法及装置

Country Status (1)

Country Link
CN (1) CN102386115B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839846B (zh) * 2012-11-21 2016-12-28 无锡华润上华半导体有限公司 沟槽dmos多晶硅回刻在线监控方法
CN103855046B (zh) * 2012-11-29 2016-12-21 无锡华润上华半导体有限公司 一种监控回刻深度的结构和监控方法
CN114488703B (zh) * 2021-12-10 2024-04-12 武汉新芯集成电路制造有限公司 刻蚀方案的确定方法、测试掩模板以及刻蚀系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101441402A (zh) * 2007-11-22 2009-05-27 上海华虹Nec电子有限公司 用于探测曝光机最佳焦点的方法
JP2009283759A (ja) * 2008-05-23 2009-12-03 Sharp Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101441402A (zh) * 2007-11-22 2009-05-27 上海华虹Nec电子有限公司 用于探测曝光机最佳焦点的方法
JP2009283759A (ja) * 2008-05-23 2009-12-03 Sharp Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN102386115A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
US10483081B2 (en) Self directed metrology and pattern classification
JP5065943B2 (ja) 製造プロセスモニタリングシステム
US8150140B2 (en) System and method for a semiconductor lithographic process control using statistical information in defect identification
US20080094639A1 (en) Waferless recipe optimization
CN106407490B (zh) 在芯片设计布局中发现未知问题图案的系统与方法
US8788981B2 (en) Method of OPC model building, information-processing apparatus, and method of determining process conditions of semiconductor device
JP2011142299A (ja) 設計主導型検査または測定
KR100878613B1 (ko) 노광방법
CN112106180B (zh) 基于设计的对准的性能监测
CN113168116B (zh) 用于确定影响半导体制造过程中的产率的根本原因的方法
CN102386115B (zh) 半导体制造工艺测试方法及装置
JP6900252B2 (ja) パターン検査装置の検査結果の度数分布形状に関する情報を活用する方法
JP6286544B2 (ja) パターン測定条件設定装置、及びパターン測定装置
JP5286337B2 (ja) 半導体製造装置の管理装置、及びコンピュータプログラム
US20110013824A1 (en) Inspection area setting method, inspection area setting apparatus, and computer program product
IL257205A (en) Self-directed metrology and example classification
JP2011054804A (ja) 半導体製造装置の管理方法およびシステム
WO2018191072A1 (en) System, method and computer program product for systematic and stochastic characterization of pattern defects identified from a fabricated component
CN110688736B (zh) Opc光学模型筛选方法及其筛选系统
CN112038248A (zh) 半导体缺陷扫描程式建立方法及其建立系统
KR19990074610A (ko) 반도체 웨이퍼의 오버레이 보정 방법
US20080126014A1 (en) Statistical method and automated system for detection of particulate matter on wafer processing chucks
KR20220025011A (ko) 오정렬의 측정 및 개선을 위한 관심 영역의 선택
US7205543B2 (en) Auto focusing apparatus and method
JP7390851B2 (ja) 欠陥分類装置、欠陥分類プログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171124

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd.

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.