CN112106180B - 基于设计的对准的性能监测 - Google Patents

基于设计的对准的性能监测 Download PDF

Info

Publication number
CN112106180B
CN112106180B CN201980030218.2A CN201980030218A CN112106180B CN 112106180 B CN112106180 B CN 112106180B CN 201980030218 A CN201980030218 A CN 201980030218A CN 112106180 B CN112106180 B CN 112106180B
Authority
CN
China
Prior art keywords
alignment
wafer
score
processor
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980030218.2A
Other languages
English (en)
Other versions
CN112106180A (zh
Inventor
B·布拉尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN112106180A publication Critical patent/CN112106180A/zh
Application granted granted Critical
Publication of CN112106180B publication Critical patent/CN112106180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7007—Alignment other than original with workpiece
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/93—Detection standards; Calibrating baseline adjustment, drift correction
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019—Calibration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Eye Examination Apparatus (AREA)
  • Polyamides (AREA)

Abstract

可通过定位每对准框架的至少一个对准验证位置来监测对准。所述对准验证位置是所述对准框架内的坐标。确定所述对准验证位置中的每一者与对准目标的最近例子之间的距离。可基于所述距离确定对准分数。所述对准分数可包含所述对准验证位置与所述对准目标之间的所述对准框架的数目。如果所述对准分数低于阈值，那么可执行对准设置。

Description

基于设计的对准的性能监测
相关申请案的交叉参考
本申请案主张2018年5月23日申请且让与第62/675,641号美国申请案的临时专利申请案的优先权，所述案的揭示内容特此以引用的方式并入。
技术领域
本发明涉及半导体晶片检验期间的对准。
背景技术
半导体制造业的发展对良率管理且尤其是计量及检验系统提出更高要求。临界尺寸不断缩小，但产业需要减少实现高良率、高价值生产的时间。最小化从检测到良率问题到解决所述问题的总时间决定了半导体制造商的投资回报率。
制造半导体装置(例如逻辑及存储器装置)通常包含使用大量制造过程处理半导体晶片以形成各种特征及多级半导体装置。例如，光刻是半导体制造过程，其涉及将图案从分划板转移到经布置于半导体晶片上的光致抗蚀剂。半导体制造过程的额外实例包含(但不限于)化学机械抛光(CMP)、蚀刻、沉积及离子植入。可在单个半导体晶片上的布置中制造多个半导体装置，所述半导体装置经分成个别半导体装置。
检验过程用于半导体制造期间的各个步骤中以检测晶片上的缺陷以促进制造过程的更高良率，且因此提高利润。检验一直是制造半导体装置(例如集成电路(IC))的重要部分。然而，随着半导体装置的尺寸减小，检验对于成功制造可接受半导体装置而言变得更加重要，因为更小缺陷可致使装置故障。例如，随着半导体装置的尺寸减小，检测尺寸减小的缺陷变得必要，因为即使相对较小缺陷也可在半导体装置中导致非所要像差。
在检验期间使用的某些缺陷识别算法需要附近的对准目标以找到缺陷。对准目标通常用于正确放置关照区域并执行缺陷检测，其灵敏度取决于关照区域。如果关照区域的放置稍有不同，那么在缺陷归因于关照区域的移位而处于较低灵敏度关照区域中时，缺陷检验可经受低灵敏度。
确定缺陷识别算法是否足够准确可能具挑战性。例如，图像上的对比度可能不足或设计对准目标可能不可用。由于检验系统在晶片之间切换，确定准确度也可能有问题，因为虽然两个晶片可具有相同设计，但在晶片上形成的特征或图像中的特征可在两个晶片之间不同。
此外，许多滋扰过滤技术依赖于截图图像与设计的准确对准。对准质量的轻微差异(例如，归因于晶片到晶片的变化或对准目标的密度不足)可致使偏移或缺失缺陷，而无准确度不足是根本原因的任何通知。然而，可能难以确定基于设计的对准是否不为一个晶片内或从晶片到晶片内缺陷密度变化的根本原因，其对于故障排除可能很重要。
当前使用两个度量。第一度量是基于缺陷的图案来设计对准(PDA)质量。计算所检测缺陷与最近对准位点之间的距离。如果距离小，那么对准分数高。如果距离大，那么对准分数低。然而，如果在给定晶片的某一区段上未检测到缺陷，那么不清楚是否不良对准是未检测到缺陷的原因。
另一度量是基于条带(swath)的PDA分数。如果每条带有一定数目个对准目标，那么条带得到通过分数。否则其得到失败分数。基于条带的PDA分数具有不提供细粒度信息的缺点。条带内的整个区可不接近任何对准目标并仍接收通过分数，反之亦然。可报告条带为失败对准，但所述条带内的某些区实际上具有足够对准位点且可正确检测缺陷。
因此，需要一种在半导体晶片检验期间确定对准的经改进技术。
发明内容
在第一实施例中提供一种系统。所述系统包含：光源，其将光束引导于晶片处；平台，其经配置以固持所述晶片；检测器，其接收从所述晶片反射的所述光束；及处理器，其与所述检测器电子通信。所述处理器经配置以在所述晶片的图像的每对准框架定位至少一个对准验证位置。所述对准验证位置是所述对准框架内的坐标。所述处理器经配置以确定所述对准验证位置中的每一者与对准目标的最近例子之间的距离。所述处理器还经配置以基于所述距离确定对准分数。所述对准分数包含所述对准验证位置与所述对准目标之间的所述对准框架的数目。
所述处理器可经配置以检验所述晶片及在所述对准分数高于阈值时报告缺陷。所述处理器还可经配置以在所述对准分数低于阈值时执行对准设置。
所述对准分数可经确定用于所述对准框架中的关照区域。
所述对准框架可为从5μm2到10μm2。
所述处理器可经配置以确定所述晶片的对准分数的图。
在第二实施例中提供一种方法。所述方法包括使用处理器在晶片的至少一个图像上的每对准框架定位至少一个对准验证位置。所述对准验证位置是所述对准框架内的坐标。使用所述处理器，确定所述对准验证位置中的每一者与对准目标的最近例子之间的距离。使用所述处理器，基于所述距离确定对准分数。所述对准分数包含所述对准验证位置与所述对准目标之间的所述对准框架的数目。
所述对准目标可为所述对准框架中的装置或图案。
所述方法可进一步包括检验所述晶片及在所述对准分数高于阈值时报告缺陷。所述方法还可进一步包括在所述对准分数低于阈值时执行对准设置。
所述对准分数可经确定用于所述对准框架中的关照区域。
所述对准框架可为从5μm2到10μm2。
所述方法可进一步包括使用所述处理器确定所述晶片的对准分数的图。
在第三实施例中提供一种非暂时性计算机可读存储媒体，其包括用于在一或多个计算装置上执行以下步骤的一或多个程序。所述步骤包含在晶片的至少一个图像上每对准框架定位至少一个对准验证位置。所述对准验证位置是所述对准框架内的坐标。确定所述对准验证位置中的每一者与对准目标的最近例子之间的距离。基于所述距离确定对准分数。所述对准分数包含所述对准验证位置与所述对准目标之间的所述对准框架的数目。
所述程序可检验所述晶片且在所述对准分数高于阈值时报告缺陷。如果所述对准分数低于阈值，那么所述程序也可执行对准设置。
所述对准分数可经确定用于所述对准框架中的关照区域。
所述对准框架可为从5μm2到10μm2。
所述程序可使用所述处理器确定所述晶片的对准分数的图。
附图说明
为更全面地理解本发明的本质及目的，应结合附图参考以下详细描述，其中：
图1是根据本发明的方法的实施例的流程图；
图2是示范性对准验证检查的图；
图3是使用本文中所揭示的实施例的示范性输出；
图4是展示各个群组的对准分数的示范性图表；及
图5是根据本发明的系统实施例的图。
具体实施方式
尽管将根据某些实施例描述所主张标的物，但包含不提供本文中所陈述的所有益处及特征的实施例的其它实施例也在本发明的范围内。可在不脱离本发明的范围的情况下进行各种结构、逻辑、处理步骤及电子改变。因此，仅通过参考随附权利要求书来界定本发明的范围。
本文中所揭示的实施例可监测基于设计的对准的性能。可针对每一晶片确定对准分数图。即使未检测到缺陷，也可确定对准分数。对准验证位置可用于提供更准确对准分数。还可确定关照区域群组相依对准分数。
为了具有足够相关位点来测量到最近对准目标的距离，可在晶片上方分布对准验证位置的栅格(例如，人工缺陷)。一个可行选择是每对准区段具有至少一个对准验证位置。例如，可每一128x128像素2定位一个对准验证位置。
可测量每一对准验证位置与下一个最近的“有效”对准目标之间的距离。如果距离小，那么将报告高对准分数。如果距离大，那么将报告小对准分数。此与PDA质量度量不同，因为在每一对准框架处而非仅在含有所检测缺陷的对准框架处测量每一对准验证位置与下一个最近“有效”对准目标之间的距离。
“有效”对准目标可意味着已将对准目标与在设置期间记录的对准目标进行比较，所述对准目标在相同晶片的不同区域上或在不同晶片上完成。如果存在晶片内变化或晶片到晶片变化且对准验证位置旁边的对准目标不能与设置对准目标匹配，那么对准目标将被报告为无效。在此情况下，将使用下一个最近对准目标等等。如果最近“有效”对准目标太远，那么失败分数可与人工缺陷有关。
图1是方法100的实施例的流程图。可使用处理器执行方法100的一些或所有步骤。
在101处，每对准框架定位至少一个对准验证位置。对准验证位置可为每一对准框架中的随机位置。因此，无需检测缺陷来验证对准准确度。对准框架可为从5μm2到10μm2(例如，200像素乘200像素)或其它尺寸。在例子中，每对准框架引入一个对准验证位置且跨晶片的所有对准框架监测其对准分数。
对准验证位置可为对准框架内的任何坐标。对准验证位置可为每一框架中的相同特征或为每一框架中的不同位置或特征。例如，对准验证位置可为框架的中心、框架内的另一位置或装置上的特征。
在102处，确定对准验证位置中的每一者与对准目标的最近例子之间的距离。可确定以例如像素或μm为单位的距离。还可确定对准目标及对准验证位置是否在相同对准框架中。
在例子中，此距离通过对准验证目标与具良好对准目标的对准框架之间的对准框架的数目测量。在另一例子中，所述距离以像素或纳米为单位测量。如果在相同对准框架内或在另一对准框架中存在良好对准目标，那么需要分析以像素或纳米为单位的测量。
对准目标是对准框架中的装置或图案。对准目标可为图像或装置的任何特征。例如，对准目标可为SRAM的边缘、计量单元或尺寸为几百纳米且可相对良好解析的特定逻辑结构。对准目标可为具良好界定边界的高对比度区。对准目标可缺少附近的重复特征，例如在0.5μm区域内。在晶片上界定的对准目标需要在对应设计文件中。
在103处，基于距离确定对准分数。所述对准分数可计算例如对准验证位置与对准目标之间有多少对准框架。结果可呈例如距离或对准分数图的形式。可进行是否存在良好对准目标的确定，其可为是/否决策。可排除所有不好的对准目标(例如，低对比度、重复等)。
在例子中，确定总对准分数。所述总对准分数是晶片上可以高对准准确度检验的区域的百分比。在另一例子中，确定具对准目标分数的晶片或裸片图。在又另一例子中，晶片或裸片图叠加有基于设计的关照区域。针对每一关照区域群组独立地回传对准分数。基于结果，某些关照区域可不视作可检验，因为其归因于低对准分数而被排除。
可在基于设计的关照分区图与基于晶片的对准目标图(例如，如果对准框架具有良好对准目标于其中那么含有晶片及信息的所有对准框架位置的图)之间执行叠加。接着，对准分数特定于关照区域且可告知用户具高对准分数的关照区域与特定关照区域的总数目之间的比率是何者。
所有对准验证位置的对准质量的测量可与规则扫描并行发生以具有通量有效的解决方案。在扫描完成之后，可使用规则检验结果报告所有对准结果。
即使无检测缺陷，也可监测晶片上每一区段的对准品质。例如，可执行评估以确定对准分数是否大于阈值。可基于半导体装置的类型来设置所述阈值。例如，逻辑、存储器、小关照区域或其它特征可影响阈值。
如果高工艺不允许准确对准，那么将回传低对准分数，告知用户归因于低分数而可能缺失缺陷，且归因于低对准分数，晶片处理决策可能是不可行。
如果对准分数大于阈值，那么在104处检验晶片且报告缺陷。
如果对准分数不大于阈值，那么在105处执行对准设置。接着可任选地重复方法100。在对准设置期间，可评估可用对准目标且可选择新的对准目标。在对准设置期间，对准框架可保持相同。在实例中，来自一个晶片的对准目标可不在第二晶片上工作，因为对准目标在所述第二晶片中太模糊。所述第二晶片上的新拐角或其它特征代替用作对准目标。
可针对对准框架中的关照区域确定对准分数。半导体装置的逻辑及存储器区段可具有不同准确度要求，因此可将关照区域用于这些不同区段。如果某些关照区域放置于晶片上不具有充分对准目标的位置处，那么可通知用户使用当前配方设置检验这些关照区域是不可行。在例子中，可确定对准框架中的关照区域的总对准分数及对准分数两者。
图2是示范性对准验证检查的图。图2的实例具有四个对准框架，但更多或更少对准框架是可行的。每一对准框架的中心中的X是对准验证位置150。对准目标151展示于对准框架的两者中。
下象限不具有任何对准目标151。因此，无法检测关照区域152内的缺陷，因为关照区域152小且需要太高的对准准确度来检验。小关照区域可指代单个像素关照区域，其可意味着30乘30nm2。此是需要子像素位置准确度的一个原因。在无子像素位置准确度的情况下，关照区域可容易地放置于目标像素旁边的像素上。在此情况下，较佳不具有关照区域，因为缺陷不会来自所关注区域。如果对准目标距离太远，那么关照区域可能会扩大，但此可导致更多滋扰事件，因为那些小关照区域可能小且在其附近可具有压倒性的噪声图案。
使用新的对准验证步骤，将通知用户此潜在问题且可执行校正动作(例如，进行对准重新训练，在设置期间改变对准目标的搜索条件等)。当执行对准重新训练时，可再次执行使演现设计图像与光学图像匹配的演现参数。那些演现参数可经调整到当前检验的晶片。因此，演现参数经调整到此特定晶片。另外，可搜索更多对准目标，因为存储容量可将在设置期间识别的对准目标的数目限制为最佳对准目标。那些存储对准目标在设置晶片上可能是最佳，但在检验晶片上则不是。
图3是使用本文中所揭示的实施例的示范性输出。在示范性晶片图中，具有高对准分数的区域以灰色展示且归因于晶片内变化，低对准分数以白色展示。如在示范性晶片图中所见，晶片的下边缘上的热点关照区域(CA)群组3可为不可检验的。
图4是展示各种群组的对准分数的示范性图表。基于关照区域的对准分数展示来自图3的热点关照区域群组3定位于不具有足够数目个对准目标的区域中。如果此关照区域对于监测良率且取决于良好对准是至关重要的，那么需要重新考虑配方设置用于改进或修改。
在另一实施例中，所述方法包含检查对准框架中是否存在针对每一对准框架的对准目标及所述目标针对每一对准框架是否仍“有效”(即，在晶片内或当晶片到晶片变化不使对准目标不可用时)。此可不确定对准验证位置中的每一者与对准目标的最近例子之间的距离或基于所述距离确定对准分数。
系统200的一个实施例展示于图5中。系统200包含基于光学的子系统201。一般来说，基于光学的子系统201经配置用于通过将光引导到样本202(或扫描光)且检测来自样本202的光来产生基于光学的输出用于样本202。在一个实施例中，样本202包含晶片。所述晶片可包含所属领域中已知的任何晶片。在另一实施例中，所述样本包含分划板。所述分划板可包含所属领域中已知的任何分划板。
在图5中所展示的系统200的实施例中，基于光学的子系统201包含经配置以将光引导到样本202的照明子系统。所述照明子系统包含至少一个光源。例如，如图5中所展示，所述照明子系统包含光源203。在一个实施例中，所述照明子系统经配置以以一或多个入射角将光引导到样本202，所述入射角可包含一或多个倾斜角及/或一或多个法线角。例如，如图5中所展示，来自光源203的光经引导通过光学元件204接着通过透镜205以倾斜入射角到样本202。所述倾斜入射角可包含任何合适倾斜入射角，其可取决于例如样本202的特性而变化。
基于光学的子系统201可经配置以在不同时间以不同入射角将光引导到样本202。例如，基于光学的子系统201可经配置以改变照明子系统的一或多个元件的一或多个特性，使得光可以与图5中所展示的入射角不同的入射角引导到样本202。在此一个实例中，基于光学的子系统201可经配置以移动光源203、光学元件204及透镜205，使得光以不同倾斜入射角或法向(或近法向)入射角引导到样本202。
在一些例子中，基于光学的子系统201可经配置以同时以一个以上入射角将光引导到样本202。例如，照明子系统可包含一个以上照明通道，其中所述照明通道中的一者可包含如图5中所展示的光源203、光学元件204及透镜205且所述照明通道中的另一者(未展示)可包含类似元件，其可不同地或相同地配置，或可包含至少一光源及可能一或多个其它组件，例如本文中进一步所描述的那些组件。如果此光与另一光同时被引导到样本，那么以不同入射角引导到样本202的光的一或多个特性(例如，波长、偏振等)可不同，使得由以不同入射角照射样本202所产生的光可在检测器处彼此区分。
在另一例子中，照明子系统可仅包含一个光源(例如，图5中所展示的光源203)，且来自光源的光可由照明子系统的一或多个光学元件(未展示)分成不同光学路径(例如，基于波长、偏振等)。接着可将不同光学路径中的每一者中的光引导到样本202。多个照明通道可经配置以同时或在不同时间(例如，当使用不同照明通道来循序照明标本时)将光引导到样本202。在另一例子中，相同照明通道可经配置以在不同时间将具不同特性的光引导到样本202。例如，在一些例子中，光学元件204可经配置为光谱滤波器且所述光谱滤波器的性质可以各种不同方式(例如，通过交换所述光谱滤波器)改变，使得不同波长的光可在不同时间引导到样本202。照明子系统可具有所属领域中已知的任何其它合适配置用于以不同或相同入射角循序或同时将具有不同或相同特性的光引导到样本202。
在一个实施例中，光源203可包含宽带等离子体(BBP)源。以此方式，由光源203产生并引导到样本202的光可包含宽带光。然而，光源可包含任何其它合适光源，例如激光器。所述激光器可包含所属领域中已知的任何合适激光器且可经配置以产生所属领域中已知的任何合适波长的光。另外，激光器可经配置以产生单色或近单色光。以此方式，激光器可为窄带激光器。光源203还可包含多色光源，其产生多个离散波长或波段的光。
来自光学元件204的光可由透镜205聚焦到样本202上。尽管透镜205在图5中展示为单个折射光学元件，但应理解，透镜205实际上可包含多个折射及/或反射光学元件，其组合将来自光学元件的光聚焦到样本。图5中所展示及本文中所描述的照明子系统可包含任何其它合适光学元件(未展示)。此类光学元件的实例包含(但不限于)偏振组件、光谱滤波器、空间滤波器、反射光学元件、变迹器、分光器(例如分光器213)、孔隙及类似物，其可包含所属领域中已知的任何此类合适光学元件。另外，基于光学的子系统201可经配置以基于用于产生基于光学的输出的照明类型来改变照明子系统的一或多个元件。
基于光学的子系统201还可包含经配置以致使光扫描样本202的扫描子系统。例如，基于光学的子系统201可包含在基于光学的输出产生期间样本202安置于其上的平台206。所述扫描子系统可包含任何合适机械及/或机器人组合件(其包含平台206)，其可经配置以移动样本202，使得光可扫描样本202。另外或替代地，基于光学的子系统201可经配置使得基于光学的子系统201的一或多个光学元件对样本202执行一些光扫描。可使光以任何合适方式(例如以蛇形路径或以螺旋路径)扫描样本202。
基于光学的子系统201进一步包含一或多个检测通道。所述一或多个检测通道中的至少一者包含检测器，所述检测器经配置以归因于由子系统照射样本202而检测来自样本202的光且响应于所检测的光产生输出。例如，图5中所展示的基于光学的子系统201包含：两个检测通道，一个由集光器207、元件208及检测器209形成且另一个由集光器210、元件211及检测器212形成。如图5中所展示，所述两个检测通道经配置以以不同收集角度收集且检测光。在一些例子中，检测通道两者经配置以检测散射光，且所述检测通道经配置以检测从样本202以不同角度散射的光。然而，所述检测通道中的一或多者可经配置以检测来自样本202的另一类型的光(例如，反射光)。
如图5中进一步所展示，检测通道两者经展示定位于纸平面内且照明子系统也经展示定位于纸平面内。因此，在此实施例中，检测通道两者定位于入射平面中(例如，居中)。然而，所述检测通道的一或多者可定位于入射平面外。例如，由集光器210、元件211及检测器212形成的检测通道可经配置以收集且检测从入射平面散射的光。因此，此检测通道通常可指称“侧”通道，且此侧通道可在基本上垂直于入射平面的平面中居中。
尽管图5展示包含两个检测通道的基于光学的子系统201的实施例，但基于光学的子系统201可包含不同数目个检测通道(例如，仅一个检测通道或两个或两个以上检测通道)。在此例子中，由集光器210、元件211及检测器212形成的检测通道可形成如上文所描述的一个侧通道，且基于光学的子系统201可包含形成为定位于入射平面的相对侧上的另一侧通道的额外检测通道(未展示)。因此，基于光学的子系统201可包含检测通道，所述检测通道包含集光器207、元件208及检测器209且在入射平面的中心且经配置以收集并检测法向于或接近法向于样本202表面的散射角的光。因此，此检测通道可通常指称“顶部”通道，且基于光学的子系统201还可包含如上文所描述配置的两个或两个以上侧通道。因而，基于光学的子系统201可包含至少三个通道(即，一个顶部通道及两个侧通道)，且所述至少三个通道中的每一者具有其自身集光器，其中的每一者经配置以收集不同于其它集光器中的每一者的散射角度的光。
如上文进一步所描述，包含于基于光学的子系统201中的检测通道中的每一者可经配置以检测散射光。因此，图5中所展示的基于光学的子系统201可经配置用于样本202的暗场(DF)输出产生。然而，基于光学的子系统201还可或替代地包含经配置用于样本202的明场(BF)输出产生的检测通道。换句话来说，基于光学的子系统201可包含至少一个检测通道，其经配置以检测从样本202光谱反射的光。因此，本文中所描述的基于光学的子系统201可经配置用于仅DF成像、仅BF成像或DF成像及BF成像两者。尽管所述集光器中的每一者在图5中经展示为单个折射光学元件，但应理解所述集光器中的每一者可包含一或多个折射光学裸片及/或一或多个反射光学元件。
一或多个检测通道可包含所属领域中已知的任何合适检测器。例如，所述检测器可包含光电倍增管(PMT)、电荷耦合装置(CCD)、时间延迟积分(TDI)相机及所属领域中已知的任何其它合适检测器。所述检测器还可包含非成像检测器或成像检测器。以此方式，如果所述检测器是非成像检测器，那么所述检测器中的每一者可经配置以检测散射光的某些特性(例如强度)，但无法经配置以检测此类特性作为成像平面内的位置的函数。因而，由包含于基于光学的子系统的检测通道中的每一者中的检测器中的每一者产生的输出可为信号或数据，但非图像信号或图像数据。在此类例子中，处理器(例如处理器214)可经配置以从检测器的非成像输出产生样本202的图像。然而，在其它例子中，检测器可经配置为成像检测器，其经配置以产生成像信号或图像数据。因此，基于光学的子系统可经配置以以多种方式产生本文中所描述的光学图像或其它基于光学的输出。
应注意，在本文中提供图5以大体上说明基于光学的子系统201的配置，其可包含于本文中所描述的系统实施例中或可产生由本文中所描述的系统实施例使用的基于光学的输出。可改变本文中所描述的基于光学的子系统201配置以优化基于光学的子系统201的性能，如通常在设计商业输出获取系统时执行。另外，本文中所描述的系统可使用现存系统来实施(例如，通过将本文中所描述的功能添加到现存系统)。对于一些此类系统，本文中所描述的方法可提供为系统的任选功能(例如，除系统的其它功能外)。替代地，本文中所描述的系统可设计为全新系统。
处理器214可以任何合适方式耦合到系统200的组件(例如，经由一或多个传输媒体，其可包含有线及/或无线传输媒体)，使得处理器214可接收输出。处理器214可经配置以使用所述输出执行多个功能。系统200可从处理器214接收指令或其它信息。处理器214及/或电子数据存储单元215任选地可与晶片检验工具、晶片计量工具或晶片检视工具(未说明)电子通信以接收额外信息或发送指令。例如，处理器214及/或电子数据存储单元215可与扫描电子显微镜(SEM)电子通信。
本文中所描述的处理器214、其它系统或其它子系统可为各种系统的部分，包含个人计算机系统、图像计算机、大型计算机系统、工作站、网络设备、因特网设备或其它装置。子系统或系统还可包含所属领域中已知的任何合适处理器，例如并行处理器。此外，子系统或系统可包含具高速处理及软件的平台，作为独立或网络工具。
处理器214及电子数据存储单元215可安置于系统200或另一装置中或为系统200的其它部分或另一装置。在实例中，处理器214及电子数据存储单元215可为独立控制单元的部分或在集中式质量控制单元中。可使用多个处理器214或电子数据存储单元215。
处理器214可实际上通过硬件、软件及固件的任何组合来实施。同样地，其在本文中所描述的功能可由一个单元执行，或分配于不同组件之间，所述组件中的每一者继而可通过硬件、软件及固件的任何组合实施。用于处理器214实施各种方法及功能的程序代码或指令可存储于可读存储媒体(例如电子数据存储单元215中的存储器或其它存储器)中。
如果系统200包含一个以上处理器214，那么不同子系统可彼此耦合，使得可在子系统之间发送图像、数据、信息、指令等。例如，一个子系统可通过任何合适传输媒体耦合到额外子系统，所述传输媒体可包含所属领域中已知的任何合适有线及/或无线传输媒体。此类子系统的两者或两者以上还可通过共享计算机可读存储媒体(未展示)有效地耦合。
处理器214可经配置以使用系统200的输出或其它输出来执行多个功能。例如，处理器214可经配置以将输出发送到电子数据存储单元215或另一存储媒体。处理器214可进一步如本文中所描述般配置。
处理器214可根据本文中所描述的实施例的任何者配置。处理器214还可经配置以使用系统200的输出或使用来自其它源的图像或数据来执行其它功能或额外步骤。
通过以下的一或多者来执行系统200的各种步骤、功能及/或操作及本文中所揭示的方法：电子电路、逻辑门、多路复用器、可编程逻辑装置、ASIC，模拟或数字控制器/开关、微控制器或计算系统。实现例如本文中所描述的那些方法的方法的程序指令可在载体媒体上传输或存储于载体媒体上。载体媒体可包含存储媒体，例如只读存储器、随机存取存储器、磁盘或光盘、非易失性存储器、固态存储器、磁带及类似物。载体媒体可包含传输媒体，例如电线、电缆或无线传输链路。例如，贯穿本发明描述的各个步骤可由单个处理器214或替代地，多个处理器214执行。此外，系统200的不同子系统可包含一或多个计算或逻辑系统。因此，上文描述不应解释为对本发明的限制，而是仅为说明。
在例子中，处理器214与系统200通信。处理器214经配置以晶片的图像的每对准框架定位至少一个对准验证位置。对准验证位置系对准框架内的坐标。处理器214经配置以确定对准验证位置中的每一者与对准目标的最近例子之间的距离。处理器214还经配置以基于所述距离确定对准分数。所述对准分数包含所述对准验证位置与所述对准目标之间的所述对准框架的数目。
额外实施例涉及一种非暂时性计算机可读媒体，其存储可在控制器上执行以执行用于监测对准的计算机实施方法的程序指令，如本文中所揭示。特定来说，如图5中所展示，电子数据存储单元215或其它存储媒体可含有非暂时性计算机可读媒体，其包含可在处理器214上执行的程序指令。所述计算机实施方法可包含本文中所描述的任何方法的任何步骤，包含方法100。
可以各种方式中的任一者实施所述程序指令，其包含(尤其)基于程序的技术、基于组件的技术及/或面向对象技术。例如，可根据需要使用ActiveX控件、C++对象、JavaBeans、微软基础类别(MFC)、串流SIMD扩展(SSE)或其它技术或方法实施所述程序指令。
可如本文中所描述执行所述方法的所述步骤中的每一者。所述方法还可包含可由本文中所描述的处理器及/或计算机子系统或系统执行的任何其它步骤。所述步骤可由可根据本文中所描述的实施例的任何者配置的一或多个计算机系统执行。另外，上文所描述的方法可由本文中所描述的系统实施例中的任何者执行。
尽管已关于一或多个特定实施例描述本发明，但应理解，可在不脱离本发明的范围的情况下进行本发明的其它实施例。因此，本发明被视作仅受随附权利要求书及其合理解译限制。

Claims (19)

1.一种检验系统，其包括：
光源，其将光束引导于晶片处；
平台，其经配置以固持所述晶片；
检测器，其接收从所述晶片反射的所述光束；及
处理器，其与所述检测器电子通信，其中所述处理器经配置以：
在所述晶片的图像的每对准框架定位至少一个对准验证位置，其中所述对准验证位置是所述对准框架内的坐标；
确定所述对准验证位置中的每一者与对准目标的最近例子之间的距离；及
基于所述距离确定对准分数，其中所述对准分数包含所述对准验证位置与所述对准目标之间的所述对准框架的数目。
2.根据权利要求1所述的检验系统，其中所述处理器经配置以检验所述晶片且在所述对准分数高于阈值时报告缺陷。
3.根据权利要求1所述的检验系统，其中所述处理器经配置以在所述对准分数低于阈值时执行对准设置。
4.根据权利要求1所述的检验系统，其中所述对准分数经确定用于所述对准框架中的关照区域。
5.根据权利要求1所述的检验系统，其中所述对准框架是从5μm2到10μm2。
6.根据权利要求1所述的检验系统，其中所述处理器经配置以确定所述晶片的对准分数的图。
7.一种检验方法，其包括：
使用处理器在晶片的至少一个图像上的每对准框架定位至少一个对准验证位置，其中所述对准验证位置是所述对准框架内的坐标；
使用所述处理器，确定所述对准验证位置中的每一者与对准目标的最近例子之间的距离；及
使用所述处理器，基于所述距离确定对准分数，其中所述对准分数包含所述对准验证位置与所述对准目标之间的所述对准框架的数目。
8.根据权利要求7所述的检验方法，其中所述对准目标是所述对准框架中的装置或图案。
9.根据权利要求7所述的检验方法，其进一步包括检验所述晶片及在所述对准分数高于阈值时报告缺陷。
10.根据权利要求7所述的检验方法，其进一步包括在所述对准分数低于阈值时执行对准设置。
11.根据权利要求7所述的检验方法，其中所述对准分数经确定用于所述对准框架中的关照区域。
12.根据权利要求7所述的检验方法，其中所述对准框架是从5μm2到10μm2。
13.根据权利要求7所述的检验方法，其进一步包括使用所述处理器确定所述晶片的对准分数的图。
14.一种非暂时性计算机可读存储媒体，其包括用于在一或多个计算装置上执行以下步骤的一或多个程序：
在晶片的至少一个图像上每对准框架定位至少一个对准验证位置，其中所述对准验证位置是所述对准框架内的坐标；
确定所述对准验证位置中的每一者与对准目标的最近例子之间的距离；及
基于所述距离确定对准分数，其中所述对准分数包含所述对准验证位置与所述对准目标之间的所述对准框架的数目。
15.根据权利要求14所述的非暂时性计算机可读存储媒体，其中所述程序进一步检验所述晶片且在所述对准分数高于阈值时报告缺陷。
16.根据权利要求14所述的非暂时性计算机可读存储媒体，其中如果所述对准分数低于阈值，那么所述程序进一步执行对准设置。
17.根据权利要求14所述的非暂时性计算机可读存储媒体，其中所述对准分数经确定用于所述对准框架中的关照区域。
18.根据权利要求14所述的非暂时性计算机可读存储媒体，其中所述对准框架是从5μm2到10μm2。
19.根据权利要求14所述的非暂时性计算机可读存储媒体，其中所述程序进一步使用处理器确定所述晶片的对准分数的图。
CN201980030218.2A 2018-05-23 2019-05-21 基于设计的对准的性能监测 Active CN112106180B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862675641P 2018-05-23 2018-05-23
US62/675,641 2018-05-23
US16/400,756 US10698325B2 (en) 2018-05-23 2019-05-01 Performance monitoring of design-based alignment
US16/400,756 2019-05-01
PCT/US2019/033197 WO2019226579A1 (en) 2018-05-23 2019-05-21 Performance monitoring of design-based alignment

Publications (2)

Publication Number Publication Date
CN112106180A CN112106180A (zh) 2020-12-18
CN112106180B true CN112106180B (zh) 2021-12-24

Family

ID=68614564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980030218.2A Active CN112106180B (zh) 2018-05-23 2019-05-21 基于设计的对准的性能监测

Country Status (5)

Country Link
US (1) US10698325B2 (zh)
KR (1) KR102438828B1 (zh)
CN (1) CN112106180B (zh)
TW (1) TWI778264B (zh)
WO (1) WO2019226579A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112955926A (zh) * 2018-10-23 2021-06-11 Asml荷兰有限公司 用于自适应对准的方法和装置
JP7278138B2 (ja) * 2019-04-18 2023-05-19 キヤノン株式会社 基板処理装置、物品製造方法、基板処理方法、基板処理システム、管理装置、およびプログラム
US11120546B2 (en) 2019-09-24 2021-09-14 Kla Corporation Unsupervised learning-based reference selection for enhanced defect inspection sensitivity
US11580650B2 (en) 2019-10-01 2023-02-14 KLA Corp. Multi-imaging mode image alignment
US11328435B2 (en) 2020-06-08 2022-05-10 KLA Corp. Image alignment setup for specimens with intra- and inter-specimen variations using unsupervised learning and adaptive database generation methods
JP7461240B2 (ja) 2020-07-22 2024-04-03 株式会社Ｓｃｒｅｅｎホールディングス 位置検出装置、描画システムおよび位置検出方法
US11983865B2 (en) 2021-05-05 2024-05-14 KLA Corp. Deep generative model-based alignment for semiconductor applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101379605A (zh) * 2006-02-10 2009-03-04 Nxp股份有限公司 具有包括对准光学装置和目标的设备的光学仪器的半导体加工系统
CN102034736A (zh) * 2009-09-27 2011-04-27 中芯国际集成电路制造(上海)有限公司 接触孔的光刻方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882745B2 (en) * 2002-12-19 2005-04-19 Freescale Semiconductor, Inc. Method and apparatus for translating detected wafer defect coordinates to reticle coordinates using CAD data
JP2008041940A (ja) * 2006-08-07 2008-02-21 Hitachi High-Technologies Corp Ｓｅｍ式レビュー装置並びにｓｅｍ式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法
DE102007010225B4 (de) * 2007-02-28 2018-08-23 Vistec Semiconductor Systems Gmbh Verfahren zur Aufnahme von hochauflösenden Bildern von Defekten auf der Oberseite des Waferrandes
JP5255319B2 (ja) 2007-04-26 2013-08-07 株式会社日立ハイテクノロジーズ 欠陥観察装置、および欠陥観察方法
KR101305948B1 (ko) 2007-12-10 2013-09-12 삼성전자주식회사 기판 정렬 방법 및 이를 수행하기 위한 장치
CN101996398B (zh) 2009-08-12 2012-07-04 睿励科学仪器（上海）有限公司 用于晶圆对准的图像匹配方法及设备
US9401016B2 (en) 2014-05-12 2016-07-26 Kla-Tencor Corp. Using high resolution full die image data for inspection
DE102014209455B4 (de) * 2014-05-19 2017-09-14 Carl Zeiss Smt Gmbh Verfahren zur Vermessung einer Lithographiemaske oder eines Masken-Blanks
US10712289B2 (en) * 2014-07-29 2020-07-14 Kla-Tencor Corp. Inspection for multiple process steps in a single inspection process
US9727047B2 (en) * 2014-10-14 2017-08-08 Kla-Tencor Corp. Defect detection using structural information
US10062543B2 (en) 2015-06-23 2018-08-28 Kla-Tencor Corp. Determining multi-patterning step overlay error
WO2017027748A1 (en) * 2015-08-12 2017-02-16 Kla-Tencor Corporation Determining a position of a defect in an electron beam image
US10338002B1 (en) * 2016-02-01 2019-07-02 Kla-Tencor Corporation Methods and systems for selecting recipe for defect inspection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101379605A (zh) * 2006-02-10 2009-03-04 Nxp股份有限公司 具有包括对准光学装置和目标的设备的光学仪器的半导体加工系统
CN102034736A (zh) * 2009-09-27 2011-04-27 中芯国际集成电路制造(上海)有限公司 接触孔的光刻方法

Also Published As

Publication number Publication date
WO2019226579A1 (en) 2019-11-28
TWI778264B (zh) 2022-09-21
US20190361363A1 (en) 2019-11-28
KR102438828B1 (ko) 2022-08-31
KR20210000728A (ko) 2021-01-05
TW202004939A (zh) 2020-01-16
US10698325B2 (en) 2020-06-30
CN112106180A (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
CN112106180B (zh) 基于设计的对准的性能监测
KR20170086539A (ko) 프로세스 윈도우 특성묘사를 위한 가상 검사 시스템
CN111819596B (zh) 组合模拟及光学显微术以确定检验模式的方法和系统
CN112997069B (zh) 基于图像帧的算法选择器
KR102514136B1 (ko) 반도체 웨이퍼의 리피터 결함 포착
US11783470B2 (en) Design-assisted inspection for DRAM and 3D NAND devices
CN114667596B (zh) 基于噪声特性而对次关注区域进行聚类
KR20220041126A (ko) 광학 검사를 이용한 프로세스 모니터링 방법
US20230122514A1 (en) Laser Anneal Pattern Suppression
US20210398261A1 (en) Design-to-wafer image correlation by combining information from multiple collection channels
TW202301191A (zh) 用於導出及改善成像條件之影像對比度量

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant