KR102438828B1 - 설계 기반의 정렬의 성능 모니터링 - Google Patents

설계 기반의 정렬의 성능 모니터링 Download PDF

Info

Publication number
KR102438828B1
KR102438828B1 KR1020207036768A KR20207036768A KR102438828B1 KR 102438828 B1 KR102438828 B1 KR 102438828B1 KR 1020207036768 A KR1020207036768 A KR 1020207036768A KR 20207036768 A KR20207036768 A KR 20207036768A KR 102438828 B1 KR102438828 B1 KR 102438828B1
Authority
KR
South Korea
Prior art keywords
alignment
wafer
score
frame
processor
Prior art date
Application number
KR1020207036768A
Other languages
English (en)
Other versions
KR20210000728A (ko
Inventor
뵈른 브라우어
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20210000728A publication Critical patent/KR20210000728A/ko
Application granted granted Critical
Publication of KR102438828B1 publication Critical patent/KR102438828B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/93—Detection standards; Calibrating baseline adjustment, drift correction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7007—Alignment other than original with workpiece
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019—Calibration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Eye Examination Apparatus (AREA)
  • Polyamides (AREA)

Abstract

정렬 프레임마다 적어도 하나의 정렬 검증 위치를 배치하는 것에 의해 정렬이 모니터링될 수 있다. 정렬 검증 위치는 정렬 프레임 내에서의 좌표이다. 정렬 검증 위치의 각각과 정렬 타겟의 가장 가까운 인스턴스 사이의 거리가 결정된다. 거리에 기초하여 정렬 점수를 결정될 수 있다. 정렬 점수는 정렬 검증 위치와 정렬 타겟 사이의 정렬 프레임의 수를 포함할 수 있다. 정렬 점수가 임계치 미만인 경우, 그러면, 정렬 셋업이 수행될 수 있다.

Description

설계 기반의 정렬의 성능 모니터링
관련 출원에 대한 교차 참조
본 출원은 2018년 5월 23일자로 출원되고 미국 출원 번호 제62/675,641호를 할당받은 미국 특허 가출원에 대한 우선권을 주장하는데, 이 가출원의 개시는 참조에 의해 본원에 통합된다.
개시의 분야
본 개시는 반도체 웨이퍼 검사 동안의 정렬에 관한 것이다.
반도체 제조 산업의 진화는, 수율 관리에 대해, 특히, 계측(metrology) 및 검사 시스템에 대해 더 큰 요구를 하고 있다. 임계 치수(critical dimension)는 계속 축소되고 있지만, 그러나, 업계는 고수익, 고가치 생산을 달성하기 위한 시간을 감소시킬 필요가 있다. 수율 문제점을 검출하는 것에서부터 그것을 해결까지의 총 시간을 최소화하는 것은, 반도체 제조자의 투자 수익률(return-on-investment)을 결정한다.
로직 및 메모리 디바이스와 같은 반도체 디바이스의 제조는, 통상적으로, 다양한 피쳐 및 다수의 레벨의 반도체 디바이스를 형성하기 위한 아주 많은 수의 반도체 제조 프로세스를 사용하여 반도체 웨이퍼를 프로세싱하는 것을 포함한다. 예를 들면, 리소그래피는, 레티클로부터의 패턴을 반도체 웨이퍼 상에 배열되는 포토레지스트로 전사하는 것을 수반하는 반도체 제조 프로세스이다. 반도체 제조 프로세스의 추가적인 예는, 화학적 기계적 연마(chemical-mechanical polishing; CMP), 에칭, 퇴적(deposition), 및 이온 주입을 포함하지만, 그러나 이들로 제한되지는 않는다. 개개의 반도체 디바이스로 분리될 수도 있는 다수의 반도체 디바이스는, 단일의 반도체 웨이퍼 상의 한 배열(arrangement)에서 제조될 수도 있다.
웨이퍼 상의 결함을 검출하여 제조 프로세스에서 더 높은 수율을, 따라서, 더 높은 이익을 촉진시키기 위해, 반도체 제조 동안 다양한 단계에서 검사 프로세스가 사용된다. 검사는, 항상, 집적 회로(integrated circuit; IC)와 같은 반도체 디바이스를 제조하는 중요한 부분이었다. 그러나, 반도체 디바이스의 치수가 감소함에 따라, 조건에 맞는 반도체 디바이스의 성공적인 제조에 대해 검사는 더욱 중요하게 되었는데, 그 이유는 더 작은 결함이 디바이스의 고장을 야기할 수 있기 때문이다. 예를 들면, 반도체 디바이스의 치수가 감소함에 따라, 심지어 상대적으로 작은 결함이 반도체 디바이스에서 원치 않는 이상(aberration)을 야기할 수도 있기 때문에, 감소하는 사이즈의 결함의 검출이 필요하게 되었다.
검사 동안 사용되는 소정의 결함 식별 알고리즘은 결함을 찾기 위해 근처에 정렬 타겟을 필요로 한다. 정렬 타겟은, 통상적으로, 관리 영역을 올바르게 배치하고 관리 영역에 의존하는 감도를 가지고 결함 검출을 수행하기 위해 사용된다. 관리 영역이 약간 상이하게 배치되는 경우, 그러면, 결함이 관리 영역에서의 시프트에 기인하여 더 낮은 감도 관리 영역에 있었다면 결함 검사는 더 낮은 감도로부터 문제를 겪을 수도 있다.
결함 식별 알고리즘이 충분히 정확할 수 있는지의 여부를 결정하는 것은 어려울 수도 있다. 예를 들면, 이미지의 대비(contrast)가 충분하지 않을 수도 있거나 또는 설계 정렬 타겟이 사용 가능하지 않을 수도 있다. 두 개의 웨이퍼가 동일한 설계를 가질 수도 있지만, 웨이퍼 상에서 형성되는 피쳐 또는 이미지 내의 피쳐가 두 개의 웨이퍼 사이에서 상이할 수도 있기 때문에, 검사 시스템이 웨이퍼 사이에서 스위칭할 때 정확도를 결정하는 것도 또한 문제가 될 수 있다.
더구나, 많은 방해물 필터링 기술(nuisance filtering technique)은 설계에 대한 패치 이미지(patch image)의 정확한 정렬에 의존한다. (예를 들면, 웨이퍼마다의 변동(wafer-to-wafer variation) 또는 정렬 타겟의 불충분한 밀도에 기인하는) 정렬 품질에서의 약간의 차이는, 불충분한 정렬 정확도가 근본 원인이다는 어떠한 통지도 없이 편위 또는 결함 누락(missed defect) 중 어느 하나를 야기할 수 있다. 그러나, 설계 기반의 정렬이 한 웨이퍼 내에서의 또는 웨이퍼마다의 결함 밀도 변동의 근본 원인이 아닌지를 결정하는 것은 어려울 수 있는데, 이것은 문제 해결에 중요할 수도 있다.
현재 두 개의 메트릭(metric)이 사용된다. 제1 메트릭은 결함 기반의 패턴 대 설계 정렬(pattern to design alignment; PDA) 품질이다. 검출된 결함과 가장 가까운 정렬 사이트(site) 사이의 거리가 계산된다. 거리가 작은 경우, 정렬 점수는 높다. 거리가 큰 경우, 정렬 점수는 낮다. 그러나, 주어진 웨이퍼의 소정의 섹션 상에서 어떠한 결함도 검출되지 않으면, 정렬 불량이 결함을 검출하지 못하는 것에 대한 이유인지의 여부는 알려지지 않는다.
다른 메트릭은 스와스 기반(swath-based)의 PDA 점수이다. 스와스마다 소정 수의 정렬 타겟이 있는 경우, 스와스는 합격 점수(passing score)를 얻는다. 그렇지 않으면, 그것은 실패 점수(failing score)를 얻는다. 스와스 기반의 PDA 점수는 세분화된 정보를 제공하지 않는다는 것의 단점을 갖는다. 스와스 내의 전체 영역은 어떠한 정렬 타겟에도 가깝지 않을 수도 있고 여전히 합격 점수를 받을 수도 있다. 그 반대도 또한 참이다. 스와스가 정렬 실패로 보고될 수 있지만, 그러나 그 스와스 내의 소정의 영역은 실제로 충분한 정렬 사이트를 가지며 결함이 올바르게 검출될 수 있다.
따라서, 반도체 웨이퍼 검사 동안 정렬을 결정하기 위한 향상된 기술이 필요로 된다.
시스템이 제1 실시형태에서 제공된다. 시스템은, 웨이퍼에 광 빔을 지향시키는 광원, 웨이퍼를 유지하도록 구성되는 스테이지, 웨이퍼에서 반사되는 광 빔을 수신하는 검출기, 및 검출기와 전자 통신하는 프로세서를 포함한다. 프로세서는 웨이퍼 이미지의 정렬 프레임마다 적어도 하나의 정렬 검증 위치를 배치하도록 구성된다. 정렬 검증 위치는 정렬 프레임 내에서의 좌표이다. 프로세서는 정렬 검증 위치의 각각과 정렬 타겟의 가장 가까운 인스턴스 사이의 거리를 결정하도록 구성된다. 프로세서는 또한, 거리에 기초하여 정렬 점수를 결정하도록 구성된다. 정렬 점수는 정렬 검증 위치와 정렬 타겟 사이의 정렬 프레임의 수를 포함한다.
프로세서는 웨이퍼를 검사하도록 그리고 정렬 점수가 임계치를 초과하는 경우 결함을 보고하도록 구성될 수 있다. 프로세서는 정렬 점수가 임계치 미만인 경우 정렬 셋업(alignment setup)을 수행하도록 또한 구성될 수 있다.
정렬 점수는 정렬 프레임 내의 관리 영역에 대해 결정될 수 있다.
정렬 프레임은 5 ㎛2에서부터 10 ㎛2까지일 수도 있다.
프로세서는 웨이퍼에 대한 정렬 점수의 맵을 결정하도록 구성될 수 있다.
방법이 제2 실시형태에서 제공된다. 방법은, 프로세서를 사용하여, 웨이퍼의 적어도 하나의 이미지 상의 정렬 프레임마다 적어도 하나의 정렬 검증 위치를 배치하는 것을 포함한다. 정렬 검증 위치는 정렬 프레임 내에서의 좌표이다. 프로세서를 사용하여, 정렬 검증 위치의 각각과 정렬 타겟의 가장 가까운 인스턴스 사이의 거리가 결정된다. 프로세서를 사용하여, 거리에 기초하여 정렬 점수가 결정된다. 정렬 점수는 정렬 검증 위치와 정렬 타겟 사이의 정렬 프레임의 수를 포함한다.
정렬 타겟은 정렬 프레임 내의 디바이스 또는 패턴일 수 있다.
방법은, 웨이퍼를 검사하는 것 및 정렬 점수가 임계치를 초과하는 경우 결함을 보고하는 것을 더 포함할 수 있다. 방법은 또한 정렬 점수가 임계치 미만인 경우 정렬 셋업을 수행하는 것을 더 포함할 수 있다.
정렬 점수는 정렬 프레임 내의 관리 영역에 대해 결정될 수 있다.
정렬 프레임은 5 ㎛2에서부터 10 ㎛2까지일 수도 있다.
방법은 프로세서를 사용하여 웨이퍼에 대한 정렬 점수의 맵을 결정하는 것을 더 포함할 수 있다.
하나 이상의 컴퓨팅 디바이스 상에서 다음의 단계를 실행하기 위한 하나 이상의 프로그램을 포함하는 비일시적 컴퓨터 판독 가능 저장 매체가 제3 실시형태에서 제공된다. 단계는 웨이퍼의 적어도 하나의 이미지 상의 정렬 프레임마다 적어도 하나의 정렬 검증 위치를 배치하는 것을 포함한다. 정렬 검증 위치는 정렬 프레임 내에서의 좌표이다. 정렬 검증 위치의 각각과 정렬 타겟의 가장 가까운 인스턴스 사이의 거리가 결정된다. 정렬 점수는 거리에 기초하여 결정된다. 정렬 점수는 정렬 검증 위치와 정렬 타겟 사이의 정렬 프레임의 수를 포함한다.
프로그램은 웨이퍼를 검사할 수 있고 정렬 점수가 임계치를 초과하는 경우 결함을 보고할 수 있다. 프로그램은 또한 정렬 점수가 임계치 미만인 경우 정렬 셋업을 수행할 수 있다.
정렬 점수는 정렬 프레임 내의 관리 영역에 대해 결정될 수 있다.
정렬 프레임은 5 ㎛2에서부터 10 ㎛2까지일 수도 있다.
프로그램은 프로세서를 사용하여 웨이퍼에 대한 정렬 점수의 맵을 결정할 수 있다.
본 개시의 본질 및 목적의 더 완전한 이해를 위해, 첨부 도면과 연계하여 취해지는 다음의 상세한 설명에 대한 참조가 이루어져야 하는데, 첨부의 도면에서:
도 1은 본 개시에 따른 방법의 실시형태의 플로우차트이다;
도 2는 예시적인 정렬 검증 체크의 다이어그램이다;
도 3은 본원에서 개시되는 실시형태를 사용하는 예시적인 출력이다;
도 4는 다양한 그룹에 대한 정렬 점수를 보여주는 예시적인 차트이다; 그리고
도 5는 본 개시에 따른 시스템 실시형태의 다이어그램이다.
청구된 주제가 소정의 실시형태의 관점에서 설명될 것이지만, 본원에서 기술되는 이점 및 피쳐의 모두를 제공하지는 않는 실시형태를 비롯한 다른 실시형태도 또한 본 개시의 범위 내에 있다. 본 개시의 범위를 벗어나지 않으면서 다양한 구조적, 논리적, 프로세스 단계의, 그리고 전자적 변경이 이루어질 수도 있다. 따라서, 본 개시의 범위는 첨부된 청구범위를 참조하는 것에 의해서만 정의된다.
본원에서 개시되는 실시형태는 설계 기반의 정렬의 성능을 모니터링할 수 있다. 모든 웨이퍼에 대해 정렬 점수 맵이 결정될 수 있다. 정렬 점수는, 심지어 어떠한 결함도 검출되지 않은 경우에도 결정될 수 있다. 더욱 정확한 정렬 점수를 제공하기 위해 정렬 검증 위치가 사용될 수 있다. 관리 영역 그룹 종속적인 정렬 점수가 또한 결정될 수 있다.
가장 가까운 정렬 타겟까지의 거리를 측정하기에 충분한 관련 사이트를 가지기 위해, 정렬 검증 위치(예를 들면, 인공 결함(artificial defect))의 그리드가 웨이퍼 위에 분포될 수 있다. 한 가지 가능한 옵션은 정렬 섹션마다 적어도 하나의 정렬 검증 위치를 갖는 것이다. 예를 들면, 128 픽셀 ×128 픽셀마다 하나의 정렬 검증 위치가 배치될 수 있다.
각각의 정렬 검증 위치와 다음으로 가장 가까운 "유효한" 정렬 타겟 사이의 거리가 측정될 수 있다. 거리가 작은 경우, 그러면 높은 정렬 점수가 보고될 것이다. 거리가 큰 경우, 작은 정렬 점수가 보고될 것이다. 이것은, 각각의 정렬 검증 위치와 다음으로 가장 가까운 "유효한" 정렬 타겟 사이의 거리가, 검출된 결함을 포함하는 정렬 프레임에서만 측정되는 대신, 모든 정렬 프레임에서 측정되기 때문에, PDA 품질 메트릭과는 상이하다.
"유효한" 정렬 타겟은, 정렬 타겟이, 동일한 웨이퍼의 상이한 영역에 대해 또는 상이한 웨이퍼에 대해 수행된 셋업 동안 기록되는 정렬 타겟에 비교되었다는 것을 의미할 수 있다. 웨이퍼 내 변동 또는 웨이퍼마다의 변동이 있고 정렬 검증 위치 옆의 정렬 타겟이 셋업 정렬 타겟과 매치할 수 없는 경우, 정렬 타겟은 무효한 것으로 보고될 것이다. 이 경우, 다음으로 가장 가까운 정렬 타겟이 사용될 것이고 계속 그런 식일 것이다. 가장 가까운 "유효한" 정렬 타겟이 너무 멀리 떨어져 있는 경우, 실패 점수가 인공 결함과 관련될 수 있다.
도 1은 방법(100)의 실시형태의 플로우차트이다. 방법(100)의 일부 또는 모든 단계는 프로세서를 사용하여 수행될 수 있다.
101에서, 적어도 하나의 정렬 검증 위치가 정렬 프레임마다 배치된다. 정렬 검증 위치는 각각의 정렬 프레임 내의 임의의 위치일 수도 있다. 따라서, 정렬 정확도의 유효성을 확인하기 위해 어떠한 결함도 검출될 필요는 없다. 정렬 프레임은 5 ㎛2에서부터 10 ㎛2까지일 수도 있거나(예를 들면, 200 픽셀×200 픽셀) 또는 다른 사이즈일 수도 있다. 한 경우에, 정렬 프레임마다 하나의 정렬 검증 위치가 도입되고, 그것의 정렬 점수가 웨이퍼에 대한 모든 정렬 프레임에 걸쳐 모니터링된다.
정렬 검증 위치는 정렬 프레임 내의 임의의 좌표일 수 있다. 정렬 검증 위치는 각각의 프레임 내의 동일한 피쳐일 수 있거나 또는 각각의 프레임 내의 상이한 위치 또는 피쳐에 있을 수 있다. 예를 들면, 정렬 검증 위치는 프레임의 중심, 프레임 내의 다른 위치, 또는 디바이스 상의 피쳐일 수도 있다.
102에서, 정렬 검증 위치의 각각과 정렬 타겟의 가장 가까운 인스턴스 사이의 거리가 결정된다. 예를 들면, 픽셀 또는 mm 단위의 거리가 결정될 수 있다. 정렬 타겟 및 정렬 검증 위치가 같은 정렬 프레임 내에 있는지의 여부가 또한 결정될 수 있다.
한 경우에, 이 거리는 양호한 정렬 타겟을 갖는 정렬 프레임과 정렬 검증 타겟과 사이의 정렬 프레임의 수에 의해 측정된다. 다른 경우에서, 거리는 픽셀 또는 나노미터 단위로 측정된다. 동일한 정렬 프레임 내에 또는 다른 정렬 프레임 내에 양호한 정렬 타겟이 있는 경우, 픽셀 또는 나노미터 단위로 측정하는 것은 분석을 필요로 할 수도 있다.
정렬 타겟은 정렬 프레임 내의 디바이스 또는 패턴이다. 정렬 타겟은 이미지 또는 디바이스의 임의의 피쳐일 수도 있다. 예를 들면, 정렬 타겟은 SRAM의 에지, 계측 셀, 또는 사이즈가 수 백 nm이며 상대적으로 잘 결정될 수 있는 특정한 로직 구조체일 수도 있다. 정렬 타겟은 잘 정의된 경계를 갖는 고 대비 영역(high contrast region)일 수도 있다. 정렬 타겟은 0.5 ㎛ 영역 이내와 같은 근처에서 반복된 피쳐가 없을 수도 있다. 웨이퍼 상에서 정의되는 정렬 타겟은 대응하는 설계 파일 내에 있는 것을 필요로 할 수도 있다.
103에서, 정렬 점수는 거리에 기초하여 결정된다. 정렬 점수는, 예를 들면, 정렬 검증 위치와 정렬 타겟 사이에 얼마나 많은 정렬 프레임이 있는지를 계산할 수도 있다. 결과는, 예를 들면, 거리 또는 정렬 점수 맵의 형태일 수 있다. 양호한 정렬 타겟이 있는지 또는 없는지의 결정이 이루어질 수 있는데, 이것은 예/아니오 결정일 수도 있다. 양호하지 않은(예를 들면, 낮은 대비, 반복, 등등) 모든 정렬 타겟은 드랍될 수도 있다.
한 경우에, 전체 정렬 점수가 결정된다. 전체 정렬 점수는, 높은 정렬 정확도를 가지고 검사될 수 있는 웨이퍼 상의 영역의 백분율이다. 다른 예에서, 정렬 타겟 점수를 갖는 웨이퍼 또는 다이 맵이 결정된다. 또 다른 예에서, 웨이퍼 또는 다이 맵은 설계 기반의 관리 영역으로 오버레이된다. 정렬 점수는 모든 관리 영역 그룹에 대해 독립적으로 반환된다. 결과에 기초하여, 소정의 관리 영역은, 그들이 낮은 정렬 점수에 기인하여 배제되기 때문에, 검사 가능한 것으로 간주되지 않을 수도 있다.
오버레이는 설계 기반인 관리 영역 맵과 웨이퍼 기반의 정렬 타겟 맵(예를 들면, 웨이퍼의 모든 정렬 프레임 위치 및 정렬 프레임이 그 안에서 양호한 정렬 타겟을 갖는지의 정보를 포함하는 맵) 사이에서 수행될 수도 있다. 그러면, 정렬 점수는 관리 영역에 고유하고, 특정한 관리 영역의 총 수와 비교하여 높은 정렬 점수를 갖는 관리 영역 사이의 비율이 무엇인지를 유저에게 통지할 수 있다.
모든 정렬 검증 위치의 정렬 품질의 측정은, 스루풋 효율적인 솔루션을 갖기 위해, 정규 스캔과 병렬로 발생할 수 있다. 스캔이 완료되면, 모든 정렬 결과는 정규 검사 결과와 함께 보고될 수 있다.
심지어 결함을 검출하지 않고도 웨이퍼 상의 모든 섹션에 대한 정렬 품질이 모니터링될 수 있다. 예를 들면, 정렬 점수가 임계치보다 더 큰지를 결정하기 위해 평가가 수행될 수 있다. 임계치는 반도체 디바이스의 타입에 기초하여 설정될 수도 있다. 예를 들면, 로직, 메모리, 작은 관리 영역, 또는 다른 피쳐가 임계치에 영향을 줄 수도 있다.
높은 프로세스 변동이 정확한 정렬을 허용하지 않는 경우, 낮은 점수에 기인하여 결함이 누락될 수도 있고 낮은 정렬 점수에 기인하여 웨이퍼 프로세싱 결정이 가능하지 않을 수도 있다는 것을 유저에게 알려주는 낮은 정렬 점수가 반환될 것이다.
정렬 점수가 임계치보다 더 큰 경우, 104에서, 웨이퍼는 검사되고 결함이 보고된다.
정렬 점수가 임계치보다 더 크지 않은 경우, 그러면, 정렬 셋업이 105에서 수행된다. 그 다음, 방법(100)은, 옵션 사항으로(optionally), 반복될 수 있다. 정렬 셋업 동안, 이용 가능한 정렬 타겟이 평가될 수 있고 새로운 정렬 타겟이 선택될 수 있다. 정렬 프레임은 정렬 셋업 동안 동일하게 유지될 수도 있다. 한 예에서, 하나의 웨이퍼로부터의 정렬 타겟이 제2 웨이퍼에서 너무 흐리기 때문에, 그 정렬 타겟은 제2 웨이퍼에 대해 작동하지 않을 수도 있다. 제2 웨이퍼 상의 새로운 코너 또는 다른 피쳐가 정렬 타겟으로서 대신 사용된다.
정렬 점수는 정렬 프레임 내의 관리 영역에 대해 결정될 수 있다. 반도체 디바이스의 로직 및 메모리 섹션은 상이한 정확도 요건을 가질 수도 있고, 따라서 관리 영역은 이들 상이한 섹션에 대해 사용될 수도 있다. 소정의 관리 영역이 충분한 정렬 타겟을 갖지 않는 웨이퍼 상의 위치에 배치되는 경우, 유저는, 현재 레시피 셋업을 사용하여 이들 관리 영역을 검사하는 것이 가능하지 않다는 것을 통지받을 수도 있다. 한 경우에, 정렬 프레임 내의 관리 영역에 대한 정렬 점수 및 전체적인 정렬 점수 둘 모두가 결정될 수 있다.
도 2는 예시적인 정렬 검증 체크의 다이어그램이다. 도 2의 예는 네 개의 정렬 프레임을 가지지만, 그러나 더 많은 또는 더 적은 정렬 프레임도 가능하다. 각각의 정렬 프레임의 중앙에 있는 X는 정렬 검증 위치(150)이다. 정렬 타겟(151)은 정렬 프레임 중 두 개에서 도시된다.
하위 사분면은 어떠한 정렬 타겟(151)도 가지지 않는다. 결과적으로, 관리 영역(152)이 작고 너무 높은 정렬 정확도가 검사되는 것을 요구하기 때문에, 관리 영역(152) 내의 결함은 검출되지 않을 수도 있다. 작은 관리 영역은 단일 픽셀 관리 영역을 가리킬 수도 있는데, 단일 픽셀 관리 영역은 30×30 nm2를 의미할 수도 있다. 이것은, 서브픽셀 위치 정확도가 왜 필요로 될 수도 있는지의 하나의 이유이다. 서브픽셀 위치 정확도가 없으면, 관리 영역은 타겟 픽셀 옆의 픽셀 상에 쉽게 배치될 수 있다. 이 경우, 결함이 주목하는 영역으로부터 유래하지 않을 것이기 때문에, 관리 영역을 전혀 갖지 않는 것이 더 양호하다. 정렬 타겟이 너무 멀리 떨어져 있으면 관리 영역이 확장될 수 있지만, 그러나 이것은 더 많은 방해물 이벤트를 야기할 수도 있는데, 그 이유는, 그들 작은 관리 영역이 작을 수도 있고 그들의 주변에서 압도적인 노이즈 패턴을 가질 수도 있기 때문이다.
새로운 정렬 검증 단계에서, 유저는 이 잠재적인 문제점에 대해 통지받을 것이고, 시정 조치를 수행할 수 있다(예를 들면, 정렬 재트레이닝을 행할 수 있고, 셋업 동안 정렬 타겟에 대한 검색 조건을 변경할 수 있고, 등등을 할 수 있다). 정렬 재트레이닝을 수행할 때, 렌더링된 설계 이미지를 광학 이미지와 매치시키는 렌더링 파라미터가 다시 수행될 수 있다. 그들 렌더링 파라미터는 현재 검사되는 웨이퍼에 조정될 수도 있다. 따라서, 렌더링 파라미터는 이 특정한 웨이퍼에 조정된다. 또한, 저장 용량이 셋업 동안 식별된 정렬 타겟의 수를 최상의 것으로 제한할 수도 있기 때문에 더 많은 정렬 타겟이 검색될 수 있다. 그들 저장된 정렬 타겟은 셋업 웨이퍼 상에서 최상일 수도 있지만, 그러나 검사 웨이퍼 상에서는 최상이 아닐 수도 있다.
도 3은 본원에서 개시되는 실시형태를 사용하는 예시적인 출력이다. 예시적인 웨이퍼 맵에서, 높은 정렬 점수를 갖는 영역은 회색으로 도시되고 낮은 정렬 점수는 웨이퍼 내 변동에 기인하여 인해 백색으로 도시된다. 예시적인 웨이퍼 맵에서 볼 수 있는 바와 같이, 웨이퍼의 하부 에지 상의 핫스팟 관리 영역(care area; CA) 그룹 3은 검사 가능하지 않을 수도 있다.
도 4는 다양한 그룹에 대한 정렬 점수를 나타내는 예시적인 차트이다. 관리 영역 기반의 정렬 점수는, 도 3으로부터의 핫스팟 관리 영역 그룹 3이 충분한 수의 정렬 타겟을 가지지 않는 영역 내에 위치된다는 것을 나타낸다. 이 관리 영역이 수율을 모니터링하는 데 중요하고 양호한 정렬에 의존하는 경우, 레시피 셋업은 향상 또는 수정을 위해 다시 방문되는 것을 필요로 할 수도 있다.
다른 실시형태에서, 방법은 모든 정렬 프레임에 대해 정렬 프레임 내에 정렬 타겟이 있는지, 그리고 모든 정렬 프레임에 대해 타겟이 여전히 "유효한지"(즉, 웨이퍼 내에 있거나 또는 웨이퍼마다의 변동이 정렬 타겟을 사용 가능하지 않게 만들지 않는 경우)를 체크하는 것을 포함한다. 이것은 정렬 검증 위치의 각각과 정렬 타겟의 가장 가까운 인스턴스 사이의 거리를 결정하지 않을 수도 있거나 또는 거리에 기초하여 정렬 점수를 결정하지 않을 수도 있다.
시스템(200)의 하나의 실시형태가 도 5에서 도시된다. 시스템(200)은 광학 기반의 서브시스템(201)을 포함한다. 일반적으로, 광학 기반의 서브시스템(201)은, 광을 시료(202)로 지향시키는 것(또는 광을 시료(202) 위에서 스캐닝하는 것) 및 시료(202)로부터의 광을 검출하는 것에 의해, 시료(202)에 대한 광학 기반의 출력을 생성하도록 구성된다. 하나의 실시형태에서, 시료(202)는 웨이퍼를 포함한다. 웨이퍼는 기술 분야에서 공지되어 있는 임의의 웨이퍼를 포함할 수도 있다. 다른 실시형태에서, 시료는 레티클을 포함한다. 레티클은 기술 분야에서 공지되어 있는 임의의 레티클을 포함할 수도 있다.
도 5에서 도시되는 시스템(200)의 실시형태에서, 광학 기반의 서브시스템(201)은 시료(202)에 광을 지향시키도록 구성되는 조명 서브시스템을 포함한다. 조명 서브시스템은 적어도 하나의 광원을 포함한다. 예를 들면, 도 5에서 도시되는 바와 같이, 조명 서브시스템은 광원(203)을 포함한다. 하나의 실시형태에서, 조명 서브시스템은 하나 이상의 입사각에서 광을 시료(202)로 지향시키도록 구성되는데, 하나 이상의 입사각은 하나 이상의 경사각(oblique angle) 및/또는 하나 이상의 수직각(normal angle)을 포함할 수도 있다. 예를 들면, 도 5에서 도시되는 바와 같이, 광원(203)으로부터의 광은 광학 엘리먼트(204)를, 그 다음, 렌즈(205)를 통과하여, 기울어진 입사각에서 시료(202)로 지향된다. 기울어진 입사각은 임의의 적절한 기울어진 입사각을 포함할 수도 있는데, 임의의 적절한 기울어진 입사각은, 예를 들면, 시료(202)의 특성에 의존하여 변할 수도 있다.
광학 기반의 서브시스템(201)은 상이한 시간에 상이한 입사각에서 광을 시료(202)로 지향시키도록 구성될 수도 있다. 예를 들면, 광학 기반의 서브시스템(201)은, 도 5에서 도시되는 것과는 상이한 입사각에서 광이 시료(202)로 지향될 수 있도록, 조명 서브시스템의 하나 이상의 엘리먼트의 하나 이상의 특성을 수정하도록 구성될 수도 있다. 하나의 그러한 예에서, 광학 기반의 서브시스템(201)은, 광이 상이하고 기울어진 입사각 또는 수직(또는 거의 수직) 입사각에서 시료(202)로 지향되도록, 광원(203), 광학 엘리먼트(204), 및 렌즈(205)를 이동시키게끔 구성될 수도 있다.
몇몇 경우에, 광학 기반의 서브시스템(201)은 동시에 하나보다 더 많은 입사각에서 광을 시료(202)로 지향시키도록 구성될 수도 있다. 예를 들면, 조명 서브시스템은 하나보다 더 많은 조명 채널을 포함할 수도 있고, 조명 채널 중 하나는 도 5에서 도시되는 바와 같이 광원(203), 광학 엘리먼트(204), 및 렌즈(205)를 포함할 수도 있고, 조명 채널 중 다른 것(도시되지 않음)은, 상이하게 또는 동일하게 구성될 수도 있는 유사한 엘리먼트를 포함할 수도 있거나, 또는 적어도 광원 및 어쩌면 본원에서 추가로 설명되는 것들과 같은 하나 이상의 다른 컴포넌트를 포함할 수도 있다. 그러한 광이 다른 광과 동일한 시간에 시료(202)로 지향되면, 상이한 입사각에서 시료(202)로 지향되는 광의 하나 이상의 특성(예를 들면, 파장, 편광, 등등)은, 상이한 입사각에서 시료(202)의 조명으로부터 유래하는 광이 검출기에서 서로 구별될 수 있도록, 상이할 수도 있다.
다른 경우에, 조명 서브시스템은 단지 하나의 광원(예를 들면, 도 5에서 도시되는 광원(203))을 포함할 수도 있고, 광원으로부터의 광은 조명 서브시스템의 하나 이상의 광학 엘리먼트(도시되지 않음)에 의해 (예를 들면, 파장, 편광, 등등에 기초하여) 상이한 광학 경로로 분리될 수도 있다. 그 다음, 상이한 광학 경로의 각각에서의 광은 시료(202)로 지향될 수도 있다. 동시에 또는 상이한 시간에(예를 들면, 시료를 순차적으로 조명하기 위해 상이한 조명 채널이 사용되는 경우) 광을 시료(202)에 지향시키도록, 다수의 조명 채널이 구성될 수도 있다. 다른 경우에, 동일한 조명 채널은, 상이한 시간에 상이한 특성을 가지고 광을 시료(202)로 지향시키도록 구성될 수도 있다. 예를 들면, 몇몇 경우에, 광학 엘리먼트(204)는 스펙트럼 필터로서 구성될 수도 있고, 스펙트럼 필터의 속성(property)은, 광의 상이한 파장이 상이한 시간에 시료(202)로 지향될 수 있도록, 여러 가지 상이한 방식으로(예를 들면, 스펙트럼 필터를 교환하는 것에 의해) 변경될 수 있다. 조명 서브시스템은, 상이한 또는 동일한 특성을 갖는 광을 상이한 또는 동일한 입사각에서 순차적으로 또는 동시적으로 시료(202)로 지향시키기 위한 기술 분야에서 공지되어 있는 임의의 다른 적절한 구성을 구비할 수도 있다.
하나의 실시형태에서, 광원(203)은 광대역 플라즈마(broadband plasma; BBP) 소스를 포함할 수도 있다. 이 방식에서, 광원(203)에 의해 생성되며 시료(202)로 지향되는 광은 광대역 광을 포함할 수도 있다. 그러나, 광원은 레이저와 같은 임의의 다른 적절한 광원을 포함할 수도 있다. 레이저는 기술 분야에서 공지되어 있는 임의의 적절한 레이저를 포함할 수도 있고 기술 분야에서 공지되어 있는 임의의 적절한 파장 또는 파장에서 광을 생성하도록 구성될 수도 있다. 게다가, 레이저는 단색성(monochromatic) 또는 거의 단색성인 광을 생성하도록 구성될 수도 있다. 이러한 방식에서, 레이저는 협대역(narrowband) 레이저일 수도 있다. 광원(203)은 또한, 다수의 별개의 파장 또는 파장 대역(waveband)에서 광을 생성하는 다색성 광원(polychromatic light source)을 포함할 수도 있다.
광학 엘리먼트(204)로부터의 광은 렌즈(205)에 의해 시료(202) 상으로 집광될 수도 있다. 비록 렌즈(205)가 도 5에서 단일의 굴절성 광학 엘리먼트로서 도시되지만, 렌즈(205)는, 실제로는, 광학 엘리먼트로부터의 광을 시료로 조합하여 집광시키는 다수의 굴절성 및/또는 반사성 광학 엘리먼트를 포함할 수도 있다는 것이 이해되어야 한다. 도 5에서 도시되며 본원에서 설명되는 조명 서브시스템은 임의의 다른 적절한 광학 엘리먼트(도시되지 않음)를 포함할 수도 있다. 그러한 광학 엘리먼트의 예는, 기술 분야에서 공지되어 있는 임의의 그러한 적절한 광학 엘리먼트를 포함할 수도 있는, 편광 컴포넌트(들), 스펙트럼 필터(들), 공간 필터(들), 반사성 광학 엘리먼트(들), 아포다이저(apodizer)(들), 빔 스플리터(들)(예컨대 빔 스플리터(213)), 어퍼쳐(들), 및 등등을 포함하지만, 그러나 이들로 제한되지는 않는다. 또한, 광학 기반의 서브시스템(201)은 광학 기반의 출력을 생성하기 위해 사용될 조명의 타입에 기초하여 조명 서브시스템의 엘리먼트 중 하나 이상을 변경하도록 구성될 수도 있다.
광학 기반의 서브시스템(201)은 또한, 광으로 하여금 시료(202)에 걸쳐 스캐닝되게 하도록 구성되는 스캐닝 서브시스템을 포함할 수도 있다. 예를 들면, 광학 기반의 서브시스템(201)은 광학 기반의 출력 생성 동안 시료(202)가 배치되는 스테이지(206)를 포함할 수도 있다. 스캐닝 서브시스템은, 광이 시료(202)에 걸쳐 스캐닝될 수 있도록, 시료(202)를 이동시키도록 구성될 수 있는 임의의 적절한 기계적 및/또는 로봇식 어셈블리(스테이지(206)를 포함함)를 포함할 수도 있다. 추가적으로, 또는 대안적으로, 광학 기반의 서브시스템(201)은, 광학 기반의 서브시스템(201)의 하나 이상의 광학 엘리먼트가 시료(202)에 걸쳐 광의 어떤 스캐닝을 수행하도록 구성될 수도 있다. 광은, 임의의 적절한 양식으로, 예컨대 사행형(serpentine-like) 경로에서 또는 나선형 경로에서 시료(202)에 걸쳐 스캐닝될 수도 있다.
광학 기반의 서브시스템(201)은 하나 이상의 검출 채널을 더 포함한다. 하나 이상의 검출 채널 중 적어도 하나는, 서브시스템에 의한 시료(202)의 조명에 기인하는 시료(202)로부터의 광을 검출하도록 그리고 검출된 광에 응답하는 출력을 생성하도록 구성되는 검출기를 포함한다. 예를 들면, 도 5에서 도시되는 광학 기반의 서브시스템(201)은 두 개의 검출 채널을 포함하는데, 하나는 콜렉터(207), 엘리먼트(208), 및 검출기(209)에 의해 형성되고 다른 하나는 콜렉터(210), 엘리먼트(211), 및 검출기(212)에 의해 형성된다. 도 5에서 도시되는 바와 같이, 두 개의 검출 채널은 상이한 수집각에서 광을 수집하고 검출하도록 구성된다. 몇몇 경우에, 검출 채널 둘 모두는 산란된 광을 검출하도록 구성되고, 검출 채널은, 시료(202)로부터 상이한 각도에서 산란되는 광을 검출하도록 구성된다. 그러나, 검출 채널 중 하나 이상은, 시료(202)로부터 다른 타입의 광(예를 들면, 반사 광)을 검출하도록 구성될 수도 있다.
도 5에서 추가로 도시되는 바와 같이, 검출 채널 둘 모두는, 지면(plane of the paper)에 배치되어 도시되고 조명 서브시스템도 또한 지면에 배치되어 도시된다. 따라서, 이 실시형태에서, 검출 채널 둘 모두는 입사면에 (예를 들면, 입사면 내의 중앙에) 배치된다. 그러나, 검출 채널 중 하나 이상은 입사면 밖에 배치될 수도 있다. 예를 들면, 콜렉터(210), 엘리먼트(211), 및 검출기(212)에 의해 형성되는 검출 채널은, 입사면의 밖으로 산란되는 광을 수집하여 검출하도록 구성될 수도 있다. 따라서, 그러한 검출 채널은, 일반적으로 "사이드(side)" 채널로 지칭될 수도 있고, 그러한 사이드 채널은, 입사면에 실질적으로 수직인 평면에서 중심을 둘 수도 있다.
도 5가 두 개의 검출 채널을 포함하는 광학 기반의 서브시스템(201)의 한 실시형태를 도시하지만, 광학 기반의 서브시스템(201)은 상이한 수의 검출 채널(예를 들면, 단지 하나의 검출 채널 또는 두 개 이상의 검출 채널)을 포함할 수도 있다. 하나의 그러한 경우에서, 콜렉터(210), 엘리먼트(211), 및 검출기(212)에 의해 형성되는 검출 채널은, 상기에서 설명되는 바와 같이 하나의 사이드 채널을 형성할 수도 있고, 광학 기반의 서브시스템(201)은, 입사면의 대향하는 면 상에 배치되는 다른 사이드 채널로서 형성되는 추가적인 검출 채널(도시되지 않음)을 포함할 수도 있다. 따라서, 광학 기반의 서브시스템(201)은, 콜렉터(207), 엘리먼트(208), 및 검출기(209)를 포함하는 그리고 입사면의 중앙에 위치되며 시료(202) 표면에 수직인 또는 거의 수직인 산란각(들)에서 광을 수집 및 검출하도록 구성되는 검출 채널을 포함할 수도 있다. 따라서, 이 검출 채널은 일반적으로 "탑(top)" 채널로 지칭될 수도 있으며, 광학 기반의 서브시스템(201)은 또한 상기에서 설명되는 바와 같이 구성되는 두 개 이상의 사이드 채널을 포함할 수도 있다. 그러한 만큼, 광학 기반의 서브시스템(201)은, 적어도 세 개의 채널(즉, 하나의 탑 채널 및 두 개의 사이드 채널)을 포함할 수도 있고, 적어도 세 개의 채널의 각각은 자기 자신의 콜렉터를 구비하는데, 그 콜렉터의 각각은 다른 콜렉터의 각각과는 상이한 산란각에서 광을 수집하도록 구성된다.
상기에서 추가로 설명되는 바와 같이, 광학 기반의 서브시스템(201)에 포함되는 검출 채널의 각각은 산란된 광을 검출하도록 구성될 수도 있다. 따라서, 도 5에서 도시되는 광학 기반의 서브시스템(201)은 시료(202)에 대한 암시야(dark field; DF) 출력 생성을 위해 구성될 수도 있다. 그러나, 광학 기반의 서브시스템(201)은, 또한 또는 대안적으로, 시료(202)에 대한 명시야(bright field; BF) 출력 생성을 위해 구성되는 검출 채널(들)을 포함할 수도 있다. 다시 말하면, 광학 기반의 서브시스템(201)은, 시료(202)로부터 거울 반사되는(specularly reflected) 광을 검출하도록 구성되는 적어도 하나의 검출 채널을 포함할 수도 있다. 따라서, 본원에서 설명되는 광학 기반의 서브시스템(201)은 DF 이미징만을 위해, BF 이미징만을 위해, 또는 DF 및 BF 이미징 둘 모두를 위해 구성될 수도 있다. 비록 콜렉터의 각각이 도 5에서 단일의 굴절성 광학 엘리먼트로서 도시되지만, 콜렉터의 각각은 하나 이상의 굴절성 광학 다이(들) 및/또는 하나 이상의 반사성 광학 엘리먼트(들)를 포함할 수도 있다는 것이 이해되어야 한다.
하나 이상의 검출 채널은 기술 분야에서 공지되어 있는 임의의 적절한 검출기를 포함할 수도 있다. 예를 들면, 검출기는 광 증배관(photo-multiplier tube; PMT), 전하 결합 소자(charge coupled device; CCD), 시간 지연 통합(time delay integration; TDI) 카메라, 및 기술 분야에서 공지되어 있는 임의의 다른 적절한 검출기를 포함할 수도 있다. 검출기는 또한, 비이미징(non-imaging) 검출기 또는 이미징 검출기를 포함할 수도 있다. 이러한 방식에서, 검출기가 비이미징 검출기이면, 검출기의 각각은, 강도(intensity)와 같은 산란된 광의 소정의 특성을 검출하도록 구성될 수도 있지만, 그러나 그러한 특성을 이미징 면 내에서의 위치의 함수로서 검출하도록 구성되지는 않을 수도 있다. 그러한 만큼, 광학 기반의 서브시스템의 검출 채널의 각각에 포함되는 검출기의 각각에 의해 생성되는 출력은 신호 또는 데이터일 수도 있지만, 그러나 이미지 신호 또는 이미지 데이터는 아닐 수도 있다. 그러한 예에서, 프로세서(214)와 같은 프로세서는 검출기의 비 이미징 출력으로부터 시료(202)의 이미지를 생성하도록 구성될 수도 있다. 그러나, 다른 경우에, 검출기는, 이미징 신호 또는 이미지 데이터를 생성하도록 구성되는 이미징 검출기로서 구성될 수도 있다. 따라서, 광학 기반의 서브시스템은 다양한 방식으로 본원에서 설명되는 광학 이미지 또는 다른 광학 기반의 출력을 생성하도록 구성될 수도 있다.
도 5는, 본원에서 설명되는 시스템 실시형태에 포함될 수도 있는 또는 본원에서 설명되는 시스템 실시형태에 의해 사용되는 광학 기반의 출력을 생성할 수도 있는 광학 기반의 서브시스템(201)의 구성을 일반적으로 예시하기 위해 본원에서 제공된다는 것을 유의한다. 본원에서 설명되는 광학 기반의 서브시스템(201) 구성은 상업적 출력 획득 시스템을 설계할 때 일반적으로 수행되는 바와 같이 광학 기반의 서브시스템(201)의 성능을 최적화하도록 변경될 수도 있다. 또한, 본원에서 설명되는 시스템은 (예를 들면, 현존하는 시스템에 본원에서 설명되는 기능성(functionality)을 추가하는 것에 의해) 현존하는 시스템을 사용하여 구현될 수도 있다. 몇몇 그러한 시스템의 경우, 본원에서 설명되는 방법은 (예를 들면, 시스템의 다른 기능성에 추가하여) 시스템의 옵션 사항의 기능성으로서 제공될 수도 있다. 대안적으로, 본원에서 설명되는 시스템은 완전히 새로운 시스템으로서 설계될 수도 있다.
프로세서(214)는 프로세서(214)가 출력을 수신할 수 있도록 임의의 적절한 방식으로(예를 들면, 유선 및/또는 무선 송신 매체를 포함할 수도 있는 하나 이상의 송신 매체를 통해) 시스템(200)의 컴포넌트에 커플링될 수도 있다. 프로세서(214)는 출력을 사용하여 다수의 기능을 수행하도록 구성될 수도 있다. 시스템(200)은 프로세서(214)로부터 명령어 또는 다른 정보를 수신할 수 있다. 프로세서(214) 및/또는 전자 데이터 스토리지 유닛(215)은, 옵션 사항으로, 추가적인 정보를 수신하기 위해 또는 명령어를 전송하기 위해, 웨이퍼 검사 도구, 웨이퍼 계측 도구, 또는 웨이퍼 리뷰 도구(예시되지 않음)와 전자 통신할 수도 있다. 예를 들면, 프로세서(214) 및/또는 전자 데이터 스토리지 유닛(215)은 주사 전자 현미경(scanning electron microscope; SEM)과 전자 통신할 수 있다.
본원에서 설명되는 프로세서(214), 다른 시스템(들), 또는 다른 서브시스템(들)은, 퍼스널 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 어플라이언스, 인터넷 어플라이언스, 또는 다른 디바이스를 비롯한, 다양한 시스템의 일부일 수도 있다. 컴퓨터 서브시스템(들) 또는 시스템(들)은 또한, 병렬 프로세서와 같은 기술 분야에서 공지되어 있는 임의의 적절한 프로세서를 포함할 수도 있다. 또한, 서브시스템(들) 또는 시스템(들)은, 고속 프로세싱 및 소프트웨어를, 독립형의 또는 네트워크화된 도구 중 어느 하나로서 갖는 플랫폼을 포함할 수도 있다.
프로세서(214) 및 전자 데이터 스토리지 유닛(215)은 시스템(200) 또는 다른 디바이스에 또는 그 일부에 배치될 수도 있다. 한 예에서, 프로세서(214) 및 전자 데이터 스토리지 유닛(215)은 독립형 제어 유닛의 일부일 수도 있거나 또는 중앙 집중식 품질 제어 유닛 내의 일부일 수 있다. 다수의 프로세서(214) 또는 전자 데이터 스토리지 유닛(215)이 사용될 수도 있다.
프로세서(214)는, 실제로는, 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합에 의해 구현될 수도 있다. 또한, 본원에서 설명되는 바와 같은 그것의 기능은, 하나의 유닛에 의해 수행될 수도 있거나, 또는 상이한 컴포넌트 사이에서 나누어질 수도 있는데, 이들의 각각은, 결국에는, 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합에 의해 구현될 수도 있다. 프로세서(214)가 다양한 방법 및 기능을 구현하기 위한 프로그램 코드 또는 명령어는 전자 데이터 스토리지 유닛(215)의 메모리 또는 다른 메모리와 같은 판독 가능한 저장 매체에 저장될 수도 있다.
시스템(200)이 하나보다 더 많은 프로세서(214)를 포함하는 경우, 그러면, 이미지, 데이터, 정보, 명령어, 등등이 서브시스템 사이에 전송될 수 있도록 상이한 서브시스템은 서로 커플링될 수도 있다. 예를 들면, 하나의 서브시스템은 임의의 적절한 송신 매체에 의해 추가적인 컴퓨터 서브시스템(들)에 커플링될 수도 있는데, 임의의 적절한 송신 매체는 기술 분야에서 공지되어 있는 임의의 적절한 유선 및/또는 무선 송신 매체를 포함할 수도 있다. 그러한 서브시스템 중 두 개 이상은 또한, 공유된 컴퓨터 판독 가능 저장 매체(도시되지 않음)에 의해 효과적으로 커플링될 수도 있다.
프로세서(214)는 시스템(200)의 출력 또는 다른 출력을 사용하여 다수의 기능을 수행하도록 구성될 수도 있다. 예를 들면, 프로세서(214)는 출력을 전자 데이터 스토리지 유닛(215) 또는 다른 저장 매체로 전송하도록 구성될 수도 있다. 프로세서(214)는 본원에서 설명되는 바와 같이 추가로 구성될 수도 있다.
프로세서(214)는 본원에서 설명되는 실시형태 중 임의의 것에 따라 구성될 수도 있다. 프로세서(214)는 또한 시스템(200)의 출력을 사용하여 또는 다른 소스로부터의 이미지 또는 데이터를 사용하여, 다른 기능 또는 추가적인 단계를 수행하도록 구성될 수도 있다.
본원에서 개시되는 시스템(200) 및 방법의 다양한 단계, 기능, 및/또는 동작은 다음의 것 중 하나 이상에 의해 실행된다: 전자 회로, 로직 게이트, 멀티플렉서, 프로그래머블 로직 디바이스, ASIC, 아날로그 또는 디지털 컨트롤러/스위치, 마이크로컨트롤러, 또는 컴퓨팅 시스템. 본원에서 설명되는 것들과 같은 방법을 구현하는 프로그램 명령어는 캐리어 매체(carrier medium)를 통해 송신될 수도 있거나 또는 캐리어 매체 상에 저장될 수도 있다. 캐리어 매체는 리드 온리 메모리, 랜덤 액세스 메모리, 자기 또는 광학 디스크, 불휘발성 메모리, 솔리드 스테이트 메모리, 자기 테이프, 및 등등과 같은 저장 매체를 포함할 수도 있다. 캐리어 매체는, 유선, 케이블, 또는 무선 송신 링크와 같은 송신 매체를 포함할 수도 있다. 예를 들면, 본 개시 전체에 걸쳐 설명되는 다양한 단계는 단일의 프로세서(214), 또는 대안적으로, 다수의 프로세서(214)에 의해 수행될 수도 있다. 또한, 시스템(200)의 상이한 서브시스템은 하나 이상의 컴퓨팅 또는 로직 시스템을 포함할 수도 있다. 따라서, 상기의 설명은 본 개시에 대한 제한으로서 해석되는 것이 아니라 단지 예시로서 해석되어야 한다.
한 경우에, 프로세서(214)는 시스템(200)과 통신한다. 프로세서(214)는 웨이퍼의 이미지의 정렬 프레임마다 적어도 하나의 정렬 검증 위치를 배치하도록 구성된다. 정렬 검증 위치는 정렬 프레임 내에서의 좌표이다. 프로세서(214)는 정렬 검증 위치의 각각과 정렬 타겟의 가장 가까운 인스턴스 사이의 거리를 결정하도록 구성된다. 프로세서(214)는 또한 거리에 기초하여 정렬 점수를 결정하도록 구성된다. 정렬 점수는 정렬 검증 위치와 정렬 타겟 사이의 정렬 프레임의 수를 포함한다.
추가적인 실시형태는, 본원에서 개시되는 바와 같이, 정렬을 모니터링하기 위한 컴퓨터 구현 방법 방법을 수행하기 위한 컨트롤러 상에서 실행 가능한 프로그램 명령어를 저장하는 비일시적 컴퓨터 판독 가능 매체에 관한 것이다. 특히, 도 5에서 도시되는 바와 같이, 전자 데이터 스토리지 유닛(215) 또는 다른 저장 매체는 프로세서(214) 상에서 실행 가능한 프로그램 명령어를 포함하는 비일시적 컴퓨터 판독 가능 매체를 포함할 수도 있다. 컴퓨터 구현 방법은, 방법(100)을 비롯한, 본원에서 설명되는 임의의 방법(들)의 임의의 단계(들)를 포함할 수도 있다.
프로그램 명령어는, 다른 것들 중에서도, 프로시져 기반의 기술, 컴포넌트 기반의 기술, 및/또는 객체 지향 기술을 비롯한 다양한 방식 중 임의의 것에서 구현될 수도 있다. 예를 들면, 프로그램 명령어는, 소망에 따라, 액티브X(ActiveX) 컨트롤, C++ 오브젝트, 자바빈(JavaBeans), 마이크로소프트 파운데이션 클래스(Microsoft Foundation Classes; MFC), 스트리밍 SIMD 확장(Streaming SIMD Extension; SSE), 또는 다른 기술 또는 방법론을 사용하여 구현될 수도 있다.
방법의 단계의 각각은 본원에서 설명되는 바와 같이 수행될 수도 있다. 방법은 또한, 본원에서 설명되는 프로세서 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)를 포함할 수도 있다. 단계는, 본원에서 설명되는 실시형태 중 임의의 것에 따라 구성될 수도 있는 하나 이상의 컴퓨터 시스템에 의해 수행될 수 있다. 또한, 상기에서 설명되는 방법은 본원에서 설명되는 시스템 실시형태 중 임의의 것에 의해 수행될 수도 있다.
비록 본 개시가 하나 이상의 특정한 실시형태와 관련하여 설명되었지만, 본 개시의 범위를 벗어나지 않으면서 본 개시의 다른 실시형태가 이루어질 수도 있다는 것이 이해될 것이다. 그러므로, 본 개시는 첨부된 청구범위 및 그것의 합리적인 해석에 의해서만 제한되는 것으로 간주된다.

Claims (19)

  1. 시스템으로서,
    웨이퍼에 광 빔을 지향시키는 광원;
    상기 웨이퍼를 유지하도록 구성되는 스테이지;
    상기 웨이퍼에서 반사되는 상기 광 빔을 수신하는 검출기; 및
    상기 검출기와 전자 통신하는 프로세서
    를 포함하되, 상기 프로세서는:
    상기 웨이퍼의 이미지의 정렬 프레임마다 적어도 하나의 정렬 검증 위치 - 상기 정렬 검증 위치는 상기 정렬 프레임 내에서의 좌표임 - 를 배치하도록;
    상기 정렬 검증 위치의 각각과 정렬 타겟의 가장 가까운 인스턴스 사이의 거리를 결정하도록; 그리고
    상기 거리에 기초하여 정렬 점수 - 상기 정렬 점수는 상기 정렬 검증 위치와 상기 정렬 타겟 사이의 상기 정렬 프레임의 수를 포함함 - 를 결정하도록
    구성되는, 시스템.
  2. 제1항에 있어서,
    상기 프로세서는 상기 웨이퍼를 검사하도록 그리고 상기 정렬 점수가 임계치를 초과하는 경우 결함을 보고하도록 구성되는, 시스템.
  3. 제1항에 있어서,
    상기 프로세서는, 상기 정렬 점수가 임계치 미만인 경우 정렬 셋업(alignment setup)을 수행하도록 구성되는, 시스템.
  4. 제1항에 있어서,
    상기 정렬 점수는 상기 정렬 프레임 내의 관리 영역(care area)에 대해 결정되는, 시스템.
  5. 제1항에 있어서,
    상기 정렬 프레임은 5 ㎛2에서부터 10 ㎛2까지인, 시스템.
  6. 제1항에 있어서,
    상기 프로세서는 상기 웨이퍼에 대한 정렬 점수의 맵을 결정하도록 구성되는, 시스템.
  7. 방법으로서,
    프로세서를 사용하여, 웨이퍼의 적어도 하나의 이미지 상의 정렬 프레임마다 적어도 하나의 정렬 검증 위치 - 상기 정렬 검증 위치는 상기 정렬 프레임 내에서의 좌표임 - 를 배치하는 단계;
    상기 프로세서를 사용하여, 상기 정렬 검증 위치의 각각과 정렬 타겟의 가장 가까운 인스턴스 사이의 거리를 결정하는 단계; 및
    상기 프로세서를 사용하여, 상기 거리에 기초하여 정렬 점수 - 상기 정렬 점수는 상기 정렬 검증 위치와 상기 정렬 타겟 사이의 상기 정렬 프레임의 수를 포함함 - 를 결정하는 단계
    를 포함하는, 방법.
  8. 제7항에 있어서,
    상기 정렬 타겟은 상기 정렬 프레임 내의 디바이스 또는 패턴인, 방법.
  9. 제7항에 있어서,
    상기 웨이퍼를 검사하는 단계 및 상기 정렬 점수가 임계치를 초과하는 경우 결함을 보고하는 단계를 더 포함하는, 방법.
  10. 제7항에 있어서,
    상기 정렬 점수가 임계치 미만인 경우 정렬 셋업을 수행하는 단계를 더 포함하는, 방법.
  11. 제7항에 있어서,
    상기 정렬 점수는 상기 정렬 프레임 내의 관리 영역에 대해 결정되는, 방법.
  12. 제7항에 있어서,
    상기 정렬 프레임은 5 ㎛2에서부터 10 ㎛2까지인, 방법.
  13. 제7항에 있어서,
    상기 프로세서를 사용하여 상기 웨이퍼에 대한 정렬 점수의 맵을 결정하는 단계를 더 포함하는, 방법.
  14. 비일시적 컴퓨터 판독 가능 저장 매체로서,
    하나 이상의 컴퓨팅 디바이스 상에서 다음의 단계:
    웨이퍼의 적어도 하나의 이미지 상의 정렬 프레임마다 적어도 하나의 정렬 검증 위치 - 상기 정렬 검증 위치는 상기 정렬 프레임 내에서의 좌표임 - 를 배치하는 단계;
    상기 정렬 검증 위치의 각각과 정렬 타겟의 가장 가까운 인스턴스 사이의 거리를 결정하는 단계; 및
    상기 거리에 기초하여 정렬 점수 - 상기 정렬 점수는 상기 정렬 검증 위치와 상기 정렬 타겟 사이의 상기 정렬 프레임의 수를 포함함 - 를 결정하는 단계
    를 실행하기 위한 하나 이상의 프로그램을 포함하는, 비일시적 컴퓨터 판독 가능 저장 매체.
  15. 제14항에 있어서,
    상기 프로그램은 또한, 상기 웨이퍼를 검사하고, 상기 정렬 점수가 임계치를 초과하는 경우 결함을 보고하는, 비일시적 컴퓨터 판독 가능 저장 매체.
  16. 제14항에 있어서,
    상기 프로그램은 또한, 상기 정렬 점수가 임계치 미만인 경우 정렬 셋업을 수행하는, 비일시적 컴퓨터 판독 가능 저장 매체.
  17. 제14항에 있어서,
    상기 정렬 점수는 상기 정렬 프레임 내의 관리 영역에 대해 결정되는, 비일시적 컴퓨터 판독 가능 저장 매체.
  18. 제14항에 있어서,
    상기 정렬 프레임은 5 ㎛2에서부터 10 ㎛2까지인, 비일시적 컴퓨터 판독 가능 저장 매체.
  19. 제14항에 있어서,
    상기 프로그램은 또한, 프로세서를 사용하여 상기 웨이퍼에 대한 정렬 점수의 맵을 결정하는, 비일시적 컴퓨터 판독 가능 저장 매체.
KR1020207036768A 2018-05-23 2019-05-21 설계 기반의 정렬의 성능 모니터링 KR102438828B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862675641P 2018-05-23 2018-05-23
US62/675,641 2018-05-23
US16/400,756 2019-05-01
US16/400,756 US10698325B2 (en) 2018-05-23 2019-05-01 Performance monitoring of design-based alignment
PCT/US2019/033197 WO2019226579A1 (en) 2018-05-23 2019-05-21 Performance monitoring of design-based alignment

Publications (2)

Publication Number Publication Date
KR20210000728A KR20210000728A (ko) 2021-01-05
KR102438828B1 true KR102438828B1 (ko) 2022-08-31

Family

ID=68614564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207036768A KR102438828B1 (ko) 2018-05-23 2019-05-21 설계 기반의 정렬의 성능 모니터링

Country Status (5)

Country Link
US (1) US10698325B2 (ko)
KR (1) KR102438828B1 (ko)
CN (1) CN112106180B (ko)
TW (1) TWI778264B (ko)
WO (1) WO2019226579A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020083612A1 (en) * 2018-10-23 2020-04-30 Asml Netherlands B.V. Method and apparatus for adaptive alignment
JP7278138B2 (ja) * 2019-04-18 2023-05-19 キヤノン株式会社 基板処理装置、物品製造方法、基板処理方法、基板処理システム、管理装置、およびプログラム
US11120546B2 (en) 2019-09-24 2021-09-14 Kla Corporation Unsupervised learning-based reference selection for enhanced defect inspection sensitivity
US11580650B2 (en) 2019-10-01 2023-02-14 KLA Corp. Multi-imaging mode image alignment
US11328435B2 (en) 2020-06-08 2022-05-10 KLA Corp. Image alignment setup for specimens with intra- and inter-specimen variations using unsupervised learning and adaptive database generation methods
JP7461240B2 (ja) 2020-07-22 2024-04-03 株式会社Ｓｃｒｅｅｎホールディングス 位置検出装置、描画システムおよび位置検出方法
US11983865B2 (en) 2021-05-05 2024-05-14 KLA Corp. Deep generative model-based alignment for semiconductor applications

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150324965A1 (en) 2014-05-12 2015-11-12 Kla-Tencor Corporation Using High Resolution Full Die Image Data for Inspection

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882745B2 (en) * 2002-12-19 2005-04-19 Freescale Semiconductor, Inc. Method and apparatus for translating detected wafer defect coordinates to reticle coordinates using CAD data
CN101379605B (zh) * 2006-02-10 2011-04-20 Nxp股份有限公司 具有包括对准光学装置和目标的设备的光学仪器的半导体加工系统
JP2008041940A (ja) * 2006-08-07 2008-02-21 Hitachi High-Technologies Corp Ｓｅｍ式レビュー装置並びにｓｅｍ式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法
DE102007010225B4 (de) * 2007-02-28 2018-08-23 Vistec Semiconductor Systems Gmbh Verfahren zur Aufnahme von hochauflösenden Bildern von Defekten auf der Oberseite des Waferrandes
US7869969B2 (en) 2007-04-26 2011-01-11 Hitachi High-Technologies Corporation Defect review apparatus and method of reviewing defects
KR101305948B1 (ko) 2007-12-10 2013-09-12 삼성전자주식회사 기판 정렬 방법 및 이를 수행하기 위한 장치
CN101996398B (zh) 2009-08-12 2012-07-04 睿励科学仪器（上海）有限公司 用于晶圆对准的图像匹配方法及设备
CN102034736B (zh) * 2009-09-27 2013-01-16 中芯国际集成电路制造(上海)有限公司 接触孔的光刻方法
DE102014209455B4 (de) * 2014-05-19 2017-09-14 Carl Zeiss Smt Gmbh Verfahren zur Vermessung einer Lithographiemaske oder eines Masken-Blanks
US10712289B2 (en) * 2014-07-29 2020-07-14 Kla-Tencor Corp. Inspection for multiple process steps in a single inspection process
US9727047B2 (en) * 2014-10-14 2017-08-08 Kla-Tencor Corp. Defect detection using structural information
US10062543B2 (en) 2015-06-23 2018-08-28 Kla-Tencor Corp. Determining multi-patterning step overlay error
KR102347057B1 (ko) * 2015-08-12 2022-01-03 케이엘에이 코포레이션 전자 빔 이미지에서의 결함 위치 결정
US10338002B1 (en) * 2016-02-01 2019-07-02 Kla-Tencor Corporation Methods and systems for selecting recipe for defect inspection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150324965A1 (en) 2014-05-12 2015-11-12 Kla-Tencor Corporation Using High Resolution Full Die Image Data for Inspection

Also Published As

Publication number Publication date
TW202004939A (zh) 2020-01-16
KR20210000728A (ko) 2021-01-05
US20190361363A1 (en) 2019-11-28
US10698325B2 (en) 2020-06-30
TWI778264B (zh) 2022-09-21
WO2019226579A1 (en) 2019-11-28
CN112106180A (zh) 2020-12-18
CN112106180B (zh) 2021-12-24

Similar Documents

Publication Publication Date Title
KR102438828B1 (ko) 설계 기반의 정렬의 성능 모니터링
KR102303670B1 (ko) 프로세스 윈도우 특성묘사를 위한 가상 검사 시스템
CN111819596B (zh) 组合模拟及光学显微术以确定检验模式的方法和系统
KR102514136B1 (ko) 반도체 웨이퍼의 리피터 결함 포착
US11783470B2 (en) Design-assisted inspection for DRAM and 3D NAND devices
CN112997069A (zh) 基于图像帧的算法选择器
WO2021061501A1 (en) Pattern-to-design alignment for one-dimensional unique structures
US11710227B2 (en) Design-to-wafer image correlation by combining information from multiple collection channels
US20230122514A1 (en) Laser Anneal Pattern Suppression
KR20240023017A (ko) 이미징 상태들을 도출하고 개선하기 위한 이미지 콘트라스트 메트릭들
KR20230148710A (ko) 반도체 소자 검사 계측 장치 및 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant