KR950002171B1 - 얼라인먼트마크및반도체장치 - Google Patents

얼라인먼트마크및반도체장치 Download PDF

Info

Publication number
KR950002171B1
KR950002171B1 KR1019910003926A KR910003926A KR950002171B1 KR 950002171 B1 KR950002171 B1 KR 950002171B1 KR 1019910003926 A KR1019910003926 A KR 1019910003926A KR 910003926 A KR910003926 A KR 910003926A KR 950002171 B1 KR950002171 B1 KR 950002171B1
Authority
KR
South Korea
Prior art keywords
light
alignment mark
reflection
position alignment
film
Prior art date
Application number
KR1019910003926A
Other languages
English (en)
Inventor
쇼오이찌로오 가와시마
Original Assignee
후지쓰 가부시끼가이샤
세끼자와 다다시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼자와 다다시 filed Critical 후지쓰 가부시끼가이샤
Application granted granted Critical
Publication of KR950002171B1 publication Critical patent/KR950002171B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

내용 없음.

Description

얼라인먼트 마크, 레이저 트리머 및 반도체장치
제1a도는 본 발명의 위치 얼라인먼트 마크의 제 1 실시예의 평면도.
제1b도는 제1a도의 위치 얼라인먼트 마크의 제 1 실시예의 횡단면도.
제2a도는 본 발명에 따른 위치 얼라인먼트 마크의 제 2 실시예의 평면도.
제2b도는 제2a도의 위치 얼라인먼트 마크의 제 2 실시예의 횡단면도.
제 3 도는 본 발명의 위치 얼라인먼트 마크의 제 3 실시예의 평면도.
제4a도는 본 발명의 위치 얼라인먼트 마크의 제 4 실시예의 평면도.
제4b도는 제4a도의 위치 얼라인먼트 마크의 제 4 실시예의 횡단면도.
제5a도는 본 발명의 위치 얼라인먼트 마크의 제 5 실시예의 평면도.
제5b도는 제5a도의 위치 얼라인먼트 마크의 제 5 실시예의 횡단면도.
제6a도 내지 제6d도는 본 발명의 위치 얼라인먼트 마크의 위치 검출 표적의 패턴예의 평면도로서 제6a도는 L형상의 표적패턴, 제6b도는 I형상 표적패턴, 제6c도는 II형상 표적패턴, 제6d도는 크로스형상 또는 ＋형상 표적패턴을 보여주는 도면.
제7a도 내지 제7c도는 본 발명의 저 반사영역 또는 광산란 패턴을 가진 위치 얼라인먼트 마크 표면의 측정된 반사율을 보여주는 그래프.
제7a'도 내지 제7c'도는 저 반사영역을 갖지 않은, 즉 광산란 패턴을 갖지 않은 종래의 위치 얼라인먼트 마크 표면의 측정된 반사율을 보여주는 그래프로서 제7a 및 제7a'도는 마크의 커버막이 표준두께이고 제7b 및 제7b'도는 마크의 커버막 표준두께보다 0.1미크론 더 큰 것임.
제8a도는 본 발명의 위치 얼라인먼트 마크의 제 6 실시예의 평면도.
제8b도는 제8a도의 위치 얼라인먼트 마크의 제 6 실시예의 단면도.
제 9 도는 여분의 비트를 위한 회로의 간략화된 예를 도시하는 도면.
제10도는 본 발명의 위치 얼라인먼트 마크와 여분의 비트를 위한 퓨즈부가 형성된 반도체장치의 단면도.
제11도는 본 발명의 위치 얼라인먼트 마크의 전형적인 얼라인먼트를 도시하는 칩의 평면도.
제12도는 제11도의 칩의 부분확대 평면도로서 x축용 위치 얼라인먼트 마크의 위치 검출 표적의 종방향 중심선이 y축용 위치 얼라인먼트 마크의 위치 검출 표적의 종방향 중심선과 교차되는 교차점을 도시하는 도.
제13도는 본 발명의 레이저 트리밍장치의 실시예의 개략도.
제14도는 위치 얼라인먼트 단계로부터 레이저 빔 방사단계까지의 수차적인 과정을 보여주는 흐름도.
제15도는 x축용 위치 검출 표적을 검출하는 순차적 과정을 도시하는 흐름도이다.
본 발명은 소위 얼라인먼트 마크 또는 위치 얼라인먼트 마크 및 반도체장치 조립공정과 반도체 제조공정에 광범위하게 사용되는 레이저 트리머에 관한 것이다.
대체로 반도체장치 제조공정에서, 마스크 패턴이 크기가 감소되고 광학적 환원 포토리소그래피 기술에 의해 실리콘 웨이퍼에 전달될 때마다 정밀한 위치 얼라인먼트 또는 소위 "마스크 얼라인먼트"가 요구한다.
또한 레이저 트리밍장치가 장치패턴의 레이저 퓨즈를 전달할 때도 정밀한 위치 얼라인먼트가 필요하다. 예를들면, 장치패턴의 레이저 퓨즈를 레이저 트리밍장치가 절단하도록 사용될 때 제조과정에서 발생하는 장치패턴의 확장과 수축은 장치패턴 및 레이저 트리밍장치의 좌표시스템에 편차를 일으킨다. 실리콘 웨이퍼상의 장치패턴의 좌표시스템(이후로는 설계 기초 좌표시스템이라 칭한다)이 레이저 트리밍장치의 좌표시스템(이후로는 장치 기초 좌표시스템이라 칭한다)과 일치하지 않으면 레이저 트리밍장치가 레이저 빔 광을 웨이퍼상에 정확히 투사하는 것이 불가능하다. 이것은 설계 데이타에 기초한(절단될) 퓨즈의 위치가 조립공정에서 변하기 때문이다. 이 변화는 절단의 실패를 초래한다.
지금까지 장치 기초 좌표시스템과 장치패턴상의 설계 기초 좌표시스템을 정확하게 일치시키기 위해 종래의 위치 얼라인먼트 마크를 복수개 장치패턴상에 형성하였다. 종래의 위치 얼라인먼트 마크의 각각은 대체로 L형 또는 I형 블록 평면형상의 고 반사 알루미늄(Aℓ)으로 구성되었다. 불투명층이 없는 전계영역이 각각의 위치 얼라인먼트 마크를 둘러싸서 그 배경을 형성하였다.
장치패턴은 설계 기초 좌표시스템의 x축 또는 y축을 따라서 레이저 빔으로 주사된다. 따라서 알루미늄층으로부터 수직으로 반사된 레이저 빔량의 변화는 그것이 위치 얼라인먼트 마크 및 그 배경을 주사하게 될 때마다 검출된다.
위치 얼라인먼트의 각각의 위치는 이렇게 검출된다. 이때 위치 얼라인먼트 마크의 검출된 좌표에 기초하여 장치패턴의 위치는 장치 기초 좌표시스템이 장치패턴의 설계 기초 좌표시스템과 정확하게 일치되게 조정된다.
대체로 위치 얼라인먼트 마크의 알루미늄층은 이들을 둘러싸는 전계영역과 함께 PSG 또는 플라즈마 질화물 등의 막으로 피복된다. 그러므로 알루미늄층과 전계영역 또는 전계산화막이 막으로 피복됨으로 레이저 빔 광은 또한 막에 의해 수직으로 반사된다. 레이저 빔 광은 간섭함으로 알루미늄층 및 그 커버막으로부터 수직으로 반사된 레이저 빔 광은 전계산화막 및 그 커버막으로부터 반사된 레이저 빔 광과 마찬가지로 서로 간섭하게 된다.
따라서 알루미늄층 및 전계영역 또는 전계산화막의 각각의 수직반사율은 레이저 빔 광이 반사되는 커버막의 두께에 따라 변한다. 일정한 두께의 커버막에서 알루미늄층의 반사율은 대체로 막 산화물층의 것과 동일하여 위치 얼라인먼트 마크 각각과 그 배경 사이의 콘트라스트가 상당히 약화되어 장치패턴의 정확한 위치로 얼라인먼트를 수행하는 것은 불가능하다.
이러한 우려를 제거하기 위해 종래에는 알루미늄막상에 피착된 커버막을 에칭에 의해 제거하였다. 그러나 이러한 방법은 위치 얼라인먼트 마크의 각각이 장치패턴내의 활성 영역으로부터 100㎛ 떨어진 소정의 위치에로 제한된다는 점에서 문제점이 있었다. 본 발명의 목적은 반도체장치 조립공정 및 반도체장치 제조공정에서 광범위하게 사용되는 위치 얼라인먼트 마크 및 상기 위치 얼라인먼트 마크를 사용하는 레이저 트리머를 제공하는 것이다. 위치 얼라인먼트 마크는 위치 얼라인먼트 마크로부터 수직으로 반사된 레이저 빔 광과 그 배경으로부터 반사된 광간에 상당히 큰 차이를 만들어서 위치 얼라인먼트 마크와 이 마크를 둘러싸는 배경간에 콘트라스트를 강화시킴으로 그 결과 신호대 잡음비(SN ratio)를 상당히 개선하여 정확한 위치 얼라인먼트가 가능하도록 하는 것이다.
본 발명의 한 특징은 위치 검출 광을 수직으로 반사하는 반사영역 및 수직반사된 광량을 감소시키기 위해 위치 검출 광을 산란하는 수직입사광에 대한 저 반사율을 가진 저 반사영역으로 구성되는 위치 얼라인먼트 마크를 제공하는 것이다.
본 발명의 또다른 특징은 수직 반사광량을 줄이도록 위치 검출 광을 산란시키기 위해 요철부를 구비한 수직입사광에 대한 저 반사영역 및 상기 위치 검출 광을 수직 반사시키도록 평면부를 구비한 반사영역으로 구성되는 위치 얼라인먼트 마크를 제공하는 것이다.
본 발명의 또다른 특징은 광반사층을 패터닝함으로써 형성된 위치 얼라인먼트 마크로 구비된 반도체장치를 제공하는 것인데 상기 패턴 얼라인먼트 마크는 위치 검출 광을 반사시키는 표적패턴, 상기 표적패턴보다 더 작은 복수개의 패턴으로 구성되며 상기 광반사층의 입사광이 상기 복수패턴상에서 산란되는 커버층으로 피복된다.
본 발명의 또다른 특징은 레이저 빔 광을 수직으로 반사하는 반사영역 및 수직광반사량을 감소시키도록 상기 레이저 빔 광을 산란시키기 위해 저 반사율을 가진 상기 반사영역 근처에 형성된 저 반사영역을 구비한 위치 얼라인먼트 마크를 구비한 스테이지상의 반도체장치에 레이저 빔 광을 투사하는 레이저 빔 광 투사수단, 상기 위치 얼라인먼트 마크로부터 반사된 수직반사광의 강도를 측정하는 측정수단, 상기 반도체장치의 테스트 및 설계 데이타를 기억하는 메모리수단, 상기 수직 반사광량 및 상기 테스트 및 설계 데이타를 기초로해서 장치 좌표시스템상의 상기 반도체장치의 트리밍위치를 결정하는 연산처리수단, 및 상기 스테이지를 구동시키는 스테이지 구동수단으로 구성되는 레이저 트리머를 제공하는 것이다.
본 발명의 또다른 특징은 수직반사광량을 감소시키기 위해 레이저 빔을 산란시키는 저 반사율을 갖는 저 반사영역과 상기 저 반사영역의 근처에 장착되며 레이저 빔을 수직으로 반사시키는 수직반사영역으로된 위치 얼라인먼트 마크를 구비한, 스테이지상에 장착된 반도체장치의 칩에, 레이저 빔을 투사하는 레이저 광투사수단, 상기 위치 얼라인먼트 마크로부터 반사된 수직반사광의 강도를 측정하는 측정수단, 상기 반도체장치의 테스트 및 설계 데이타를 기억하는 메모리수단, 상기 수직 반사광량 및 상기 테스트 및 설계 데이타를 기초로해서 장치 좌표시스템상의 상기 반도체장치의 트리밍 위치를 결정하는 연산처리수단, 및 상기 스테이지를 구동하는 스테이지 구동수단으로 구성되는 레이저 트리머를 제공하는 것이다.
본 발명의 또다른 특징은 반도체 기판상에 퓨즈부를 형성하는 단계, 상기 퓨즈부 이외의 영역에 광반사층을 형성하는 광반사층 형성단계, 위치 검출 광을 수직으로 반사하기 위해 상기 광반사층을 패터닝함으로써 반사영역을 형성하고, 수직 반사광량을 줄이도록 상기 위치 검출 광을 산란시키며 상기 반사영역보다 더 작은 복수개의 패턴을 가지며 저 반사율을 가진 저 반사영역을 형성하는 단계, 상기 반사영역 및 수직 입사광에 대해 저 반사율을 가진 저 반사영역 위에 피복층을 형성하는 단계, 상기 반사영역 및 수직입사광성에 대해 저 반사율을 가진 저 반사영역에 위치 검출 광을 수직으로 투사함으로써 수직반사광량으로 얻어지는 기초점에 따라 퓨즈 위치를 계산하는 단계, 및 상기 퓨즈상에 레이저 광을 투사함으로써 절단하는 단계로 구성되는 반도체장치 제조방법을 제공하는 것이다.
본 발명의 특징은, 반도체 기판상의 퓨즈를 형성하는 단계, 수직 반사광량을 감소하도록 상기 위치 검출광을 산란시키는 요철부 및 상기 위치 검출 광을 수직으로 반사시키는 평면부로 구성되는 수직 반사영역을 구비한 상기 퓨즈부 이외 영역에 위치 얼라인먼트 마크를 형성하는 단계, 상기 위치 얼라인먼트 마크상에 피복층을 형성하는 단계, 위치 얼라인먼트 마크를 구비한 반도체장치상에 레이저 빔을 수직으로 투사함으로써 상기 위치 얼라인먼트 마크로부터 반사되는 수직입사광의 강도를 기초로하여 장치 좌표시스템상의 퓨즈위치를 결정하는 연산처리단계 및 상기 퓨즈상에 레이저 빔을 투사함으로써 절단하는 단계로 구성되는 반도체장치 제조방법을 제공하는 것이다.
본 발명의 위치 얼라인먼트 마크는 위치 검출 표적과 이들을 둘러싸는 배경으로부터 수직으로 반사되는 광량을 현저하게 다르게 하여 이들 사이의 콘트라스트를 강화하는데 그 잇점이 있다.
더욱이 반도체장치 제조방법에 사용되는 레이저 트리머는 위치 얼라인먼트 마크의 각각의 좌표가 위치 얼라인먼트 마크로부터 반사된 레이저 빔 광의 변화에 따라 장치 기초 좌표시스템을 근거로하여 결정되어 설계 기초 좌표시스템을 장치 기초 좌표시스템으로 변화시키는 변화계수를 계산할 수 있도록 함으로써 레이저 트리밍 작동을 실패할 염려가 없고 트리밍 위치가 정확하게 결정되어 레이저 빔 광이 정확하게 투사되도록 할 수 있다는 점에서 유리하다.
본 발명의 전술한 목적이나 부가적 목적 또는 부가적인 실시예나 장점들은 후술하는 설명 및 본 발명의 기본 사상에 따른 본 발명의 바람직한 실시예를 도시하는 첨부도면을 통하여 통상전문가에게 명백히 드러날 것이다.
이하, 본원 발명의 바람직한 실시예가 첨부도면을 참조하여 상세히 기술될 것이다.
제1a 및 2b도는 본원 발명의 위치 얼라인먼트 마크(1)의 제 1 실시예의 각각 평면도 및 단면도이다. 단면도 즉 제1b도는 제1a도의 A-A선에 따른 것이다.
제1b도와 같이, 전계산화막(10)은 반도체 또는 실리콘기판(12)상에 형성된다. 산화막(10)상에는 위치 검출 표적(2) 및 이 표적(2)을 양면으로 둘러싸는 한쌍의 저 반사영역(3)으로 형성된 포스포-실리케이트글라스(phosphor-silicate glass : PSG) 층(f)이 형성되어 있다. 위치 얼라인먼트 마크(1)는 위치 검출 표적(2) 및 저 반사영역(3)으로 이루어진다. 위치 검출 표적(2) 및 저 반사영역(3)은 레이저 빔 주사방향에 수직으로 연장된다. 위치 검출 표적(2)은 레이저 빔 주사방향으로 소정 폭을 가진다. 이 폭은 레이저 빔에 의하여 형성된 투사된 레이저 반점의 직경에 비해 대략 2배이다. 각각의 저 반사영역(3)은 레이저 빔 주사방향과 수직으로 뻗어있는 복수의 스트립형 알루미늄층(4)으로 이루어진다.
각각의 알루미늄층(4)은 투사된 레이저 반점의 직경에 비해 3배 약간 못미치는, 즉 레이저 빔 주사방향으로 2미크론보다 다소 작은 소정 폭을 가진다. 이 알루미늄층(4)은 투사된 레이저 반점의 반보다도 작은 간격으로, 즉 3미크론보다 작은 간격으로 상호간에 이격되어 있다.
제1b도시와 같이, 플라스마 질화막 또는 PSG막과 같은 커버막(6)은 위치 검출 표적(2) 및 저 반사영역(3) 상에 형성된다. 저 반사영역(3) 상에 형성된 커버막(6)은 제1b도로부터 명백하듯이 단면상이 요철상을 나타낸다. 커버막(6)의 폭이 적합하게 알루미늄층(4)의 대략 내부 반이더라도, 이 간격과 사실상 동일할 수 있음은 물론이다.
위치 얼라인먼트 마크(1)의 예로써, 1030 내지 1060나노미터의 파장 및 6미크론의 직경을 가진 투사된 레이저 반점을 가진 적외선 레이저 빔 광을 투사하는 레이저 빔 광원을 채택하고 있다.
결과적으로 이 위치 얼라인먼트 마크(1)의 예에 있어서, 위치 검출 표적(2)은 레이저 빔 주사방향으로 12미크론의 폭을 가지고 : 각각의 스트립형 알루미늄층(4)은 투사된 레이저 반점의 직경의 6배, 즉 레이저 빔주사방향으로 1미크론의 폭을 가지며 : 레이저 빔 주사방향으로 알루미늄층(4)간의 간격은 투사된 레이저 반점의 직경의 약 4배 즉 약 1.4미크론이며 : 그리고 커버막(6)의 두께는 알루미늄층(4)간의 간격의 빈 즉 0.7미크론이다.
작동은 다음과 같다.
위치 얼라인먼트 마크(1)의 위치를 검출하기 위해 사용되는 레이저 빔 광이 저 반사영역(3) 상으로 투사될 때, 이 레이저 빔 광은 커버막(6) 및 스트립형 알루미늄층(4)으로부터 반사된다. 저 반사영역(3) 상에 형성된 커버막(6)의 표면은 스트립형 알루미늄층(4)에 의하여 요철 형상을 나타내게 한다.
따라서, 알루미늄층(4)의 에지부 및 이 표면에 의하여 반사된 레이저 빔 광은 저 반사영역(3)으로부터 수직으로 반사된 레이저 빔 광량이 상당히 감소되도록 산란된다. 더욱이, 스트립형 알루미늄층(4)의 폭이 레이저 빔 광에 의하여 형성된 투사된 레이저 반점의 직경보다 훨씬 더 작기 때문에, 알루미늄층(4)의 에지부로부터 반사된 레이저 빔 광의 양은 알루미늄층(4)의 평면부로부터의 양보다 더 크다. 따라서, 저 반사영역(3)의 각각의 반사율이 감소된다.
레이저 빔 광이 위치 얼라인먼트 마크(1)의 위치 검출 표적(2)에 도달할 때, 레이저 빔 광은 레이저 빔 광에 의하여 형성된 투사된 레이저 반점의 직경에 대해서 매우 넓은 평면적을 가지는 표적(2)으로부터 수직으로 반사된다. 따라서, 표적(2)으로부터 반사된 레이저 빔 광의 양은 매우 크다. 그러므로 표적(2)의 반사율은 크다. 레이저 빔 광은 표적(2)상에 형성된 커버막(6)으로부터의 또한 반사된다. 커버막(6)으로부터 반사된 레이저 빔 광의 양은 커버막(6)의 두께에 따라 달라진다. 그러나, 그 양은 매우 작아서 표적(2)과 저 반사영역(3) 사이의 광의 세기에 있어서 콘트라스트를 약화시키지 않는다.
상기한 바와같이, 위치 얼라인먼트 마크(1)는 표적(2)과 저 반사영역(3)과의 사이의 콘트라스트를 강화시키도록 표적(2)과 저 반사영역(3)과의 사이에 수직으로 반사된 광에 있어서 상당한 차이를 내게 되어, 이에따른 레이저 빔 광의 날카로운 반사 파형을 얻는 본 발명의 위치 얼라인먼트 마크(1)를 허용하게 된다. 더욱이, 위치 얼라인먼트 마크의 제 1 실시예는 고 반사 알루미늄층(4)이 커버막(6)의 요철 형상을 형성하도록 사용된다는데 특징이 있다. 위치 검출 표적(2)과 동일한 층으로 알루미늄층(4)을 형성함으로써, 저 반사영역 및 위치 검출 표적(2)은 동일 공정으로 형성될 수 있고, 따라서 반도체장치 조립 공정에서 에러를 감소시키게 한다.
이에 더하여, 알루미늄층(4)은 어떤 다른 물질층보다도 더 두껍게 할 수 있다. 그러므로, 커버막(6)의 요철부는 작은 반경의 곡률을 가질 수 있다. 다결정 실리콘층은 대략 0.5미크론 두께보다 더 두껍게 형성될 수 없다. 그러나 알루미늄층은 약 1미크론 두께가지 형성될 수 있다.
결과적으로, 커버막(6)의 표면은 입사 레이저 빔 광을 효율적으로 산란시킬 수 있다. 그러므로 고 반사 알루미늄층(4)이 위치 얼라인먼트 마크(1)에서 사용될 때라도 문제가 없다. 이 경우에, 알루미늄층(4)은 다소 위험한 효과를 낸다.
제2a 및 2b도는 본원의 위치 얼라인먼트 마크(11)의 제 2 실시예의 평면도 및 단면도이다. 제2b도의 단면도는 제2a도의 선 B-B에 다른 것이다.
본 발명의 위치 얼라인먼트 마크(11)의 제 2 실시예는 위치 얼라인먼트 마크(11)의 저 반사영역(3)이 특수의 도트형 알루미늄층(4)으로 이루어진다는데 그 특징이 있다. 따라서, 이 실시예의 저 반사영역(3)의 전체 평면적은 제1a도에 도시한 제 1 실시예의 저 반사영역(3)의 그것보다 더 작고, 이것은 후자가 제1a도에 도시한 복수의 스트립형 알루미늄층(4)으로 형성되기 때문이다. 그러나 전자는 많은 에지부를 가지고 즉 저 반사영역(3)은 더 크다. 게다가, 전자는 저 반사영역(3) 상에 형성된 커버막(6)에서 다수의 요철면을 가진다. 결과적으로, 제 2 실시예의 위치 얼라인먼트 마크(11)의 저 반사영역(3)은 저조한 반사율을 가진다.
따라서, 제 2 실시예의 위치 얼라인먼트 마크(11)의 저 반사영역(3)과 위치 검출 표적(2)과의 반사율에 있어서의 차이는 제 1 실시예의 그것보다 더 크다.
제 2 실시예의 위치 얼라인먼트 마크(11)에 있어서, 도트형 알루미늄층(4)의 폭은 투사된 레이저 반점의 직경의 1/3배 미만이거나 또는 레이저 빔 주사방향에서 2미크론 미만이고 : 그리고 도트형 알루미늄층(4) 사이의 간격은 투사된 레이저 반점의 직경의 1/2 미만이거나 또는 레이저 빔 주사방향으로 3미크론 미만이다. 이것은 제 1 실시예와 유사하다.
제 3 도는 본 발명의 위치 얼라인먼트 마크(21)의 제 3 실시예의 평면도이다.
제 3 실시예는 위치 얼라인먼트 마크(21)의 저 반사영역(3)의 각각이 제 3 도의 격자형에 배치된 복수의 알루미늄층(4)으로 구성되어 있는데 특징이 있다. 이 알루미늄층(4)은 위치 얼라인먼트 마크(1)의 제 1 실시예의 스트립형 알루미늄층(4)에 대하여 위치 얼라인먼트 마크(11)의 제 2 실시예의 도트형 알루미늄층(4)으로 제공된 것과 같이 동일한 저 반사효과를 사실상 제공할 수 있다.
제 3 도에 있어서, 위치 얼라인먼트 마크(21)의 저 반사영역(3)내에 나타낸 블랙 반점은 알루미늄층(4) 및 이들간의 간격을 나타내는 백색 반점을 나타낸다.
제4a 및 4b도는 본 발명의 위치 얼라인먼트 마크(22)의 제 4 실시예의 평면도 및 단면도이다. 제4b도의 단면도는 제4a도의 선 C-C에 따른 것이다.
제4b도에서 명백한 바와같이, 위치 얼라인먼트 마크(22)의 제 4 실시예에서, 견부 형성 알루미늄층(14)은 제 1 PSG층(8) 상에 형성되고, PSG층(16)은 이 견부 형성 알루미늄층(14)상에 형성된다. 더욱이, 위치 검출 표적(2) 및 스트립형 알루미늄층(4)은 제2PSG층(16)상에 형성 알루미늄층(4)은 경사층을 형성하도록 스트립형 알루미늄층(4)을 만든다.
마침내, 커버층(6)은 위치 검출 표적(2) 및 스트립형 알루미늄층(4)상에 형성된다. 견부 형성 알루미늄층(14)은 스트립형 알루미늄층(4) 사이의 간격에 상당하는 스트립형 오목부로 형성되도록 스트립형 알루미늄층(4) 상에 형성된 커버막(6)의 표면을 만든다.
본원 발명의 위치 얼라인먼트 마크(22)의 제 4 실시예는 커버막(6)이 복수의 스트립형 오목부를 가지도록 위치 얼라인먼트 마크(22)의 저 반사영역(3)이 이루어져서, 위치 얼라인먼트 마크(22)의 저 반사영역(3)으로부터 반사된 레이저 빔 광의 양을 상당히 감소시킨다.
제5a 및 5b도는 본원 발명의 위치 얼라인먼트 마크(23)의 제 4 실시예의 평면도 및 단면도이다. 제5b도의 단면도는 제5a도의 선 D-D을 따른 것이다.
제5b도시와 같이, 이 실시예에서 견부 형성 알루미늄층(14)은 PSG층(8)상에 형성되고, PSG층(16)은 이 견부 형성 알루미늄층(14)상에 형성되며, 접촉구멍은 PSG층(16)에 형성된다.
더욱이, 위치 검출 표적(2) 및 오목 알루미늄층(4)은 PSG층(16)상에 형성된다. 이 부분은 견부 형성층(14)과 접촉하게 되도록 PSG층(16)의 접촉 구멍내에 부분적으로 수용된다. 오목 알루미늄층(4)은 PSG층(16)에 형성된 접촉구멍인한 제어오목부를 가진다. 오목 알루미늄층(4) 사이의 간격과 함꼐 오목 알루미늄층(4)의 에지부 및 중앙오목부는 위치 얼라인먼트 마크(23)의 저 반사영역 영역위로 오목 알루미늄층(4) 및 위치 검출 표적(2) 상에 최종적으로 형성된 커버막(6)에서 사실상 만곡형상을 만든다.
결론적으로, 본 발명은 제 5 실시예인 위치 얼라인먼트 마크(23)는 그 위치 얼라인먼트 마크(23)의 각 저 반사영역안의 커버막(6)이 그러한 만곡 표면인 것에 특징이 있다. 이 만곡 표면은 위치 얼라인먼트 마크(23)의 저 반사영역에 반사되는 레이저 빔 광의 양을 상당히 감소시킨다.
부수적으로, 상기 구조에 있어서 오목 알루미늄층(4) 또는 층(14)은 다결정질 실리콘이나 PSG와 같은 다른 어떤 적절한 재료로 만들어질 수 있다. 이 경우 그러한 다른 재료가 본 발명의 효과를 해칠 우려는 대체로 없다.
제6a 내지 6d도는 제2a 및 2b도에 도시된 본 발명 제 2 실시예의 위치 얼라인먼트 마크(11)의 위치 검출 표적(2)에 대한 표적패턴 예시 평면도이고, 위치 검출 표적의 다양한 형상을 둘러싸고 위치는 도트형 알루미늄층(4)을 설명하고 있다.
제6a도는 L형 표적패턴을, 제6b도는 I형 표적패턴을 제6c도는 II형 표적패턴을, 그리고 제6d도는 제 2 실시예인 위치 얼라인먼트 마크의 위치 검출 표적의 교차형 또는 ＋형 표적패턴을 나타내고 있다.
제7a 내지 7c도는 본 발명 위치 얼라인먼트 마크의 측정된 반사율 데이타그래프를, 제7a' 내지 7c'도는 종래 타입의 위치 얼라인먼트 마크의 측정된 반사율 데이타 그래프를 나타내고 있다.
제7a 및 7a'도에서 도시한 각 위치 얼라인먼트 마크에서 보면 마크의 커버막은 표준두께를 가지고, 제7b 및 7b'도에서 도시한 각 위치 얼라인먼트 마크에서 보면 마크의 커버막은 그 표준값보다 0.1미크론 작은 두께를 가지고, 제7c 및 7c'도에서 도시한 각 위치 얼라인먼트 마크에서 보면 마크의 커버막은 그 표준값보다 0.1미크론 큰 두께를 가지고 있다.
제7a 내지 7c도의 그래프에서 명확한 바와같이 본 발명 위치 얼라인먼트 마크의 커버막 두께는 마크의 커버막 두께의 변동에 관계없이 마크의 반사율에 거의 영향을 미치지 않는다. 따라서 저 반사영역(3) 또는 산란 패턴 영역 및 위치 검출 표적 또는 마크의 표적패턴 영역 사이의 콘트라스트가 강화되게 한다.
이와 반대로, 제7a' 내지 7c'도의 그래프에서 명확한 바와같이 산란 패턴을 가지지 않는 종래의 위치 얼라인먼트 마크는 마크의 커버막 두께에 관계없이 저 반사영역 또는 전계산화막 실리콘(SiO2) 및 위치 검출 표적 또는 마크의 표적패턴 영역 사이의 콘트라스트를 약화시킨다.
제8a 및 제8b도는 각각 본 발명 위치 얼라인먼트 마크(24)의 제 6 실시예의 평면도 및 단면도이다.
제8b도의 단면도는 제8a도의 E-E선을 따라 절단한 것이다. 제8b도에서 명확한 바와같이, 위치 얼라인먼트 마크(24)의 제 6 실시예에서 PSG층(8)은 전계산화막 위에 형성된다. 더욱이 표적(2)을 양면으로 둘러싸는 고 반사영역 및 위치 검출 표적은 PSG층 위에 형성된다. 마크의 위치 검출 표적은 레이저 빔 주사방향에 수직한 복수의 스트립형 알루미늄층으로 구성된다.
마크의 각 고 반사영역(18)은 레이저 빔 주사방향으로 투사된 레이저 표적의 직경보다 약 2배의 폭을 가진다.
PSG로 만들어진 커버막(6)은 위치 검출 표적(2) 및 고 반사영역(18)상에 형성된다. 제8b도에서 보는 바와같이, 스트립형 알루미늄층(20)은 오목볼록 형상을 갖도록 커버막의 표면이 층(20)상에 형성되게 한다.
다음 작동을 설명한다. 레이저 빔 광이 자신의 주사 동작으로 마크(24)의 고 반사영역(18)위에 투사되면 고 반사율로 수직으로 반사된다. 그러나 레이저 광선이 자신의 주사동작으로 마크(24)의 위치 검출 표적 위에 투사되면 커버막(6) 및 스트립형 알루미늄막(20) 양자에 의해 반사된다. 마크(24)의 스트립형 알루미늄상(20) 위에 형성된 커버막(6)의 표면이 오목볼록 모양을 하고 있기 때문에 일시적인 레이저 광선은 커버막은 오목볼록 표면 및 알루미늄막(20)의 에지 부분에 의해 산란된다. 따라서 수직으로 반사하는 광량은 마크안에서 대단히 감소한다.
달리 말하면, 마크(24)의 각 스트립형 알루미늄막이 레이저 빔 주사방향으로 투사된 레이저 표적의 지름보다 매우 작은 폭을 가지기 때문에 알루미늄 레이저(20)위에 투사된 레이저 빔 광의 대부분이 요철부 및 알루미늄막(20)의 에지부 양자에 의해 산란되며, 그로인해 마크(24)의 알루미늄막(20)으로부터 수직하게 반사되는 광의 양은 마크(24)의 각 고 반사영역(18)에서 반사되는 것보다 매우 작게 된다. 따라서, 위치 검출 표적(2) 및 고 반사영역(18) 사이의 콘트라스트는 본 발명 위치 얼라인먼트 마크(24)에서 대단히 강화된다.
본 발명의 제 6 실시예의 마크(24)는 요철 표면을 가지는 위치-검출 표적(2)이 입사레이저 빔 광의 주요부를 산란시키고 그래서 표적(2)으로부터 수직으로 반사된 광의 양을 상당히 감소시키며, 고 반사영역(18)은 입사레이저 빔 광을 효율적으로 반사시켜 마크(24)의 고 반사영역(18)으로부터 수직으로 광을 반사시키는 광의 양을 상당히 증가시키는 것을 특징으로 한다.
그래서, 제 6 실시예에는 제 1 실시예에 대하여 레이저 빔 광상에 역효과를 가진다(즉, 제 6 실시예의 마크(24)의 표적(2)은 제 1 실시예의 마크(1)의 저-반사영역(3)과 같은 반사효과를 가지며, 반면에 마크(24)의 고 반사영역(18)은 제 1 실시예의 마크(1)의 표적(2)과 같은 반사효과를 가진다).
결과적으로, 상기 기술로부터 명확한 바와같이, 마크(24)의 위치-검출 표적(2)은 제 3 도 내지 5도에 도시된 것처럼 다른 줄무늬 형태의 층, 도트형태의 층과 장기판형태로 배치된 층과 같은 다수의 적합하게 형성된 알루미늄 층으로 구성될 수 있다.
상기에서 기술된 것처럼, 위치-얼라인먼트 마크(24)의 제 6 실시예는 로트(lot) 생성에서의 변화에 의하여 생기게 되는 커버막(6)의 두께의 변화에 관계없이 표적(2)과 고 반사영역(18) 사이의 대비를 충분히 강화할 수 있어, 레이저 트리밍 동작에 동반되는 정확한 위치 얼라인먼트를 허용하게 된다.
더욱이, 위치 얼라인먼트 마크(24)의 제 6 실시예는 종래의 알루미늄 위치 얼라인먼트 패턴상에 형성되는 커버막을 제거하기 위한 에칭공정을 제거할 수 있다. 에칭공정은 커버막의 두께에서의 변화에 의하여 야기되는 소위 빛의 중첩반사를 사전에 제거하기 위하여 요구된다. 빛의 중첩반사는 위치 검출 표적과 위치 얼라인먼트 마크의 배경 사이의 대비를 상당히 악화시킨다. 말하자면, 본 발명의 제 6 실시예의 마크(24)의 위치 검출 표적(2)은 L, I, H형, 직교형 또는 ＋형과 같은 임의의 다른 적절한 형태를 가정하기 위하여 적절히 수정될 수 있다.
더욱이, 제 1 도 내지 제 5 도와 제 8 도에 도시된 위치 얼라인먼트 마크의 저 반사영역(3)은 물질이 영역(3)으로부터 수직으로 반사된 빛의 양을 감소시키는데 효과적이라면 알루미늄에 추가로 임의의 다른 적합한 물질로 이루어질 수도 있다. 더욱이, 제2a와 제2b도에 도시된 본 발명의 위치 얼라인먼트 마크(11)의 제 2 실시예에서, 도트형태의 알루미늄층(4)이 사각형, 원형 및 직사각형 형태와 같은 다른 적절한 형태로 될 수도 있다.
지금, 레이저 트리밍 동작을 시행하기 위한 본 발명의 장치(이후에 레이저 트리밍장치로 언급됨)가 여분의 비트(26)를 위하여 퓨즈(26)의 부분을 절단하는 동작과 관련하여 기술될 것이다.
제 9 도는 여분의 비트(26)의 회로의 극단적으로 단순화된 예를 도시한다. 제 9 도에 도시된 것처럼, 퓨즈(27)와 저항기(28)가 단자("a")와 접지단자(c)사이에 병렬로 접속되고, 퓨즈(27)와 저항기(28)사이에 위치하는 중간접속(b)이 인버터(29)에 접속된다.
이 회로에서, 퓨즈(27)가 R의 저항을, 저항기가 2R의 저항을 가지며 단자("a")에 나타나는 전압치가 Vcc일 때, 접속(b)에서의 전압은 Vcc 또는 2Vcc/3의 2/3가 되도록 측정되며 퓨즈(27)는 절단되지 않는다. 퓨즈(27)가 절단된 후에, 접속(b)에서 나타나는 전압은 0이 된다.
결과적으로, 2/3Vcc와 0이 각각 논리치(1)와 논리치(0)에 해당되도록 하는 것이 가능하다. 결과적으로, 어드레스 메모리(ROM)의 인스텝형성으로써 퓨즈(27)의 절단동작을 사용하는 것이 가능하다.
제10도는 제 9 도에 도시된 여분의 비트(26)을 위한 퓨즈부(27)와 퓨즈부를 통하여 통과하는 절단선을 따라서 취한 본 발명의 위치 얼라인먼트 마크를 포함하는 반도체장치의 개략횡단면도이다.
반도체장치에서, 전계산화막(10)이 반도체기판(12)상에 형상되고 제1PSG층(8)이 산화막(10)상에 형성된다. 다결정질 실리콘 또는 유사한 물질로 만들어지는 여분의 비트(26)를 위한 퓨즈(27)의 부분이 제1PSG층(8) 상에 형성된 후에 제2PSG층(8')이 제1PSG층(8)상에 배치된다. 여분의 비트(26)을 위한 퓨즈(27)에 해당하는 영역을 제외하고 제2PSG층(8')은 본 발명의 제 1 실시예의 위치 얼라인먼트 마크(1)의 표적과 실질적으로 동일한 구성을 가지는 편평한 층으로 형성되는 위치 검출 표적(2)과 본 발명의 제 1 실시예의 마크(1)에서의 표적(2)을 사이에 끼우는 줄무늬 형태의 알루미늄층(4)으로 형성되는 저 반사영역(3)을 수용한다.
예컨대 PSG 또는 플라즈마 질화물로 이루어진 커버막(6)은 위치 검출 표적(2)과 저 반사영역(3) 상에 형성된다. 제11도는 여분의 비트(26)가 형성되고 본 발명의 다른 실시예의 위치 얼라인먼트 마크(31)가 배치된 집적회로(IC)칩(30)의 개략평면도를 도시하며, 여분의 비트(26)를 위한 퓨즈(27)의 부분이 또한 도시된다.
제11도로부터 명백한 것처럼, 각각의 위치 얼라인먼트 마크(31)가 I - 모양의 위치 검출 표적(32a 및 32b)에 제공된다. 표적(32a)은 x축(이후에 x축 표적(32a)으로 언급됨)상에, 표적(32b)은 y축(이후에 y축 표적(32b)으로 언급됨)에 있다. 1쌍의 x축 표적(32a)과 y축 표적(32b)이 IC칩(30)의 각 가장자리부에 제공된다. 그래서 4쌍이 있다.
제13도는 본 발명의 레이저 트리밍장치(34)의 실시예의 개략도이다. 장치(34)에서, 본 발명의 위치 얼라인먼트 마크가 사용된다. 다음에, 장치(34)가 제13도와 관련하여 기술된다.
본 발명의 레이저 트리밍장치에서, 레이저 트리밍 광원(36)이 크립톤 아트램프와 같은 여기광원(35a)으로 구성되며, ND/YAG(네오디뮴/이트륨-알루미늄-가네트) 결정과 같은 적절한 확대물질로 이루어지는 레이저봉(35b) 및 적합한 거울이 공진자(resonator)를 형성한다. 동작시, 레이저 빔 광원(35)은 고도의 시간 - 또는 위상-간섭을 갖춘 간섭광 또는 평면파를 발한다.
그래서, 레이저 빔은 높게 방향성을 띤다. 여분의 비트(26)를 위한 퓨즈(27)가 Q-스위칭소자(37)를 작동시킴으로써 절단되는 경우, Q-스위칭소자(37)는 좁은 펄스지속주기와 생략되는 큰 피크출력을 가지는 큰 펄스를 허용하기 위하여 온이 된다. 동작시에, 레이저 트리밍장치(34)의 감쇠소자(38)는 웨이퍼(44)를 정렬시키기 위하여 적합한 정도로 레이저 빔 광의 강도를 감소시킨다. 추가로, 레이저 트리밍장치(34)의 빔 확장기(39)는 레이저 빔 광을 얇은 플럭스 상태로부터 상대적 두꺼운 플럭스 상태로 변환시킨다.
더욱이, 동작시에, 레이저 트리밍장치(34)의 Q-스위칭소자(37), 감쇠소자(38) 및 빔확장기(38)를 통과한 후에 제 1 반투명거울은 레이저 빔 광원(36)으로부터 투사된 레이저 빔 광원의 일부가 거울(40)을 통하여 통과하는 것을 허용하고, 그래서 입사광 파워 미터(41)상으로 그것이 투사되는 것을 허용한다. 반투명 거울(40)로부터 반사되는 레이저 빔 광의 다른 부분은 레이저 트리밍장치(34)의 대물렌즈(42)상으로 투사된다. 대물렌즈(42)는 레이저 빔 광의 촛점제어를 시행하기 위하여 사용된다. 촛점제어동작의 완결후에 그렇게 제어된 입사레이저광이 레이저 트리밍장치(34)의 x-y 스테이지(43)상에 장착된 웨이퍼(44)상으로 투사된다. 웨이퍼(44)는 여분의 비트(26)와 위치 얼라인먼트 마크(31)가 형성되는 위에 IC칩을 운반한다. Q-스위칭 소자(37), 감쇠소자(38), 빔확장기(39), 반투명거울(40) 및 대물렌즈(42)가 레이저 빔 투사수단을 구성한다. 레이저 트리밍장치(34)의 제 2 반투명거울(45)은 웨이퍼(44)로부터 반사되는 광의 일부를 더 반사시킨다. 이 부분은 대물렌즈(42)와 반환경로상의 제 1 반투명거울을 통하여 통과한다.
결과적으로, 제 2 반투명거울(45)은 거기로부터 더 반사된 광의 일부가 레이저 트리밍장치(34)의 TV모니터 카메라(46)로 들어가게 한다. 대물렌즈(42)와 제 1 반투명거울(45)에 추가로 제 2 투명거울(42)을 통과하는, 웨이퍼(44)로부터 반사된 광의 나머지 부분이 레이저 트리밍장치(34)의 반사광파워 미터(47)로 들어간다.
결과적으로, 장치(34)의 조작자가 위치 얼라인먼트 공정과 레이저 트리밍공정동안 TV모니터 카메라(46)를 통하여 웨이퍼(44)의 상태를 확실히하는 것이 가능하다.
레이저 트리밍장치(34)는 다음과 같이 동작된다. 입사광 파워미터(41)는 입사광의 강도를 측정하고 반사율 계산회로(48)에 입사광 강도 신호를 발한다. 또한, 반사광 파워미터(47)는 반사된 광의 강도를 측정하고 반사율 계산회로(48)에 반사광 강도 신호를 발한다.
이러한 신호에 기초하여, 반사율 계산회로(48)는 반사광강도내 입사광강도의 비율, 즉, 반사율을 계산한다. 그러면 그것은 동작시 전체 레이저 트리밍장치(34)를 제어하는 연산처리수단(49)에 반사율 데이타를 발한다. 레이저 트리밍장치(34)에서, 연산처리수단(49)에 접속되는 메모리수단(50)은 제 1 메모리부(50a), 제 2 메모리부(50b), ROM(50c) 및 RAM(50d)을 포함한다.
제 1 메모리부(50a)는 여분-칩 데이타, 어드레스 데이타 등과 같은 기본 테스트 데이타를 기억하고 : 제 2 메모리부(50b)는 여분의 비트(26)를 위한 위치 얼라인먼트 마크와 퓨즈(27)의 위치 검출 표적(2)의 좌표와 같은 디자인 패턴으로부터의 위치와 절단조건데이타를 기억하고 : 그리고 ROM(50c)은 연산처리수단이 다양한 제어를 인에이블하게 하기 위한 프로그램을 기억한다.
반사율 계산회로(48)에 의하여 계산된 반사율에 기초하여, 연산처리수단(49)은 레이저 트리밍장치(34)의 실제 좌표시스템에 근거한 위치 얼라인먼트 마크의 x축 표적과 y축 표적의 좌표를 계산한다(이후에 장치-기초 좌표시스템으로 언급됨). 동시에, 연산처리수단(49)은 상기의 수단(49)에서 장치-기초 좌표시스템상에 근거한 위치 얼라인먼트 마크의 x축 표적과 y축 표적의 좌표가 디자인에서 사용되는 시스템(이후에 설계-기초 좌표시스템으로 언급된)의 위치 얼라인먼트 마크의 x축 표적과 y축 표적의 세로중심선의 기억된 좌표와 비교되도록 하기 위하여 메모리수단(50)에 기억된 필요한 데이타를 판독한다. 그래서, 장치 좌표시스템에 근거한 데이타를 설계 좌표시스템에 근거한 데이타로 변환하기 위한 변환계수가 레이저 트리밍장치(34)의 연산처리수단(49)에서 결정된다.
이러한 변환계수를 이용하여, 장치-기초 좌표시스템 위해 여분의 칩을 위한(절단될) 퓨즈(27)의 실제 좌표는 설계-기초 좌표시스템 위에 여분의 칩을 위한(절단될) 퓨즈(27)의 미리 기억된 좌표에 기초하여 연산처리수단(49)에서 결정된다. 그리하여, 전체 레이저-트리밍장치(33)는 연산처리수단(49)에 의하여 제어된다.
동작중에, 메모리수단(50)에 구비된 RAM(50d)는 장치 좌표시스템에 기초하여 변환계수와(절단될) 퓨즈의 위치 모두를 임시로 기억한다. 이 데이타는 동작중에 필요할 때마다 연산처리수단(49)에 의하여 RAM(50d)로부터 판독된다.
x-y 스테이지(43)는 연산처리수단(49)으로부터 발생된 명령에 따라 x 및 y방향으로 스테이지 구동수단(51)에 의하여 구동된다. 그리하여, 웨이퍼(44)의 여분의 비트(26)를 위한(절단될) 퓨즈의 위치는 x-y 스테이지(43) 위에 장치되어 웨이퍼(44) 위의 투사된 레이저 반점의 위치와 일치하게 된다. 투사된 레이저 반점은 레이저-트리밍장치(34)의(제13도에 도시된) 상기 광학시스템을 통과하는 레이저 빔 광에 의하여 생긴다.
연산처리수단(49)으로부터 발생된 지시에 따라서, 레이저 트리밍장치(34)의 광원구동수단(52)은 위치 얼라인먼트 동작이 실행될 때 Q-스위칭 소자(37)과 감쇠소자(38)를 온 및 오프함으로써 레이저 펄스 강도를 조절하며, 그리하여 방출될 때에 레이저 빔 광의 강도가 위치-얼라인먼트 동작중에 제어된다.
다음, 레이저 트리밍의 동작은 제14도에서 설명한 위치 얼라인먼트 단계로부터 레이저-펄스방출 단계까지의 처리순차 범위를 참조하여 기술된다.
첫째, 위치 얼라인먼트 동작은 장치 좌표시스템을 기초하여(제11도 및 제12도에 도시된) 칩(30)위에 위치한 위치 얼라인먼트 마크의(제12도에 도시된) 교차점(33)을 검출하여 실행된다. 교차점(33)은 제12도에 도시된 바와같이, 위치 얼라인먼트 마크(31)의 x-축 표적(32a)의 세로방향 중심선과 위치 얼라인먼트 마크(31)의 y축 표적(32b)의 세로방향 중심선이 교차하는 점이다. 제11도 및 12도에 도시된 실시예에서, 한쌍의 위치 얼라인먼트 마크(31)는 칩(30)의 매 코너부분에 놓이기 때문에, 칩(30)에 나타나는 교차점의 총수는 4개이다.
제12도는 교차점(33)의 일예이다. 위치 얼라인먼트 적어도 한쌍의 교차점(33)을 검출함으로써 충분하게 이루어질 수 있다. 위치 얼라인먼트의 정확도는 검출된 교차점(33)의 수가 증가함에 따라 증가한다. 교차점(33)의 검출은 그에 대응하는 각각의 x-축 표적(32a)과 각각의 y축 표적(32b)를 검출함으로써 이루어진다.
제14도에 도시된 처리순차의 단계 1(이후로 ST1으로 함)에서, 제 1 교차점의 위치는 단계(1x)(이후로 ST1x로 함)에서 x-축 표적(32a)과 단계(1y)(이후로 ST1y로 함)에서 y-축 표적(32b)으로부터 검출된다. 즉, 제14도에 도시된 바와같이 ST1은 ST1x와 ST1y로 구성된다.
제15도는 x-축 표적(32a)를 검출하는 ST1x의 처리순차를 보여준다.
ST1x은 일련의 보조-단계 ST1x1, ST1x2, ST1x3 및 ST1x4로 구성된다. ST1x1에서, 제13도에 도시된 레이저-트리밍장치(34)의 반사율 계산회로(48)는 장치-기초 좌표시스템을 기초하여 x-축 표적(32a)의 중심위치를 결정하기 위하여 반사율을 계산한다. 즉, ST1x1에서, x-y 스테이지(43)는 x-축 방향으로 이동됨으로 레이저 빔 광은 웨이퍼(44)위의 예상 표적 위치 주위의 특정 영역을 주사할 수 있다.
이러한 특정영역은 x-축 방향으로 길이가 ±20부터 ±80미크론의 범위가 된다. 웨이퍼(44)상의 레이저 빔 광으로 특정영역에 상기 주사 사이클이 매통과시에, 레이저 트리밍장치(34)의 반사율 계산회로(48)는 반사율에 대한 약 1024편의 디지탈 정보를 얻는다. 그리하여, 위치 얼라인먼트 마크(31)의 산란패턴과 동일마트(31)의 표적패턴 사이에 반사율의 차이를 기초하여, 레이저 빔 주사방향으로의 표적 폭은 장치 좌표시스템에 놓이게 된다. 엄격히 말하면, 장치 좌표시스템에 입각한 표적의 폭은 위치 얼라인먼트 마크(31)의 위치 검출 표적의 에지부분에 의하여 산란된 광으로 인하여 설계 좌표시스템에 입각한 표적의 설계 폭과 일치하지 않는다.
결과적으로, 장치 좌표시스템에 입각하여 반사율을 측정하여 결정된 위치 검출 표적(2)의 실제 폭이 설계 좌표시스템에 입각한 위치 검출 표적의 설계 폭과 비교되어서 위치 얼라인먼트 마크(31)의 위치 검출 표적(2)의 세로방향 중심선 x-좌표가 결정된다.
ST1x2에서, 레이저 트리밍장치(34)의 x-y 스테이지(43)는 y축 방향으로 스테이지 구동장치(51)에 의하여 약 5 내지 7미크론이 이동되며, 그리하여 ST1x1에서 실행된 것과 거의 동일한 동작이 다른 부분에서 실행되어 위치 검출 표적의 세로방향 중심의 x-좌표를 결정한다.
ST1x3에서, 한쌍의 위치 검출 표적의 세로방향 중심선에서 결정된 x-좌표 사이의 차이가 결정되어서 이 차이가 예컨대 0.3미크론인 세팅 공차 범위에 있는지 여부를 판단하게 된다. 그 차가 세팅 공차보다 크다면, 상기 보조 단계는 여러번 반복된다. 매번, x-y 스테이지(43)은 y축 방향으로 5 내지 7미크론이 이동된다. 그 차가 세팅 승차보다 작다면, 다음 보조단계, 즉 ST1x4가 실행된다.
ST14에서, 최소에러를 가지는 2편의 데이타가 상기 보조단계에서 결정된 위치 검출 표적의 x-좌표 데이타로부터 선택된다. 그리하여, 이 2편의 데이타의 평균치가 계산되어 장치 좌표시스템에 입각하여 x-축 표적의 측정점의 x-좌표를 결정한다.
상기 기술에서와 같이, 제14도에 도시된 제 1 점의 x-좌표는 제15도에 도시된 ST1x1부터 ST1x4 범위의 보조단계를 거쳐서 계산된다. 더욱이, y-축 표적의 위치를 검출하는 단계(ST1y)가 x-축 표적의 위치를 검출하는데 이용한 ST1x에서 단순히 x-축을 y-축으로 대치함으로서 실행된다. 그리하여, ST1y는 장치 좌표시스템에 입각한 y-축 표적의 y-좌표를 결정할 수 있다. 그 결과로, ST1은 장치 좌표시스템에 입각하여(제14에 도시된) 제 1 점에 대한 x 및 y 좌표 모두를 결정할 수 있다.
제14도에 도시된 제2, 제3 및 제 4 점의 위치를 결정하기 위하여, 단계(2), 단계(3) 및 단계(4)(이후로 ST2, ST3 및 ST4로 언급함)이 ST1에서와 같이 동일한 방법으로 실행된다. 그러므로 여기서는 ST2, ST3 및 ST4를 기술하지 않겠다.
적어도 ST1 및 ST2, 필요하다면 ST3 및 ST4를 실행함으로써, 장치 좌표시스템에 입각하여 적어도 칩(30)의 제1 및 제 2 위치의 좌표를 결정하는 것이 가능하며 칩(30)이 x-y 스테이지의 웨이퍼(44)위에 형성된다.
필요하다면, 장치 좌표시스템에 입각하여 ST1 및 ST2에 더하여 제3 및 제 4 점의 좌표를 결정하는 것이 가능하다. 단계 5(이후로 ST5로 언급함)에서, 장치 좌표시스템에 입각한 데이타를 설계 좌표시스템에 입각한 데이타로 변환하기 위한 변환계수가 계산된다. 이러한 계산은 실제 x 및 y좌표(장치 좌표시스템에 입각한 적어도 제1 및 제 2 점 위치, 실제 좌표는 ST1 및 ST2에서 결정됨)를 사전에 기억된 x 및 y좌표(설계 좌표시스템에 입각한 적어도 제1 및 제 2 점 위치에서의)와 비교함으로써 행된다.
예컨대, 장치 좌표시스템에 입각한 제 1 점 및 제 2 점의 실제 위치와 설계 좌표시스템에 입각한 제1 및 제 2 점의 사전 기억위치 사이의 좌표 및 방향에서의 차이를 비교함으로써, 반도체 제조공정에서 일어나는 장치패턴의 확장 및 축소를 결정하는 것이 가능하다. 또한 장치 좌표시스템에 입각한 데이타를 설계 좌표시스템에 입각한 데이타로 변환하는 변환계수를 계산하는 것이 가능하다. 그리하여, 단계(6)(이후로 ST6로 언급함)에서, (절단될) 퓨즈(27)의 좌표는 설계 좌표시스템에 입각하여 퓨즈의 위치 데이타에 더하여 여분의 칩 데이타 및 어드레스 데이타와 같은 사전 테스트 데이타를 기억하는(제13도에 도시된) 메모리수단(50)으로부터 판독된다.
다음, 단계 7(이후로 ST7로 언급함)에서 장치 좌표시스템에 입각한(절단될) 퓨즈(27)의 실제 좌표는 ST5에서 계산된 변환계수에 입각하여 결정되며, 설계 좌표시스템에 입각하여(절단될) 퓨즈(27)의 사전 기억 좌표에 더하여, 좌표에 미리 기억될 데이타는 ST6에서 메모리수단(50)으로부터 판독된다.
그리하여 ST8에서 얻은 데이타가 파일에 저장된다. 단계 9(이후로 ST9로 언급함)에서, ST8에서 정리된 데이타에 따라서, x-y 스테이지(43)의 위치는 스테이지 구동수단(51)에 의하여 조절되며 여분의 비트(26)용의(절단될) 퓨즈(27)에 레이저 빔 광을 투사하며, 퓨즈(26)는 웨이퍼(44)에 의하여 실행되어진다. x-y 스테이지(43)의 조정이 완결된 후에, 레이저 트리밍장치(34)는 레이저 펄스를 웨이퍼(44)에 투사시킨다. 그러므로, 파일에 따라서, x-y 스테이지(43)의 얼라인먼트 및 레이저 펄스의 방출이 여러번 반복된다.
상기에서와 같이, 본 발명에서, 위치 얼라인먼트 마크로부터 반사된 레이저 빔 광의 양이 측정되어 위치 얼라인먼트 마크의 반사율을 결정하게 된다. 그리하여, 결정된 반사율의 변화에 입각하여, 적어도 위치 얼라인먼트 마크의 교차점의 2 실제 x-좌표 및 2 실제 y-좌표는 장치 좌표시스템에 입각하여 결정된다. 같은 시간에, 장치 좌표시스템에 입각한 교차점의 실제 위치 데이타는 실제 좌표시스템에 입각한 교차점의 사전 기억 위치와 비교되어서 장치 좌표시스템에 입각한 교차점의 실제 위치 데이타를 설계 좌표시스템에 입각한 교차점의 사전 기억 위치 데이타로 변환하는 변환계수를 계산하게 된다. 그리하여 계산 변환계수와 설계-기초 좌표시스템의 퓨즈의 사전 기억 데이타에 더하여 여분의 칩 데이타 및 어드레스 데이타와 같은 사전 테스트 데이타를 이용하며(절단될) 퓨즈의 위치가 장치 좌표시스템에 입각하여 정확하게 결정됨으로 레이저 빔 광은 퓨즈에 정확하게 투사된다. 그러므로 제13도에 도시된 본 발명의 레이저 트리밍장치(34)에서, 여분의 비트용 퓨즈에 대하여 절단 고장의 위험이 거의 없다.
부수적으로, 본 발명의 상기 실시예에서, 위치 얼라인먼트 마크와 레이저 트리밍장치 모두가 여분 비트를 위한 퓨즈를 절단하는 동작에 이용되도록 기술되어 있다할지라도 또한 이것은 다른 응용분야에도 이용될 수 있다.
상기에서와 같이, 레이저 빔 광 시스템과 같은 광학 시스템으로 실행된 위치 얼라인먼트 동작에서, 본 발명의 위치 얼라인먼트 마크는 마크와 그 배경사이에 반사된 레이저 빔 양에 있어서 큰 차이를 둠으로써 마크와 그 배경사이의 콘트라스트를 상당히 강화시킨다. 이 강화된 콘트라스트는 정확한 위치 얼라인먼트를 용이하게 하도록 소위 SN율을 상당히 개선시킨다.
더욱이, 본 발명의 레이저 트리밍장치 및 본 발명의 레이저 트리밍 방법에서, 트리밍되는 위치가 정확하게 결졍되며 빔 광이 이 위치에 정확하게 투사되기 때문에, 이 위치에 대한 트리밍 실패의 위험이 거의 없다.

Claims (20)

  1. 제 1 광반사막 : 상기 제 1 광반사막과 인접하고 떨어져서 제공되는 상기 제 1 광반사막보다 작은 다수의 제 2 광반사막 : 및 상기 제1 및 제 2 광반사막을 덮는 광투막으로 구성되며, 여기서 상기 제1 및 제 2 광반사막은 이들 사이의 영역보다 높은 반사성을 가지며, 상기 다수의 제 2 광반사막은 서로 분리된채 배열되고 요철면을 형성한 상기 광투막으로 덮히는 것을 특징으로 하는 위치 얼라인먼트 마크.
  2. 제 1 항에 있어서, 위치 검출 광을 수직반사시키는 평면부를 갖는 반사영역은 상기 제 1 광반사막을 상기 광투막으로 덮음으로써 얻어지고, 수직반사를 감소시키기 위해 상기 위치 검출 광을 산란하는 요철면을 갖는 수직반사 감소영역은 상기 제 2 광반사막을 상기 광투과막으로 덮음으로써 얻어지는 것을 특징으로 하는 위치 얼라인먼트 마크.
  3. 제 1 항에 있어서, 상기 다수의 제 2 광반사막은 위치 검출 광의 주사방향과 직각으로 연장된 스트립으로 형성되는 것을 특징으로 하는 위치 얼라인먼트 마크.
  4. 제 1 항에 있어서, 상기 다수의 제 2 광반사막은 도트패턴으로 형성되는 것을 특징으로 하는 위치 얼라인먼트 마크.
  5. 제 1 항에 있어서, 상기 다수의 제 2 광반사막은 바둑판무늬의 패턴으로 형성되는 것을 특징으로 하는 위치 얼라인먼트 마크.
  6. 제 2 항에 있어서, 상기 수직반사 감소영역은 스트립이 위치 검출 광의 주사방향에 직각으로 연장되도록 상기 다수의 제 2 광반사막이 전체 덮어지는 경사를 형성한 베이스막을 구비한 것을 특징으로 하는 위치 얼라인먼트 마크.
  7. 제 2 항에 있어서, 상기 수직반사 감소영역은 도트패턴을 형성하기 위해서 각각이 중심에서 오목형상을 가지는 상기 다수의 제 2 광반사막이 전체 덮여지는 오목부를 형성한 베이스막을 구비한 것을 특징으로 하는 위치 얼라인먼트 마크.
  8. 제 2 항에 있어서, 상기 수직반사 감소영역은 I 형상이며 상기 반사영역에 둘러싸여진 것을 특징으로 하는 위치 얼라인먼트 마크.
  9. 제 2 항에 있어서, 상기 수직반사 감소영역은 L형상이며 상기 반사영역에 둘러싸여진 것을 특징으로 하는 위치 얼라인먼트 마크.
  10. 제 2 항에 있어서, 상기 수직반사 감소영역은 II형상이며 상기 반사영역에 둘러싸여진 것을 특징으로 하는 위치 얼라인먼트 마크.
  11. 제 2 항에 있어서, 상기 수직반사영역은 ＋형상이며 상기 반사영역에 둘러싸여진 것을 특징으로 하는 위치 얼라인먼트 마크.
  12. 제 2 항에 있어서, 상기 반사영역은 I 형상이며 상기 수직반사 감소영역에 둘러싸여진 것을 특징으로 하는 위치 얼라인먼트 마크.
  13. 제 2 항에 있어서, 상기 반사영역은 L형상이며 상기 수직반사 감소영역에 둘러싸여진 것을 특징으로 하는 위치 얼라인먼트 마크.
  14. 제 2 항에 있어서, 상기 반사영역은 II형상이며 상기 수직반사 감소영역에 둘러싸여진 것을 특징으로 하는 위치 얼라인먼트 마크.
  15. 제 2 항에 있어서, 상기 반사영역은 ＋형상이며 상기 수직반사 감소영역에 둘러싸여진 것을 특징으로 하는 위치 얼라인먼트 마크.
  16. 제 1 항에 있어서, 상기 제1 및 제 2 반사막은 알루미늄으로 이루어진 것을 특징으로 하는 위치 얼라인먼트 마크.
  17. 제 1 항에 있어서, 상기 광투과막은 포스포-실리케이트 글라스로 이루어진 것을 특징으로 하는 위치 얼라인먼트 마크.
  18. 제 1 항에 있어서, 상기 광투과막은 플라즈마 질화물 막으로 이루어진 것을 특징으로 하는 위치 얼라인먼트 마크.
  19. 제 2 항에 있어서, 상기 수직반사 감소영역의 요청 광투과막은 상기 다수의 제 2 광반사막의 평면부, 에지부 및 갭부에 형성되는 것을 특징으로 하는 위치 얼라인먼트 마크.
  20. 패터닝된 광반사막을 가지며, 위치 검출 광을 반사하는 표적패턴과 상기 표적패턴보다 훨씬 작은 미세소자의 패턴을 갖는 위치 얼라인먼트 마크로 구성되며, 여기서 상기 표적패턴과 미세소자는 이들 사이의 영역보다 높은 반사성을 가지며, 상기 광반사막은 미세소자의 패턴상에서 요철면을 형성하는 광투과막으로 덮여져서 수직입사광이 상기 요철면상에서 산란되는 것을 특징으로 하는 반도체장치.
KR1019910003926A 1990-03-12 1991-03-12 얼라인먼트마크및반도체장치 KR950002171B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6059390 1990-03-12
JP2-060593 1990-03-12

Publications (1)

Publication Number Publication Date
KR950002171B1 true KR950002171B1 (ko) 1995-03-14

Family

ID=13146690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003926A KR950002171B1 (ko) 1990-03-12 1991-03-12 얼라인먼트마크및반도체장치

Country Status (4)

Country Link
US (1) US5528372A (ko)
EP (1) EP0446857B1 (ko)
KR (1) KR950002171B1 (ko)
DE (1) DE69120989D1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239976B2 (ja) * 1994-09-30 2001-12-17 株式会社東芝 アライメントマーク、半導体装置の製造方法および半導体装置
DE4442596C1 (de) * 1994-11-30 1996-04-04 Heidelberg Instruments Mikrotechnik Gmbh Verfahren zur Korrektur von Positionsmeßfehlern
US5538924A (en) * 1995-09-05 1996-07-23 Vanguard International Semiconductor Co. Method of forming a moisture guard ring for integrated circuit applications
JP2870461B2 (ja) * 1995-12-18 1999-03-17 日本電気株式会社 フォトマスクの目合わせマーク及び半導体装置
US6759628B1 (en) * 1996-06-20 2004-07-06 Sony Corporation Laser annealing apparatus
US6501188B1 (en) * 1997-07-03 2002-12-31 Micron Technology, Inc. Method for improving a stepper signal in a planarized surface over alignment topography
US5933743A (en) * 1997-07-03 1999-08-03 Micron Technology, Inc. Method of improving alignment signal strength by reducing refraction index at interface of materials in semiconductors
JP3081994B2 (ja) * 1997-10-22 2000-08-28 セイコーインスツルメンツ株式会社 半導体装置
TW335527B (en) * 1997-11-08 1998-07-01 United Microelectronics Corp The rework testing method of semiconductor device
US6160622A (en) * 1997-12-29 2000-12-12 Asm Lithography, B.V. Alignment device and lithographic apparatus comprising such a device
JP3650281B2 (ja) * 1999-05-07 2005-05-18 セイコーインスツル株式会社 半導体装置
JP2002043427A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 半導体装置のトリミング方法と半導体装置のトリミング装置および半導体装置のトリミングテーブルの作成方法
JP3970546B2 (ja) * 2001-04-13 2007-09-05 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2003150027A (ja) * 2001-11-08 2003-05-21 Sankyo Seiki Mfg Co Ltd 金属蒸着型熱転写用ホログラムシートおよびその加工方法
US6815838B2 (en) 2002-02-20 2004-11-09 International Business Machines Corporation Laser alignment target and method
US20040032030A1 (en) * 2002-08-13 2004-02-19 Texas Instruments Incorporated Laser alignment structure
JP2004120515A (ja) * 2002-09-27 2004-04-15 Oki Electric Ind Co Ltd フェーズロックループ回路
US20040145066A1 (en) * 2003-01-24 2004-07-29 Swanson Leland S. Laser alignment structure for integrated circuits
JP4412922B2 (ja) * 2003-06-27 2010-02-10 株式会社ルネサステクノロジ 半導体装置
US7265850B2 (en) * 2003-10-23 2007-09-04 International Business Machines Corporation Fortified, compensated and uncompensated process-sensitive scatterometry targets
US7052968B1 (en) * 2004-04-07 2006-05-30 Advanced Micro Devices, Inc. Method and system for aligning IC die to package substrate
US8110775B2 (en) * 2004-06-18 2012-02-07 Electro Scientific Industries, Inc. Systems and methods for distinguishing reflections of multiple laser beams for calibration for semiconductor structure processing
US8049135B2 (en) * 2004-06-18 2011-11-01 Electro Scientific Industries, Inc. Systems and methods for alignment of laser beam(s) for semiconductor link processing
US7583834B2 (en) * 2005-03-04 2009-09-01 Eastman Kodak Company Laser etched fiducials in roll-roll display
US20070052114A1 (en) * 2005-09-07 2007-03-08 Shih-Chieh Huang Alignment checking structure and process using thereof
US7538564B2 (en) * 2005-10-18 2009-05-26 Gsi Group Corporation Methods and apparatus for utilizing an optical reference
KR100809708B1 (ko) * 2006-10-17 2008-03-06 삼성전자주식회사 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로
KR101330706B1 (ko) * 2006-11-03 2013-11-19 삼성전자주식회사 얼라인먼트 마크
US20080221559A1 (en) * 2007-03-06 2008-09-11 Phuoc Khanh Nguyen Calibration and Quality Assurance System For Use With Ophthalmic Surgical Devices and Associated Methods
JP4967904B2 (ja) * 2007-07-31 2012-07-04 富士電機株式会社 半導体装置
US8379204B1 (en) 2007-08-17 2013-02-19 Gsi Group Corporation System and method for automatic laser beam alignment
JP5175616B2 (ja) * 2008-05-23 2013-04-03 シャープ株式会社 半導体装置およびその製造方法
US7916295B2 (en) * 2008-09-03 2011-03-29 Macronix International Co., Ltd. Alignment mark and method of getting position reference for wafer
US9076798B2 (en) * 2009-05-11 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing structures for semiconductor substrates and methods of fabrication thereof
CN103999227B (zh) 2011-11-09 2017-06-09 天工方案公司 场效应晶体管结构以及相关的射频开关
KR101724459B1 (ko) * 2015-07-13 2017-04-07 현대자동차 주식회사 레이저 가공 장치 및 이를 이용한 식별 마크 형성 방법
TWI606530B (zh) * 2017-03-29 2017-11-21 台灣愛司帝科技股份有限公司 位置偵測與晶片分離裝置
CN113555345B (zh) * 2020-04-23 2024-02-06 长鑫存储技术有限公司 半导体标记及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1255502A (en) * 1967-12-28 1971-12-01 Tokyo Shibaura Electric Co Position and orientation detecting system using patterns
US3660157A (en) * 1969-08-18 1972-05-02 Computervision Corp Enhanced contrast semiconductor wafer alignment target
US4240094A (en) * 1978-03-20 1980-12-16 Harris Corporation Laser-configured logic array
JPS5649516A (en) * 1979-09-28 1981-05-06 Nec Corp Semiconductor wafer
JPS5649537A (en) * 1979-09-28 1981-05-06 Nec Corp Semiconductor wafer
JPS5651838A (en) * 1979-10-05 1981-05-09 Nec Corp Semiconductor device
JPS56122128A (en) * 1980-02-29 1981-09-25 Telmec Co Ltd Positioning system for printing device of semiconductor or the like
JPS5890728A (ja) * 1981-11-25 1983-05-30 Nippon Telegr & Teleph Corp <Ntt> 半導体ウエファ上の位置合せ用マ−クの製法
JPS59100257A (ja) * 1982-11-30 1984-06-09 Nippon Piston Ring Co Ltd 回転式流体コンプレツサ
US4632557A (en) * 1985-01-23 1986-12-30 Harris Corporation Alignment target image enhancement for microlithography process
US4769523A (en) * 1985-03-08 1988-09-06 Nippon Kogaku K.K. Laser processing apparatus
US4635345A (en) * 1985-03-14 1987-01-13 Harris Corporation Method of making an intergrated vertical NPN and vertical oxide fuse programmable memory cell
US4880309A (en) * 1987-04-14 1989-11-14 General Signal Corporation Dark field target design system for alignment of semiconductor wafers
JPS6450528A (en) * 1987-08-21 1989-02-27 Oki Electric Ind Co Ltd Wafer alignment mark and manufacture thereof
JPH01169926A (ja) * 1987-12-24 1989-07-05 Toshiba Corp アライメント方法

Also Published As

Publication number Publication date
US5528372A (en) 1996-06-18
EP0446857B1 (en) 1996-07-24
EP0446857A2 (en) 1991-09-18
DE69120989D1 (de) 1996-08-29
EP0446857A3 (en) 1992-08-05

Similar Documents

Publication Publication Date Title
KR950002171B1 (ko) 얼라인먼트마크및반도체장치
JP2650857B2 (ja) 輻射エネルギビームの収束法と収束装置及びビーム収束用較正ターゲット
KR20090004776A (ko) 노광 장치 및 디바이스 제조방법
JPH07335721A (ja) アライメントマークを有する半導体装置
US6320242B1 (en) Semiconductor device having trimmable fuses and position alignment marker formed of thin film
JP2855868B2 (ja) レーザトリミング用位置合わせマーク、半導体装置及び半導体装置の製造方法
KR101429632B1 (ko) 광 반사성 다층 타깃 구조의 레이저 처리
US6624897B1 (en) Apparatus and method for feature edge detection in semiconductor processing
JPH11214299A (ja) ドットマークの読み取り装置と読み取り方法
TWI238516B (en) Semiconductor device
US20070170381A1 (en) Semiconductor device structure that includes markings covered by visibly opaque materials
KR100217445B1 (ko) 정렬 마크를 가진 반도체 장치
US4524280A (en) Method for detecting displacement of semiconductor device
JP2000182914A (ja) アライメントマーク
US5943638A (en) Position detecting method by reflected scattered light of a laser beam applied to a position-detected object
JPH0666240B2 (ja) 半導体装置の製造方法
US20030227625A1 (en) Wafer alignment device and method
JPH11183138A (ja) パターンの寸法測定方法および装置
JP2000121340A (ja) 面傾斜角度測定機
JPH04162337A (ja) 電子線装置
US6229618B1 (en) Method of improving registration accuracy and method of forming patterns on a substrate using the same
JP3048904B2 (ja) 近接露光に適用される位置検出方法及びウエハと露光マスク
JPH02122517A (ja) 位置検出方法および位置検出用マーク
JPH05166695A (ja) 位置検出方法及びそれを用いた露光装置
JPH0770577B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070313

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee