JPH0770577B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0770577B2 JPH0770577B2 JP1191740A JP19174089A JPH0770577B2 JP H0770577 B2 JPH0770577 B2 JP H0770577B2 JP 1191740 A JP1191740 A JP 1191740A JP 19174089 A JP19174089 A JP 19174089A JP H0770577 B2 JPH0770577 B2 JP H0770577B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- alignment
- manufacturing
- semiconductor device
- alignment pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に露光のアラ
イメントの際に生じた相対誤差を測定する為の測定用マ
ークの形成方法に関する。
イメントの際に生じた相対誤差を測定する為の測定用マ
ークの形成方法に関する。
従来、半導体装置の製造方法において、アライメント誤
差量を測定する為の代表的な測定用マークとしては、第
3図及び第4図に示す様なマークが用いられて来た。
差量を測定する為の代表的な測定用マークとしては、第
3図及び第4図に示す様なマークが用いられて来た。
第3図は、光学顕微鏡を利用して目視チェックによりア
ライメント誤差量を測定するマーク(以後バーニアと明
記する)の正面図が示されている。このバーニアは、合
わせパターン3と被合わせパターン5により構成されて
おり、各々のパターンを構成するピッチが、合わせパタ
ーン3と被合わせパターン5とでは異なることを利用し
て、お互いのパターンの相対的ズレ量(バーニアの目盛
の量)を目視により読み取り、アライメント誤差量の測
定を行なっていた。
ライメント誤差量を測定するマーク(以後バーニアと明
記する)の正面図が示されている。このバーニアは、合
わせパターン3と被合わせパターン5により構成されて
おり、各々のパターンを構成するピッチが、合わせパタ
ーン3と被合わせパターン5とでは異なることを利用し
て、お互いのパターンの相対的ズレ量(バーニアの目盛
の量)を目視により読み取り、アライメント誤差量の測
定を行なっていた。
第5図は、従来技術によりバーニアパターンを形成する
場合の製造フローを、第3図のA−A断面より示した製
造工程図である。まず、半導体基板31上に下地膜32を形
成する(第5図の(a))。次にホトレジスト膜を塗布
し、マスクパターンを露光した後、現像,ドライエッチ
ング等のプロセスを経て、凸型形状の合わせパターン33
が、下地膜32により形成される(第5図の(b))。次
にホトレジスト膜34を塗布する(第5図の(c))。露
光、現像した後、凸型形状の被合わせパターン35がホト
レジスト膜により合わせパターン33の領域内に形成され
ていた(第5図の(d))。
場合の製造フローを、第3図のA−A断面より示した製
造工程図である。まず、半導体基板31上に下地膜32を形
成する(第5図の(a))。次にホトレジスト膜を塗布
し、マスクパターンを露光した後、現像,ドライエッチ
ング等のプロセスを経て、凸型形状の合わせパターン33
が、下地膜32により形成される(第5図の(b))。次
にホトレジスト膜34を塗布する(第5図の(c))。露
光、現像した後、凸型形状の被合わせパターン35がホト
レジスト膜により合わせパターン33の領域内に形成され
ていた(第5図の(d))。
第4図には、他の従来から用いられている光学的測長法
によりアライメント誤差量を測定する為の測定用マーク
の正面図が示してある。この光学的測長法は、B−B線
方向に、所定の波長及びスポットサイズを有するレーザ
ビーム光を走査して、合わせパターン3及び被合わせパ
ターン5の各々のパターンエッジからの散乱光もしく
は、正反射光を、所定の検出系を用いて検出する。検出
して得られた信号をソフト的に処理して、各々のパター
ン毎に中心を求めて、その中心位置がどれだけずれてい
るかを算出する方法である。尚、両パターン(合わせパ
ターン3と被合わせパターン5)の中心は、あらかじめ
一致する様に設計されており、すなわち中心位置のずれ
量がそのままアライメント誤差量となる。第6図は、第
4図のB−B断面より示した製造工程図である。製造工
程のフローに関しては、第5図を用いて説明した従来例
に準じる。
によりアライメント誤差量を測定する為の測定用マーク
の正面図が示してある。この光学的測長法は、B−B線
方向に、所定の波長及びスポットサイズを有するレーザ
ビーム光を走査して、合わせパターン3及び被合わせパ
ターン5の各々のパターンエッジからの散乱光もしく
は、正反射光を、所定の検出系を用いて検出する。検出
して得られた信号をソフト的に処理して、各々のパター
ン毎に中心を求めて、その中心位置がどれだけずれてい
るかを算出する方法である。尚、両パターン(合わせパ
ターン3と被合わせパターン5)の中心は、あらかじめ
一致する様に設計されており、すなわち中心位置のずれ
量がそのままアライメント誤差量となる。第6図は、第
4図のB−B断面より示した製造工程図である。製造工
程のフローに関しては、第5図を用いて説明した従来例
に準じる。
上述した従来の半導体装置の製造方法は、アライメント
誤差測定用マークの断面構造に関しては、特に制約を設
けていなかった。従って、第5図に示す様に合わせパタ
ーン33,被合わせパターン35共に凸型の形状を有しかつ
被合わせパターン33は合わせパターン35の領域内に形成
する場合は以下の不都合が生じていた。合わせパターン
33の像が鮮明に見える様に、合わせパターンのエッジ
(ボトム)部に光学顕微鏡の焦点を合わせた場合、被合
わせパターン35の方は、合わせパターン33の領域内真上
に形成している為、光学顕微鏡の焦点位置がずれてしま
い被合わせパターン35の像が不鮮明になり、バーニアパ
ターンの目盛りの読み取に支障を来していた。また、被
合わせパターン35の方に焦点を合わせた場合も、合わせ
パターン33の像が不鮮明になるので、バーニアの読み取
りには支障を来していた。最近ではチップの小型化に伴
い、チップ内に挿入されるバーニアパターンも小型化し
て来ており、顕微鏡の倍率をかなり高倍率にしないと読
み取れないので、有効焦点範囲も非常に狭くなり、第5
図に示す様なパターンでは増々読み取りが困難になって
来ている。
誤差測定用マークの断面構造に関しては、特に制約を設
けていなかった。従って、第5図に示す様に合わせパタ
ーン33,被合わせパターン35共に凸型の形状を有しかつ
被合わせパターン33は合わせパターン35の領域内に形成
する場合は以下の不都合が生じていた。合わせパターン
33の像が鮮明に見える様に、合わせパターンのエッジ
(ボトム)部に光学顕微鏡の焦点を合わせた場合、被合
わせパターン35の方は、合わせパターン33の領域内真上
に形成している為、光学顕微鏡の焦点位置がずれてしま
い被合わせパターン35の像が不鮮明になり、バーニアパ
ターンの目盛りの読み取に支障を来していた。また、被
合わせパターン35の方に焦点を合わせた場合も、合わせ
パターン33の像が不鮮明になるので、バーニアの読み取
りには支障を来していた。最近ではチップの小型化に伴
い、チップ内に挿入されるバーニアパターンも小型化し
て来ており、顕微鏡の倍率をかなり高倍率にしないと読
み取れないので、有効焦点範囲も非常に狭くなり、第5
図に示す様なパターンでは増々読み取りが困難になって
来ている。
第5図(d)では、図を簡略化して、合わせパターン33
と被合わせパターン35の間の層間膜は省略してあるが、
この層間膜の膜厚が非常に厚くても同様に、従来のバー
ニアパターンでは読み取りに支障を生たしていた。
と被合わせパターン35の間の層間膜は省略してあるが、
この層間膜の膜厚が非常に厚くても同様に、従来のバー
ニアパターンでは読み取りに支障を生たしていた。
また第6図に示す様な光学的測長法に用いられるパター
ンにおいても同様で、合わせパターンのエッジからの信
号をS/N良く検出しようとすると、被合わせパターンの
エッジ部の方は、レーザービームの焦点がずれる(スポ
ット径がぼける)為、S/Nの悪い信号を検出してしまい
測定精度に悪い影響を及ぼしていた。
ンにおいても同様で、合わせパターンのエッジからの信
号をS/N良く検出しようとすると、被合わせパターンの
エッジ部の方は、レーザービームの焦点がずれる(スポ
ット径がぼける)為、S/Nの悪い信号を検出してしまい
測定精度に悪い影響を及ぼしていた。
本発明の半導体装置の製造方法は、アライメントの際に
生じた相対誤差量を測定する為に半導体基板上に形成さ
れた測定マークの製造方法において、まず前記測定用マ
ークのうち合わせパターンを凹型の形状で半導体基板上
に形成し、次に被合わせパターンを凸型の形状で前記合
わせパターンの領域内に形成する工程と、これより形成
された測定用マークを用いて、アライメントの際に生じ
た相対誤差量を測定して、アライメントが適切であった
か否かを判定する工程とを有して構成される。
生じた相対誤差量を測定する為に半導体基板上に形成さ
れた測定マークの製造方法において、まず前記測定用マ
ークのうち合わせパターンを凹型の形状で半導体基板上
に形成し、次に被合わせパターンを凸型の形状で前記合
わせパターンの領域内に形成する工程と、これより形成
された測定用マークを用いて、アライメントの際に生じ
た相対誤差量を測定して、アライメントが適切であった
か否かを判定する工程とを有して構成される。
次に、本発明について図面を参照して説明する。
第1図(a)〜(d)は、第3図に示すバーニアパター
ンに対して本発明の一実施例を実施した製造工程を、第
3図のA−A断面より示した製造工程図である。まず、
半導体基板11上に下地膜12を形成する(第1図の
(a))。次にホトレジスト膜を塗布し、マスクパター
ンを露光した後、現像,ドライエッチング等のプロセス
を経て、凹型形状の合わせパターン13が、下地膜をエッ
チングして形成される(第1図の(b))。次にホトレ
ジスト膜14を塗布する(第1図の(c))。露光,現像
した後、凸型形状の被合わせパターン15がホトレジスト
膜により合わせパターン13の領域内形成される。第1図
の(d)に示す様に、合わせパターン13のエッジ(ボト
ム)部と被合わせパターン15のエッジ(ボトム)部は、
ほぼ同一平面上に形成されている。従って、光学顕微鏡
の焦点位置が両パターン共同じである為、同時に合わせ
パターンと被合わせパターンの像を鮮明に観察出来るの
で、全く支障無くバーニアの目盛の読み取りが出来る。
ンに対して本発明の一実施例を実施した製造工程を、第
3図のA−A断面より示した製造工程図である。まず、
半導体基板11上に下地膜12を形成する(第1図の
(a))。次にホトレジスト膜を塗布し、マスクパター
ンを露光した後、現像,ドライエッチング等のプロセス
を経て、凹型形状の合わせパターン13が、下地膜をエッ
チングして形成される(第1図の(b))。次にホトレ
ジスト膜14を塗布する(第1図の(c))。露光,現像
した後、凸型形状の被合わせパターン15がホトレジスト
膜により合わせパターン13の領域内形成される。第1図
の(d)に示す様に、合わせパターン13のエッジ(ボト
ム)部と被合わせパターン15のエッジ(ボトム)部は、
ほぼ同一平面上に形成されている。従って、光学顕微鏡
の焦点位置が両パターン共同じである為、同時に合わせ
パターンと被合わせパターンの像を鮮明に観察出来るの
で、全く支障無くバーニアの目盛の読み取りが出来る。
第2図(a)〜(d)は、本発明の他の実施例で、第4
図に示す光学的測長法によりアライメント誤差量を測定
するマークに対して本発明を実施した製造工程を、第4
図のB−B断面より示した製造工程である。製造工程の
フローに関しては、第1図を用いて説明した一実施例に
準じる。第2図の(d)に示す様に、合わせパターン23
のエッジ部と被合わせパターン25のエッジ部は、ほぼ同
一平面上に形成されているので、レーザビームの焦点ず
れ(スポット径のぼけ)がほとんど無く、両パターン共
にエッジからの信号は、S/N良く検出されるので測定精
度は非常に良くなる。
図に示す光学的測長法によりアライメント誤差量を測定
するマークに対して本発明を実施した製造工程を、第4
図のB−B断面より示した製造工程である。製造工程の
フローに関しては、第1図を用いて説明した一実施例に
準じる。第2図の(d)に示す様に、合わせパターン23
のエッジ部と被合わせパターン25のエッジ部は、ほぼ同
一平面上に形成されているので、レーザビームの焦点ず
れ(スポット径のぼけ)がほとんど無く、両パターン共
にエッジからの信号は、S/N良く検出されるので測定精
度は非常に良くなる。
〔発明の効果〕 以上説明したように本発明は、合わせパターンを凹型の
形状で、被合わせパターンを凸型の形状で合わせパター
ンの領域内に各々形成することにより、アライメントの
際に生じた相対誤差量の測定を支障無く、かつ信頼性高
く高精度に測定を行なうことができる効果がある。
形状で、被合わせパターンを凸型の形状で合わせパター
ンの領域内に各々形成することにより、アライメントの
際に生じた相対誤差量の測定を支障無く、かつ信頼性高
く高精度に測定を行なうことができる効果がある。
第1図(a)〜(d)は本発明の一実施例における製造
工程を第3図のA−A断面より示した製造工程図,第2
図は本発明の他の実施例における製造工程を第4図のB
−B断面より示した製造工程図,第3図は目視チックに
よりアライメント誤差量を測定する為の測定用マーク
(バーニア)の正面図,第4図は光学的測長法によりア
ライメント誤差量を測定する為の測定用マークの正面
図,第5図(a)〜(d)は従来技術における製造工程
を第3図のA−A断面より示した製造工程図,第6図
(a)〜(d)は他の従来技術における製造工程を第4
図のB−B断面より示した製造工程図である。 11,21,31,41……半導体基板、12,22,32,42……下地膜、
3,13,23,33,43……合わせパターン、14,24,34,44……ホ
トレジスト膜、5,15,25,35,45……被合わせパターン。
工程を第3図のA−A断面より示した製造工程図,第2
図は本発明の他の実施例における製造工程を第4図のB
−B断面より示した製造工程図,第3図は目視チックに
よりアライメント誤差量を測定する為の測定用マーク
(バーニア)の正面図,第4図は光学的測長法によりア
ライメント誤差量を測定する為の測定用マークの正面
図,第5図(a)〜(d)は従来技術における製造工程
を第3図のA−A断面より示した製造工程図,第6図
(a)〜(d)は他の従来技術における製造工程を第4
図のB−B断面より示した製造工程図である。 11,21,31,41……半導体基板、12,22,32,42……下地膜、
3,13,23,33,43……合わせパターン、14,24,34,44……ホ
トレジスト膜、5,15,25,35,45……被合わせパターン。
Claims (2)
- 【請求項1】アライメントの際に生じた相対誤差量を測
定する為に半導体基板上に形成された測定マークの製造
方法において、まず前記測定用マークのうち合わせパタ
ーンを凹型の形状で前記半導体基板上に形成し、次に被
合わせパターンを凸型の形状で前記合わせパターンの領
域内に形成する工程を有することを特徴とする半導体装
置の製造方法。 - 【請求項2】請求項1記載の半導体装置の製造方法によ
り形成された測定用マークを用いて、アライメントの際
に生じた相対誤差量を測定して、アライメントが適切で
あったか否かを判定する工程を含む半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1191740A JPH0770577B2 (ja) | 1989-07-24 | 1989-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1191740A JPH0770577B2 (ja) | 1989-07-24 | 1989-07-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0355865A JPH0355865A (ja) | 1991-03-11 |
JPH0770577B2 true JPH0770577B2 (ja) | 1995-07-31 |
Family
ID=16279712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1191740A Expired - Lifetime JPH0770577B2 (ja) | 1989-07-24 | 1989-07-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0770577B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19612404A1 (de) * | 1996-03-28 | 1997-10-02 | Grob & Co Ag | Eckverbindung für einen Webschaft |
JP2009180603A (ja) | 2008-01-30 | 2009-08-13 | Toshiba Corp | 測定装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61276218A (ja) * | 1985-05-31 | 1986-12-06 | Toshiba Corp | 重ね合わせ誤差測定用パタ−ン |
-
1989
- 1989-07-24 JP JP1191740A patent/JPH0770577B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61276218A (ja) * | 1985-05-31 | 1986-12-06 | Toshiba Corp | 重ね合わせ誤差測定用パタ−ン |
Also Published As
Publication number | Publication date |
---|---|
JPH0355865A (ja) | 1991-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7158233B2 (en) | Alignment mark, alignment apparatus and method, exposure apparatus, and device manufacturing method | |
US5868560A (en) | Reticle, pattern transferred thereby, and correction method | |
US5767523A (en) | Multiple detector alignment system for photolithography | |
US5717492A (en) | Position detecting apparatus and a method for manufacturing semiconductor devices using the apparatus | |
JP2650396B2 (ja) | 位置検出装置及び位置検出方法 | |
JPH0770577B2 (ja) | 半導体装置の製造方法 | |
JP2830784B2 (ja) | 位置誤差計測方法および半導体装置の製造方法 | |
JPH0562882A (ja) | 結像位置測定方法 | |
JP2806242B2 (ja) | 電子線露光の位置合わせマークおよび電子線露光の位置合わせマークの検出方法 | |
JPH06104158A (ja) | 位置検出装置 | |
JPH1041219A (ja) | 投影露光装置及びそれを用いたデバイスの製造方法 | |
JPH03157916A (ja) | 半導体装置の製造方法 | |
JP2775988B2 (ja) | 位置検出装置 | |
JPH06236837A (ja) | 面位置検出方法及びそれを用いた投影露光装置 | |
JP3313543B2 (ja) | 露光装置用位置合せ装置及び位置合わせ方法 | |
US6229618B1 (en) | Method of improving registration accuracy and method of forming patterns on a substrate using the same | |
JPH09199387A (ja) | 位置検出装置及びそれを用いた半導体素子の製造方法 | |
JP2513281B2 (ja) | 位置合わせ装置 | |
JPH02122517A (ja) | 位置検出方法および位置検出用マーク | |
JP3048904B2 (ja) | 近接露光に適用される位置検出方法及びウエハと露光マスク | |
JPH07211629A (ja) | 位置検出装置及びそれを用いた半導体デバイスの製造方法 | |
JP3420401B2 (ja) | 位置検出装置および方法、半導体露光装置ならびに半導体デバイスの製造方法 | |
JPS62198121A (ja) | 露光装置 | |
JPH07161631A (ja) | 位置合わせ方法、露光装置及びx線露光用マスク | |
JP2000077302A (ja) | 位置ずれ検査方法 |