JP4982303B2 - 検査方法、検査システム、検査プログラム及び電子デバイスの製造方法 - Google Patents

検査方法、検査システム、検査プログラム及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP4982303B2
JP4982303B2 JP2007227991A JP2007227991A JP4982303B2 JP 4982303 B2 JP4982303 B2 JP 4982303B2 JP 2007227991 A JP2007227991 A JP 2007227991A JP 2007227991 A JP2007227991 A JP 2007227991A JP 4982303 B2 JP4982303 B2 JP 4982303B2
Authority
JP
Japan
Prior art keywords
map
data
defect
singularity
sectional shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007227991A
Other languages
English (en)
Other versions
JP2008109095A (ja
JP2008109095A5 (ja
Inventor
竜一 寺本
誠司 尾上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007227991A priority Critical patent/JP4982303B2/ja
Priority to US11/856,323 priority patent/US7739631B2/en
Priority to KR1020070096481A priority patent/KR100935115B1/ko
Priority to TW096135593A priority patent/TW200821604A/zh
Publication of JP2008109095A publication Critical patent/JP2008109095A/ja
Publication of JP2008109095A5 publication Critical patent/JP2008109095A5/ja
Application granted granted Critical
Publication of JP4982303B2 publication Critical patent/JP4982303B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31707Test strategies

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、検査方法及び電子デバイスの製造方法に関する。また本発明は、検査システム及び検査プログラムに関する。
従来の電子デバイスの欠陥原因の検査方法は、例えば半導体装置の製造の場合、ウェハを欠陥個所で切断し走査型電子顕微鏡(SEM)及び透過型電子顕微鏡(TEM)による断面観察を行う破壊的手法が一般的である。この手法では、まず欠陥個所の断面を観察するためのサンプル作製に時間がかかる。さらに断面観察の結果から欠陥の原因となった工程の推定を行い、かかる推定を実験で検証している。そのため電子デバイスの欠陥の改善に多くのコストと時間を要するため、電子デバイスの欠陥原因調査の簡易化が求められていた。
前述の課題を解決する手段としては、シミュレーション方法が提案されているが(例えば特許文献1参照。)、前述の課題の解消には至っていなかった。
上記の問題は半導体装置の製造に限られず、液晶等他の電子デバイスの製造においても同様である。
特開2000−195766号公報
非破壊で電子デバイスの欠陥原因を簡単に調査し特定することが可能な検査方法が求められていた。またかかる検査方法を用いた電子デバイスの製造方法が求められていた。
本発明の第1の特徴は、電子デバイス製造に伴う各工程のQCデータを記憶部に記録するステップと、各工程のQCデータの分布図を作成するステップと、分布図から特異点を抽出し特異点マップを作成するステップと、特異点マップと完成品の不良発生マップとを比較するステップと、比較に基づいて不良の原因となった工程と欠陥を同定するステップと、を含む検査方法を要旨とする。
本発明の第2の特徴は、電子デバイスの製造に伴う各工程を実行することと、電子デバイスの製造に伴う各工程のQCデータを記憶部に記録するステップと、各工程のQCデータの分布図を作成するステップと、分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成するステップと、特異点マップと完成品の不良発生マップとを比較するステップと、電子デバイスの製造に伴う各工程において、比較に基づいて不良の原因となった工程と、欠陥を同定するステップと、を含む電子デバイスの製造方法を要旨とする。
本発明の第3の特徴は、電子デバイス製造に伴う各工程のQCデータを記録するデータ記憶装置と、各工程のQCデータを共通のデータに定形化するデータ変換登録部と、定形化されたデータから各工程のQCデータの分布図を作成する分布図処理部と、分布図から特異点を抽出し特異点マップを作成する特異点マップ処理部と、特異点マップと完成品の不良発生マップとを比較し、比較に基づいて不良の原因となった工程と欠陥を同定する解析演算部と、QCデータの分布図、特異点マップ、欠陥の同定結果を表示する表示部と、を含む検査システムを要旨とする。
本発明の第4の特徴は、検査システムに、電子デバイス製造に伴う各工程のQCデータを記憶部に記録するステップと、各工程のQCデータの分布図を作成するステップと、分布図から特異点を抽出し特異点マップを作成するステップと、特異点マップと完成品の不良発生マップとを比較するステップと、比較に基づいて不良の原因となった工程と欠陥を同定するステップとを実行させる検査プログラムを要旨とする。
非破壊で電子デバイスの欠陥原因を簡単に調査し特定することが可能な検査方法が提供される。またかかる検査方法を用いた電子デバイスの製造方法が提供される。
以下に、実施形態を挙げて本発明の説明を行うが、本発明は以下の実施形態に限定されるものではない。尚、図中同一の機能又は類似の機能を有するものについては、同一又は類似の符号を付して説明を省略する。
(検査システム)
図2に示す第1の実施形態にかかる検査方法に用いる検査システム1は、処理演算装置2と、処理演算装置2に接続された表示装置3、入力装置4、出力装置6、データ記憶装置8と、を備える。入力装置4には測定装置5が接続されており、測定装置5で測定されたQCデータが処理演算装置2に伝達される。
処理演算装置2としては、CPU等の通常のコンピュータシステムで用いられる演算装置等で構成すればよい。図2では処理演算装置2は、データ取得部10、データ変換・登録部11、分布図処理部12、特異点マップ処理部13、解析演算部14から構成されている。
表示装置3は、モニタなどの画面を指し、CRT、液晶表示装置(LCD)、発光ダイオード(LED)パネル、エレクトロルミネッセンス(EL)パネル等が使用可能である。
入力装置4としては、例えばキーボード、マウス等のポインティングデバイスが挙げられる。またボイスデバイス、CD−ROM、磁気テープ等の「記録媒体」の読取り装置、コンピュータネットワークへの接続デバイス、インターネットへの接続デバイス等から構成してもよい。入力装置4から入力操作が行われると対応する情報(データ)が処理演算装置2に伝達される。
出力装置6としては、インクジェットプリンタ、レーザープリンタ、コンピュータネットワークへの接続デバイス、インターネットへの接続デバイスなどにより構成される。
データ記憶装置8としては、ROM、RAM、磁気ディスクなどの記憶装置が使用可能で、電子デバイスの製造条件に関する種々の情報が記憶部として記憶されている。データベースには、図2に示すように工程名、処理装置名、処理チャンバ名、ウェハ情報、ロット情報、プロセス時間、プロセス面内傾向、プロセス条件等が含まれる。プロセス条件には、例えばウェハ表面への成膜条件、研磨条件、エッチング条件、酸化条件等が含まれる。また記憶部には欠陥原因やそれに対する改善策が工程名等と関連して記録され得る。
データ記憶装置8に記憶された記憶部は随時更新することができる。つまり、異なる種類の電子デバイスを製造するときや、新たな製造条件を用いるときは、この新たな電子デバイスや製造条件について例えば実験を行って上記記憶部を作成し、データ記憶装置8に記憶されている記憶部を更新すればよい。また、記憶部の更新は、例えばインターネットを含む通信装置を介して、データ記憶装置8に対して遠隔地から行うことも可能である。
(検査方法)
(第1の実施形態)
図2の検査システム1を用いて、第1の実施形態にかかる検査方法を半導体装置の製造方法を例にして、図1のフローチャートを参照しながら説明する。(イ)まずステップS101で一連の工程からなる電子デバイス(例:半導体装置)の製造を実施し、各工程のQCデータを測定する。例えば工程Aを、シリコン基板(ウェハ)上に、多結晶シリコン膜、シリコン酸化膜、シリコン窒化膜を順に積層した構造に対し、フォトリソグラフィーでエッチングマスクを形成する工程、工程Bをフォトレジストからなるエッチングマスクを用いて、最上層シリコン窒化膜をエッチングし、シリコン窒化膜からなる新たなエッチングマスクを形成する工程、工程Cを、シリコン窒化膜からなる新たなエッチングマスクを用いて、シリコン酸化膜と多結晶シリコン膜とを連続的にエッチングする工程と仮定すれば、工程Aでは、フォトレジストからなるエッチングマスクの線幅を測定し、工程Bでは、シリコン窒化膜のエッチング深さを測定し、工程Cでは、シリコン酸化膜と多結晶シリコン膜との合計のエッチング深さを測定する(但し現実の半導体装置の製造では数十から百以上、更には場合により、数百の工程からなることに留意すべきであり、工程A,B,Cはあくまでも説明の便宜上の例示に過ぎない。)。そして各工程のQCデータを工程名、処理装置名、処理チャンバ名、ウェハ性能、ロット性能、プロセス時間等を関連付けてそれぞれデータ記憶装置8に記録することによりステップS102でデータベースに記録する。
この場合図3(a)、図3(b)、図3(c)にそれぞれ工程A,工程B,工程Cのデータ点群A,B,Cを示す通り、各工程の測定箇所であるデータ点は必ずしも同一ではない。そのため、後に説明する面内傾向を把握する際の評価を容易にするため、図4に示すように、ステップS103でQCデータ点の補間、データの定形化を行う。その際、図7、図8に示す実際の半導体ウェハ上の検査により得られた不良発生マップNG1,NG2,NG3,NG4,NG5,NG6,NG7,NG8,NG9,NG10のデータ点をなす短形領域(チップ領域)の数(45点)とすべてのデータが一致するように補間を行う。例えば図4(a)に示すA工程では、データ点A1、A5、A9、A13、A31、A33、A38、A42、A45からなるデータ点群Aを補間して、A1〜A45の45点からなる補間データ点群AMを得て定型化する。さらにステップS104において離散データである補間データ点群AMを等値線表示(等高線表示)して連続データである分布図により面内傾向マップACを得て可視化を行う。可視化は例えば色の塗り分けで行う。
またA工程と同様にして図4(b)、図4(c)に示すように、ステップS104において、B工程、C工程についても補間を行い分布図により面内傾向マップBC、CCを得る。ステップS104で作成した分布図をデータベースに記憶する。
(ロ)ステップS105で、分布図から特異点を抽出する。周知のように分布図における「特異点」は分布がなめらかではなく、折れ曲がった点や目玉を形成する点である。QC値の「特異点」は、QC値の平均値からの差が大きい点、極大点、極小点、又はQC値の変化の微分値が大きい点がその類型に含まれる。ステップS106で面内傾向マップAC,BC,CCに、図5に示すように分布図上に特異点AS、BS、CS、…をマッピングし特異点マップACS,BCS,CCS,…XCSを作成する。そして特異点マップACS,BCS,CCS,…XCSをデータ記憶装置8に記録する。尚、工程Xに示すように特異点がない場合は、特異点マップXCSと面内傾向マップXCは同一のものとなる。よって本明細書において特異点マップを面内傾向マップとして記載する場合がある。
(ハ)ステップS110で、データ記憶装置8から図5に示す特異点マップACS,BCS,CCS,…XCSを呼び出し、各工程の特異点マップACS、BCS、CCS、…XCSと、図8に示すような不良のパターン毎に分類整理された電子デバイスの不良発生マップNG1,NG2,NG3,NG4,NG5,NG6,NG7,NG8,NG9,NG10とを比較する。ここで、「不良発生マップ」とは、半導体装置の製造の場合であれば、ダイシング工程以降の後工程(アセンブル工程)を除くウェハレベルの所謂「前工程」の終了段階でプローバで測定した電気特性の測定結果から得られる不良チップのウェハ上での分布が、例えば該当する。但し「不良発生マップ」は、所謂「フロントエンド工程」と称される基板工程の終了した段階で顕微鏡等で測定した結果から得られた不良チップの面内傾向でもよく、あるいは所謂「バックエンド工程」と称される表面配線工程の任意の中間段階で不良発生マップ設定しても構わない。そして各工程のそれぞれの面内傾向又は複数工程を組み合わせた工程相関の面内傾向と不良発生マップとを対比する。例えば図6に示すように複数の工程のそれぞれの特異点マップACS,BCS,CCS,…,XCSを重ね合わせて特異点マップABC…X-CSを作成して、不良発生マップと対比しても良い。この場合、連続した複数の工程の中から任意の工程の特異点マップを離散的に抽出し重ね合わせてもよい。各工程毎もしくは複数工程の面内傾向と、設計データを関連付けてデータ記憶装置8に記憶する。
(ニ)ステップS111で各工程の特異点マップ(面内傾向)と不良発生マップとの対比に基づいて不良の原因工程と不良の原因となった欠陥を同定する。図7、図8においては、分布図における特異点マップBCSの特異点BSと、ウェハの完成品たるそれぞれのチップ領域で示される不良発生マップNG2の特異点NG2Sの位置が一致することから、工程Bに原因があったと推測できる。
(ホ)ステップS112で、特異点マップ、不良発生マップ、原因工程における欠陥原因と改善内容を対応させて欠陥データとしてデータ記憶装置8に記録する。特に、各工程の特異点マップ(面内傾向)と不良発生マップNG1〜NG10とを比較して欠陥原因を特定した場合は、原因工程の特異点マップ(面内傾向)と不良発生マップとの対応関係の詳細をデータベースに記憶する。
第1の実施形態によれば、半導体装置等の電子デバイスの製造工程にかかる品質管理(QC)データから取得した各工程におけるエッチングレートやデポジションレート等のウェハ面内のプロセスデータの分布の傾向から、各工程毎もしくは複数の工程を組み合わせたときのウェハの面内傾向と特異点を把握し、完成品の不良発生マップと対比することができる。すなわち分布図に示される各工程毎の特異点と不良の種類により分類された完成品のウェハ面内の不良発生マップとを比較することにより、完成品の不良の原因となった工程と不良の種類を簡易に特定することができる。
(第1の実施形態の変形例1)
図9のフローチャートと、図10(a)(b),図11(a)(b),図12(a)(b)の電子デバイスの断面形状図とを参照しながら、第1の実施形態の変形例1にかかる検査方法を半導体装置の製造方法を例にして説明する。
尚、図14に示すように、第1の実施形態の変形例1にかかる検査方法に用いる検査システム51は、断面形状モデル化部15、断面形状シミュレーション部16を備えることを除き、図2の検査システム1と同様に構成されている。
図10(a)は、工程Aにおける設計上の電子デバイスの断面形状を示し、図10(b)は、工程Aにおけるモデル化された電子デバイスの断面形状を示す。図10(a)(b)は、シリコン基板(ウェハ)21上に、多結晶シリコン膜23、シリコン酸化膜25、シリコン窒化膜28を順に積層した構造に対し、フォトリソグラフィーでエッチングマスク29a,29bが形成された電子デバイスの断面形状を示す。
図11(a)は、原因工程Bにおける設計上の電子デバイスの断面形状を示し、図11(b)は、工程Bにおけるモデル化された電子デバイスの断面形状を示す。図11(a)(b)は、工程Bにおいてフォトレジストからなるエッチングマスク29a,29bを用いて、最上層シリコン窒化膜28をエッチングし、シリコン窒化膜28からなる新たなエッチングマスクを形成して得られた電子デバイスの断面形状を示す。
図12(a)は、工程Cにおける設計上の電子デバイスの断面形状を示し、図12(b)は、工程Cにおけるモデル化された電子デバイスの断面形状を示す。図12(a)(b)は、シリコン窒化膜28からなる新たなエッチングマスクを用いて、シリコン酸化膜25と多結晶シリコン膜23とを連続的にエッチングして得られた電子デバイスの断面形状を示す。
図9においてステップS111までのフローは図1のフローチャートと同一である。ステップS150、152、153、154を中心に説明する。図1のフローチャートで説明した(イ)〜(ニ)工程を行った後、ステップS150では、ステップS111で同定された不良の原因工程における同定された欠陥により電子デバイスの断面形状を図11(b)に示すようにモデル化する。その際、原因工程Bの1つ手前の工程である工程Aにおける電子デバイスの断面形状も図10(b)に示すようにモデル化し、またモデル図と併せて図10(a),図11(a)に示す設計上の電子デバイスの断面形状を把握することが好ましい。欠陥の原因を推定しやすくなるからである。
ステップS152で、ステップS150で推定し、モデル化した断面形状に基き、それ以降の工程の断面形状を図12(b)に示すようにシミュレーションにより関連付けて推定する。そして、ステップS153で、断面形状のシミュレーション結果が、測定された不良に対応するか確認し、原因工程と欠陥原因を確定する。例えば図11(b)、図12(b)においては、図11(b)に示すエッチング残り31に起因して、図12(b)に示す短絡欠陥33が生じていることが分かる。次にステップS154で、断面シミュレーションの結果と、原因工程における欠陥原因と改善内容を対応させて欠陥データとしてデータ記憶装置8に記録する。
第1の実施形態の変形例にかかる検査方法によれば、二次元断面形状をモデル化することにより、欠陥の発生から不良に至る一連の段階をシミュレーションにより視覚的に確認できることから、不良の原因を簡易に特定し、また不良の改善策を簡易に導きだすことができる。
尚、第1の実施形態とその変形例を組み合わせることもできる。この場合、第1の実施形態とその変形例の作用効果に加えて、原因工程や欠陥原因の特定の精度が向上するという作用効果が得られる。
(第1の実施形態の変形例2)
第1の実施形態においては、ステップS103でQCデータ点の定形化を行った後に、ステップS104で定形化されたデータから分布図を作成した。しかし、複数の工程においてQCデータの測定箇所が共通する場合、検査工程を簡略化する観点から、QCデータの補間を行わずに、共通する測定箇所のQCデータから直接分布図を作成しても構わない。例えば図3の場合、工程Aの測定箇所A1,A5,A9,A13,A45、工程Bの測定箇所B1,B5,B9,B13,B45、工程Cの測定箇所C1,C5,C9,C13,C45のQCデータから直接分布図を作成してもよい。電子デバイスが多層細密化するほど、面内傾向の正確な把握による検査精度の向上が電子デバイスの歩留まりの改善に大きく影響してくる。そのため、電子デバイスの歩留まりの向上を図るべく、面内傾向をより正確に把握する観点からは、ステップS103でQCデータ点の定形化を行うことがより好ましい。
(第1の実施形態の変形例3)
第1の実施形態においては、ステップS105で分布図の極大・極小点から特異点を抽出し、その後ステップS106,110,111を行うことにより欠陥の同定を行った。この場合図13に示すような、等高線間隔が広く、境界線がはっきりしない輪郭で囲まれた領域DCS(以下「分布ムラ」という。)についても、特異点と同様にしてS105,106,110,111を行うことにより欠陥を同定することができる。例えば図13では、データ記憶装置8から呼び出した特異点(分布ムラ)マップDCS…XCSと、不良のパターン毎に分類整理された電子デバイスの不良発生マップNG11,NG12,NG13とを比較し、不良発生マップNG12の特異点NG12Sの位置が一致することから、工程Dに原因があったと推測できる。
(第2の実施形態)
第2の実施形態にかかる検査方法は、図1、図9のフローチャートのステップS112、ステップS154でデータ記憶装置8に記録したデータベース(例えば特異点マップ、不良発生マップ、原因工程における欠陥原因と改善内容を対応させた欠陥データを含む)を呼び出し、欠陥改善データと設計データとを対比して欠陥傾向がある工程を特定し、かかる工程の製造条件の微調整を行う工程を含む。ここで、製造条件の調整を行うこととは、例えば、製造工程の精度や速度等を高める調整を行うことであり、また、そのようにするべく、その製造工程に関係する諸条件の調整を行うことである。従って、このような調整を行った上で、一連の工程からなる電子デバイス(例:半導体装置)の製造を実施することができる。
第2の実施形態によれば、ライブラリ化された過去の欠陥調査事例を参照することにより、欠陥原因の改善方法を提示することができる。その結果、電子デバイスの製造において、その精度や速度等を高めること等ができる。
(検査プログラム)
検査システム1に実行させるための検査プログラムが提供される。検査プログラムは、例えば(イ)電子デバイス製造に伴う各工程のQCデータをデータ記憶装置に記録するステップと、(ロ)各工程のQCデータの分布図を作成するステップと、(ハ)分布図から特異点を抽出し特異点マップを作成するステップと、(ニ)特異点マップと完成品の不良発生マップとを比較するステップと、(ホ)比較に基づいて不良の原因となった工程と欠陥を同定するステップと、から構成される。
検査プログラムは、(ハ)ステップに代えて、分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成するステップとしても構わない。また検査プログラムは、(ヘ)不良の原因となった工程の同定に基づいて、同定された原因工程における電子デバイスの断面形状をモデル化し、モデル化された断面形状に基づいて原因工程以降の工程の断面形状をシミュレーションし、不良の原因工程と欠陥の同定が正しいか検証するステップを更に含んでも構わない。
以上のような検査プログラムは、コンピュータ読み取り可能な記録媒体に保存することができる。この記録媒体をコンピュータシステムによって読み込ませ、検査プログラムを実行してコンピュータを制御することにより、上述した検査プログラムを実現することができる。ここで、「記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを格納することができるような媒体を意味する。また「記録媒体」にはコンピュータデータシグナルの搬送波が含まれる。
(その他の実施形態)
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、第1、第2の実施形態においては、検査方法を示したが、かかる検査方法を工程として備える電子デバイスの製造方法が提供され得る。また検査方法に関連して検査システムが提供される。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。した がって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
図1は第1の実施形態にかかる検査方法のフローチャートを示す。 図2は本実施形態にかかる検査装置のブロック図を示す。 図3(a)、図3(b)、図3(c)のそれぞれは工程A、工程B、工程Cにおけるデータ点の測定箇所を示す図である。 図4はQCデータの補間方法を示す概念図を示す。 図5は特異点マップを示す図である。 図6は面内傾向を把握する方法を示す概念図を示す。 図7は特異点マップと不良発生マップとを対比して不良発生工程を特定する方法を示す概念図を示す。 図8は不良の種類毎に分類された電子デバイスの不良発生マップのデータ群を示す。 図9は第1の実施形態の変形例にかかる検査方法のフローチャートを示す。 図10(a)は工程Aにおける設計上の電子デバイスの断面形状を示し、図10(b)は工程Aにおけるモデル化された電子デバイスの断面形状を示す。 図11(a)は工程Bにおける設計上の電子デバイスの断面形状を示し、図11(b)は工程Bにおけるモデル化された電子デバイスの断面形状を示す。 図12(a)は工程Cにおける設計上の電子デバイスの断面形状を示し、図12(b)は工程Cにおけるモデル化された電子デバイスの断面形状を示す。 図13は特異点(分布ムラ)マップと不良発生マップとを対比して不良発生工程を特定する方法を示す概念図を示す。 図14は本実施形態の変形例にかかる検査装置のブロック図を示す。
符号の説明
A,B,C…QCデータ群
AM,BM,CM…補間QCデータ群
AS,BS,CS…特異点
AC,BC,CC,XC…分布図
ACS,BCS,CCS,XCS…特異点マップ

Claims (5)

  1. 電子デバイス製造に伴う各工程のQCデータを記憶部に記録するステップと、
    前記各工程のQCデータの分布図を作成するステップと、
    前記分布図から特異点を抽出し特異点マップを作成するステップと、
    前記特異点マップと完成品の不良発生マップとを比較するステップと、
    前記比較に基づいて不良の原因となった工程と欠陥を同定するステップとを含み、
    前記特異点マップを作成するステップにおいて、前記分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成する検査方法であって、
    前記分布図を作成するステップにおいて、前記各工程のQCデータを共通のデータに定形化し、前記定形化されたデータから各工程のQCデータの分布図を得るものであり、
    前記不良の原因となった工程の同定に基づいて、同定された原因工程における電子デバイスの断面形状をモデル化し、モデル化された断面形状に基づいて前記原因工程以降の工程の断面形状をシミュレーションし、前記不良の原因工程と欠陥の同定が正しいか検証するステップを更に含むことを特徴とする検査方法。
  2. 電子デバイスの製造に伴う各工程を実行することと、
    前記電子デバイスの製造に伴う各工程のQCデータを記憶部に記録するステップと、
    前記各工程のQCデータの分布図を作成するステップと、
    前記分布図から特異点を抽出し特異点マップを作成するステップと、
    前記特異点マップと完成品の不良発生マップとを比較するステップと、
    前記各工程において前記比較に基づいて不良の原因となった工程と、欠陥を同定するステップ工程とを含み、
    前記特異点マップを作成するステップにおいて、前記分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成する電子デバイスの製造方法であって、
    前記分布図を作成するステップにおいて、前記各工程のQCデータを共通のデータに定形化し、前記定形化されたデータから各工程のQCデータの分布図を得るものであり、
    前記不良の原因となった工程の同定に基づいて、同定された原因工程における電子デバイスの断面形状をモデル化し、モデル化された断面形状に基づいて前記原因工程以降の工程の断面形状をシミュレーションし、前記不良の原因工程と欠陥の同定が正しいか検証するステップを更に含むことを特徴とする電子デバイスの製造方法。
  3. 電子デバイス製造に伴う各工程のQCデータを記録するデータ記憶装置と、
    前記各工程のQCデータを共通のデータに定形化するデータ変換登録部と、
    前記定形化されたデータから各工程のQCデータの分布図を作成する分布図処理部と、
    前記分布図から特異点を抽出し特異点マップを作成する特異点マップ処理部と、
    前記特異点マップと完成品の不良発生マップとを比較し、前記比較に基づいて不良の原因となった工程と欠陥を同定する解析演算部と、
    前記QCデータの分布図、前記特異点マップ、前記欠陥の同定結果を表示する表示部とを含み、
    前記特異点マップ処理部は、前記分布図又は前記分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成する検査システムであって、
    前記不良の原因となった工程の同定に基づいて、同定された原因工程における電子デバイスの断面形状をモデル化する断面形状モデル化部と、
    モデル化された断面形状に基づいて前記原因工程以降の工程の断面形状をシミュレーションする断面形状シミュレーション部と、をさらに含むことを特徴とする検査システム。
  4. 電子デバイス製造に伴う各工程のQCデータを記録するデータ記憶装置と、
    前記各工程のQCデータを共通のデータに定形化するデータ変換登録部と、
    前記定形化されたデータから各工程のQCデータの分布図を作成する分布図処理部と、
    前記分布図から特異点を抽出し特異点マップを作成する特異点マップ処理部と、
    前記特異点マップと完成品の不良発生マップとを比較し、前記比較に基づいて不良の原因となった工程と欠陥を同定する解析演算部と、
    前記QCデータの分布図、前記特異点マップ、前記欠陥の同定結果を表示する表示部とを含み、
    前記特異点マップ処理部は、前記分布図又は前記分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成する検査システムであって、
    前記不良の原因となった工程の同定に基づいて、同定された原因工程における電子デバイスの断面形状をモデル化する断面形状モデル化部と、
    モデル化された断面形状に基づいて前記原因工程以降の工程の断面形状をシミュレーションする断面形状シミュレーション部と、をさらに含み、
    前記解析演算部は、前記不良の原因工程と欠陥の同定が正しいか検証することを特徴とする検査システム。
  5. 検査システムに、
    電子デバイス製造に伴う各工程のQCデータを記憶部に記録するステップと、
    前記各工程のQCデータの分布図を作成するステップと、
    前記分布図から特異点を抽出し特異点マップを作成するステップと、
    前記特異点マップと完成品の不良発生マップとを比較するステップと、
    前記比較に基づいて不良の原因となった工程と欠陥を同定するステップとを実行させる検査プログラムであって、
    前記特異点マップを作成するステップは、前記分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成する検査プログラムであって、
    前記分布図を作成するステップにおいて、前記各工程のQCデータを共通のデータに定形化し、前記定形化されたデータから各工程のQCデータの分布図を得るものであり、
    前記不良の原因となった工程の同定に基づいて、同定された原因工程における電子デバイスの断面形状をモデル化し、モデル化された断面形状に基づいて前記原因工程以降の工程の断面形状をシミュレーションし、前記不良の原因工程と欠陥の同定が正しいか検証するステップを更に含むことを特徴とする検査プログラム。
JP2007227991A 2006-09-25 2007-09-03 検査方法、検査システム、検査プログラム及び電子デバイスの製造方法 Expired - Fee Related JP4982303B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007227991A JP4982303B2 (ja) 2006-09-25 2007-09-03 検査方法、検査システム、検査プログラム及び電子デバイスの製造方法
US11/856,323 US7739631B2 (en) 2006-09-25 2007-09-17 Testing method and method for manufacturing an electronic device
KR1020070096481A KR100935115B1 (ko) 2006-09-25 2007-09-21 검사 방법, 검사 시스템, 검사 프로그램 및 전자디바이스의 제조 방법
TW096135593A TW200821604A (en) 2006-09-25 2007-09-21 Inspection method, inspection system, inspection program, and method of manufacturing electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006259460 2006-09-25
JP2006259460 2006-09-25
JP2007227991A JP4982303B2 (ja) 2006-09-25 2007-09-03 検査方法、検査システム、検査プログラム及び電子デバイスの製造方法

Publications (3)

Publication Number Publication Date
JP2008109095A JP2008109095A (ja) 2008-05-08
JP2008109095A5 JP2008109095A5 (ja) 2009-11-12
JP4982303B2 true JP4982303B2 (ja) 2012-07-25

Family

ID=39414573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007227991A Expired - Fee Related JP4982303B2 (ja) 2006-09-25 2007-09-03 検査方法、検査システム、検査プログラム及び電子デバイスの製造方法

Country Status (4)

Country Link
US (1) US7739631B2 (ja)
JP (1) JP4982303B2 (ja)
KR (1) KR100935115B1 (ja)
TW (1) TW200821604A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5198519B2 (ja) * 2010-08-20 2013-05-15 株式会社東芝 欠陥解析方法、欠陥解析装置
JP6063313B2 (ja) * 2013-03-22 2017-01-18 株式会社東芝 電子デバイスの製造支援システム、製造支援方法及び製造支援プログラム
KR101623354B1 (ko) * 2013-09-11 2016-05-23 (주) 네오위드넷 통합 품질관리시스템 기반의 품질검사 방법
KR20230033445A (ko) 2021-09-01 2023-03-08 에스케이하이닉스 주식회사 반도체 웨이퍼의 불량 분석 방법 및 그 시스템

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204926A (ja) * 1992-01-25 1993-08-13 Sony Corp 生産管理システム
US7337090B1 (en) * 1994-05-25 2008-02-26 Emc Corporation Apparatus and method for event correlation and problem reporting
US7107185B1 (en) * 1994-05-25 2006-09-12 Emc Corporation Apparatus and method for event correlation and problem reporting
US5528516A (en) * 1994-05-25 1996-06-18 System Management Arts, Inc. Apparatus and method for event correlation and problem reporting
JP2000195766A (ja) 1998-12-25 2000-07-14 Toshiba Corp シミュレ―ション装置、シミュレ―ション方法、シミュレ―ションプログラムを格納した記録媒体および固体電子装置の製造方法
JP4250347B2 (ja) * 2000-08-21 2009-04-08 株式会社東芝 不良クラスタリング検索方法、不良クラスタリング検索装置、不良クラスタリング検索プログラムを格納した記録媒体、救済回路最適化方法、工程管理方法、クリーンルーム管理方法、半導体装置の製造方法、問題工程及び問題装置の抽出方法、問題工程及び問題装置の抽出プログラムを格納した記録媒体、問題工程及び問題装置の抽出装置、及び検索母体のスクラップ判断方法
TW513772B (en) * 2000-09-05 2002-12-11 Komatsu Denshi Kinzoku Kk Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface
US6738933B2 (en) * 2001-05-09 2004-05-18 Mercury Interactive Corporation Root cause analysis of server system performance degradations
JP3870052B2 (ja) * 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
WO2003036549A1 (en) * 2001-10-25 2003-05-01 Kla-Tencor Technologies Corporation Apparatus and methods for managing reliability of semiconductor devices
US6751519B1 (en) * 2001-10-25 2004-06-15 Kla-Tencor Technologies Corporation Methods and systems for predicting IC chip yield
JP4521152B2 (ja) * 2002-03-05 2010-08-11 株式会社東芝 半導体製造装置
JP2004101203A (ja) * 2002-09-04 2004-04-02 Oki Electric Ind Co Ltd ロジックlsiの不良解析システム及び不良解析方法
TW200412610A (en) * 2003-01-02 2004-07-16 Macronix Int Co Ltd Quick alarm system and method for continuous abnormal defect
JP2005236094A (ja) * 2004-02-20 2005-09-02 Renesas Technology Corp 半導体装置の製造方法、不良解析方法および不良解析システム
JP4250552B2 (ja) * 2004-03-03 2009-04-08 株式会社東芝 製造装置管理システム、製造装置管理方法及びプログラム
JP4413673B2 (ja) * 2004-03-29 2010-02-10 株式会社東芝 不良原因装置特定システム及び不良原因装置特定方法
US7310788B2 (en) * 2005-02-24 2007-12-18 International Business Machines Corporation Sample probability of fault function determination using critical defect size map
US7302653B2 (en) * 2005-02-24 2007-11-27 International Business Machines Corporation Probability of fault function determination using critical defect size map
US7516428B2 (en) * 2006-05-11 2009-04-07 Sige Semiconductor (Europe) Limited Microwave circuit performance optimization by on-chip digital distribution of operating set-point

Also Published As

Publication number Publication date
US20080178131A1 (en) 2008-07-24
TWI344547B (ja) 2011-07-01
JP2008109095A (ja) 2008-05-08
KR100935115B1 (ko) 2010-01-06
US7739631B2 (en) 2010-06-15
TW200821604A (en) 2008-05-16
KR20080027743A (ko) 2008-03-28

Similar Documents

Publication Publication Date Title
US11719650B2 (en) Method for performing smart semiconductor wafer defect calibration
TWI395944B (zh) 於一樣品之帶電粒子束檢測中判定缺陷之方法以及系統
JP6080379B2 (ja) 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム
US9311697B2 (en) Inspection method and device therefor
JP4950550B2 (ja) パターン合わせずれ計測方法およびプログラム
US20140226893A1 (en) Method and System for Image-Based Defect Alignment
JP5450180B2 (ja) 測定装置と測定座標設定方法と測定座標数算出方法
JP4982303B2 (ja) 検査方法、検査システム、検査プログラム及び電子デバイスの製造方法
TWI773063B (zh) 圖像產生系統及圖像產生方法
TW201712774A (zh) 診斷半導體晶圓之方法以及系統
US7533313B1 (en) Method and apparatus for identifying outlier data
TWI783400B (zh) 誤差因子的推定裝置及推定方法
TWI801973B (zh) 錯誤因素之推定裝置及推定方法
WO2021140823A1 (ja) パターンエッジ検出方法、パターンエッジ検出装置、パターンエッジ検出をコンピュータに実行させるためのプログラムが記録された記録媒体
KR20190088761A (ko) 웨이퍼 측정 설비, 웨이퍼 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법
CN117529803A (zh) 用于主动良率管理的制造指纹
TW201736999A (zh) 用於製造控制的信號檢測方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4982303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees