TW200821604A - Inspection method, inspection system, inspection program, and method of manufacturing electronic device - Google Patents
Inspection method, inspection system, inspection program, and method of manufacturing electronic device Download PDFInfo
- Publication number
- TW200821604A TW200821604A TW096135593A TW96135593A TW200821604A TW 200821604 A TW200821604 A TW 200821604A TW 096135593 A TW096135593 A TW 096135593A TW 96135593 A TW96135593 A TW 96135593A TW 200821604 A TW200821604 A TW 200821604A
- Authority
- TW
- Taiwan
- Prior art keywords
- steps
- data
- map
- defect
- electronic component
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000007689 inspection Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 230000007547 defect Effects 0.000 claims abstract description 68
- 238000009826 distribution Methods 0.000 claims abstract description 43
- 230000002950 deficient Effects 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 claims description 13
- 230000015654 memory Effects 0.000 claims description 13
- 238000004088 simulation Methods 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000004458 analytical method Methods 0.000 claims description 3
- 239000000284 extract Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000012795 verification Methods 0.000 claims 2
- 241000283690 Bos taurus Species 0.000 claims 1
- 238000000605 extraction Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 10
- 238000013500 data storage Methods 0.000 abstract description 6
- 230000006378 damage Effects 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 20
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 230000006872 improvement Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000004575 stone Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000012800 visualization Methods 0.000 description 2
- 241000237536 Mytilus edulis Species 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 210000005252 bulbus oculi Anatomy 0.000 description 1
- 230000001364 causal effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 235000020638 mussel Nutrition 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004793 poor memory Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 235000013618 yogurt Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31707—Test strategies
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
200821604 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種檢查方法及電子元件之製造方法。 又，本發明係關於一種檢查系統及檢查程式。 【先前技術】 ^ 先前之電子元件之缺陷原因之檢查方法，例如在半導體 - 裝置製造時，一般係採用破壞方法，該破壞方法係將晶圓 在缺陷位置切斷，進行藉由掃描型電子顯微鏡（SEM)及穿 透型電子顯微鏡（TEM)之剖面觀察。該方法，首先在製作 用於觀察缺陷位置剖面之樣品上需要時間。再者，從剖面 觀察之結果推定成為缺陷原因之步驟，並用實驗來驗證該 推定。因此，由於電子元件之缺陷改善需要較多成本及時 間，故謀求電子元件缺陷原因之調查簡化。 雖然提出有模擬方法（例如參照專利文獻υ作為解決前 述問題之方法，但並未達到解除前述問題。 • 前述問題並不限定於半導體裝置之製造，即使在液晶等 其他電子元件之製造中亦同樣存在。 [專利文獻1]曰本特開2000-195766號公報 * 【發明内容】 - [發明所欲解決之問題] 謀求一種可以非破壞方法簡單地調查並確定電子元件之 缺陷原因之檢查方法。此外謀求一種使用該檢查方法之電 子元件之製造方法。 ” [解決問題之技術手段] 124711.doc 200821604 本發明之第1特徵係以以下之檢查方法作為要點，該檢 查方法包含：將伴隨電子元件製造之各步驟之QC資料記 錄於記憶部之步驟；製作各步驟之QC資料分佈圖之步 驟；從分佈圖中提取奇異點，製作奇異點圖之步驟；比較 奇異點圖與完成品之不良產生圖之步驟；及基於比較，鑑 別成為不良原因之步驟及缺陷之步驟。 本毛月之第2特徵係以以下之電子元件之製造方法作為 要點’該電子元件之製造方法包含：實行伴隨電子元件製 造之各步驟及將伴隨電子元件製造之各步驟之Qc資料記 錄於記憶部之步驟；製作各步驟之QC資料分佈圖之步 疊合複數個分佈圖而得到之分佈圖中提取奇異點， 、可異點圖之步驟；比較奇異點圖與完成品之不良產生 圖之步驟；及在伴隨雷早-政彻▲ 隹仟I通電子70件製造之各步驟中， 較，鑑別成為不良原因之牛踩^ β # 基於比 民原LJ之步驟及缺陷之步驟。 本發明之第3特徵係以以 查系統包含··資料吃,μ 統作為要點，該檢 貝科口己fe農置，豆待印伴坐 之各步驟之QC眘料去./、係°己錄伴蚣電子元件製造 之QC資料標準化為共同 -係將各步驟 φ m ji- ^ 、’者，刀佈圖處理部，並俜 由‘準化之貧料製作各步 ？、係 π其係從分佈圖中提取奇異二奇異點 ’-析异部，其係比較奇異Ί、點圖 圖，並基於比赵^ t 口 ”疋成卩口之不良產生 、比軼，鑑別成為不良原因 顯示部，其係顯示V輝及缺陷者；及 別結果者。 佈圖、可異點圖、缺陷之鑑 124711.doc 200821604 奉發明之弟4犄 w #、丨f钓罟點，該檢 _程式係令檢查系統執行以下步驟：將伴隨電子㈣赞迭 之各步驟之QCf料記錄於記憶部之步驟；製作各步驟之 QC肓料分佈圖之步驟；從分佈圖中提取奇異點，製作奇 異點圖之步驟；比較奇異點圖與完成品之不良產生圖之步 驟；及基於比較’鑑別成為不良原因之步驟及缺陷之步 驟。
[發明之效果] 本發明係提供-種可以非破壞方式簡單地調查並確定電 子元件之缺陷原因之檢查方法。此外提供—種使用該檢查 方法之電子元件之製造方法。 【實施方式】 以下’舉實施形態說明本發明，但本發明並非限定於以 “貝施形L又，對於圖中具有相同功能或類似功能者 賦予相同或類似之符號，省略其說明。 (檢查系統） 圖2所示之第1實施形態之檢查方法所使用之檢查系統^ 具備：處理演算裝置2、連接於處理演算裝置2之顯示裝置 3、輸入裝置4、輸出裝置6、及資料記憶裝置8。在輸入裝 置4連接有測定裝置5，藉由測定裝置5所測定之資料被 傳遞給處理演算裝置2。 作為處理演算裝置2，只要係由在CPU等通常之計算機 系、、先所使用之次异裝置等構成即可。圖2中，處理演算裝 置2包含：資料取得部10、資料轉換登錄部11、分佈圖處 1247Il.doc 200821604 理部12、奇異點圖處理部13、及分析演算部14。 顯示裝置3係指龄顏 干牡罢/τ 皿視4之畫面，可使用CRT、液晶顯 耸、衣 ）、發光二極體⑽D)面板、電致發光（EL)面板 导。 ❿ 作：輸入裝置4’例如可舉出鍵盤、滑鼠等之指向裝 外^可猎由語音裝置、CD — ROM、磁帶等「記錄 狄 '」之取裝置、向計算機網路之連接元件及向網際網 之接疋件等所構成。從輸人裝置4進行輸人操作，對 應之貧訊（資料）即被傳遞給處理演算裝置2。 ::輸出裝置6,係藉由噴墨印表機、雷射印表機、向 1了網路之連接元件、及向網際網路之連接元件等所構 士作為貝料記憶裝置8可使用R0M、RAM、磁碟等之記憶 :置’作2記憶部記憶與電子元件之製造條件相關之各種 貝凡於貝料庫中’如圖2所示包含：步驟名、處理裝置 名、處理室名、晶圓資訊、批次資訊、製程時間、製程面 之傾向、及製程條件f。在製程條件中例如包含：向晶圓 表面之成膜條件、研磨條件、㈣條件、及氧化條件等。 另外在.己It部可以與步驟名等相關連地記錄缺陷原因及針 對該缺陷原因之改善對策。 / fe於貧料記憶裝置8之記憶部可以隨時更新。亦即， 製k不同種類之電子元件時或者使用新的製造條件時，只 、、“Λ新的電子元件或製造條件，例如進行實驗後製作前 述記憶部，更新記憶於資料記憶裝置8之記憶部即可。 124711.doc 200821604 又’記憶部之更新，例如亦可經由包含網際網路之通传梦 置’從遠端對資料記憶裝置8進行。 (檢查方法） (第1實施形態） 使用圖2之檢查系統1，以半導體裝置之製造方法為例， 一面參照圖1之流程圖一面說明第1實施形態之檢查方法。 (1)首先在步驟S101實施包含一系列步驟之電子元件（例 如：半導體裝置）之製造，測定各步驟之Qc資料。例如， 若將步驟A假定為對在矽基板（晶圓）上依次層積有多晶矽 膜、石夕氧化膜、及石夕氮化膜之構造，藉由光學微影術=成 蝕刻掩模之步驟；將步驟B假定為使用由光阻劑所形成之 姓刻掩模’姓刻最上層石夕氮化膜，形成由石夕氮化膜所形成 之新的餘刻掩模之步驟；將步驟c假定為使用由石夕氮^膜 所形成之新的餘刻掩模，連續姓刻石夕氧化膜及多晶石夕膜之 ㈣；則在步驟A中，測定由光阻劑形成之姓刻掩模之線 在步驟B中’測以氮化膜之㈣深度，在步驟C 在^定^氧化膜與多晶石夕膜合計之#刻深度（但應留意 在只際之半導體裝置之製造中，包含有數十至百以上，甚 至有時數百之步驟，而步驟A、B、C僅為說明方便上之例 ^ )。然後’藉由將各步驟之㈣料與步驟名、處 =地處理室名、晶圓性能、批次性能、及製料間等相 ^記料資料記憶裝置8，並在步驟_將 鄉之QC貪料記錄於資料庫。 夕 此時如圖3(a)、圖3(b)、 刀別所不之步驟八、步騾 124711.doc 200821604 B、步驟C之資料點群A、B、C，各步驟之測定位置之資料 點並不-定相同。因此，為了使後述之掌握晶圓面内之傾 向日寸之5平彳貝變得容易，如圖4所示，在步驟s丨〇3進行qC資 料點之内插、資料之標準化。此時，進行内插，以使得圖 7、圖8所示之在實際半導體晶圓上，藉由檢查所得到之成 為不良產生圖 NG1、NG2、NG3、NG4、NG5、NG6、
NG7、NG8、NG9、而丨〇之資料點之矩形區域（晶片區域） 之數量（45點），與所有之資料一致。例如在圖4(約所示之Α 步驟中，内插包含資料點A1、A5、A9、A13、AM、 A33、A38、A42、A45之資料點群A，得到包含ai〜a45之 45點之内插資料點群AM而標準化。進一步在步驟“⑽ 中，將離散資料之内插資料點群八“以等價線顯示（等高線 顯示），藉由連續資料之分佈圖得到面内傾向圖AC後，進 行可視化。可視化例如係藉由顏色區分來進行。 又，與A步驟同樣，如圖4(b)、圖4(c)所示，在步驟§1〇4 ’皆B v驟C步驟亦進行内插，藉由分佈圖得到面内傾向 圖BC、CC。將在步驟sl〇4製作之分佈圖記憶於資料庫。 (2)在步驟S105從分佈圖中提取奇異點。如所周知般， 刀佈圖之「奇異點」係分佈不圓滑之彎曲之點或形成眼球 狀之點。QC值之「奇異點」，其類型包含與卩。值之平均值 之差杈大的點、極大點、極小點、或者Qc值變化之微分 值較大的點。在步驟S106，在面内傾向圖AC、BC、CC 中’如圖5所示，在分佈圖上繪製奇異點AS、bS、 Cs、…’製作奇異點圖ACS、BCS、CCS、…XCS。然 124711.doc 200821604 後，將奇異點圖ACS、BCS、ccs、…xcs記錄於資料記 憶裝置8。又，如步驟χ所示，在無奇異點時， 己 xcs與面内傾向圖xc為相同者。因此，本說明書中有時將 奇異點圖作為面内傾向圖闡述。 、：
(3)在步驟S11〇，從資料記憶裝置8中讀取如圖$所示之 奇異點圖ACS、BCS、CCS、...XCS，將各步驟之奇異點 圖ACS、BCS、CCS、…則與如圖8所示之按每種不良圖 案所分類整理之電子元件不良產生圖NG1、NG2、NG3、 NG4、NG5、NG6、NG7、NG8、NG9、NG10 進行比較。 此處所明不良產生圖」，若係在半導體裝置之製造情 瓜例如係才日不良晶片在晶圓上之分佈，該不良晶片在晶 圓上之为佈係在除切割步驟以後之後步驟（組裝步驟）外之 曰曰圓、、及之所明「珂步驟」之結束階段，從用探針測定之電 氣特性之測定結果而得到者。但是，「不良產生圖」亦可 係不良晶片之面内傾向，該不良晶片之面内傾向係在稱作 所明刖端步驟」之基板步驟之結束階段，從藉由顯微鏡 等疋之、、、°果而得到者；或者，亦可在稱作所言胃「後端步 驟^之表面佈線步驟之任意中間階段m良產生圖。 ’、、;、後將各步驟各自之面内傾向或者組合複數步驟之步驟 才關之面内傾向’與不良產生圖進行對比。例如如圖6所 不亦可將複數步驟之各自之奇異點圖ACS、BCS、 XCS®合，製作奇異點圖ABc〜cs，與不 良^生圖it行對比。此時亦可從連續之複數步驟中，離散 提取任心、步驟之奇異點圖並加以疊合。將每一步驟或者 124711.doc -12· 200821604 .複數步驟之面内傾向與設計資料相關連地記憶於資料記憶 裝置8。 、〜 )v ^Sl11，基於各步驟之奇異點圖（面内傾向）與不 良產生圖之對比，鐘別不良之原因步驟及成為不良原因之 缺1^。在圖7、圖8中，分佈圖之奇異點圖BCS之奇異點 BS ’與在晶圓完成品各自之晶片區域所顯示之不良產生圖 ⑽之可異點’⑽之位置一致，由此可以推測 騾B。 (5)在步驟S112，借奋里愛上闰、丁 &女t 便可異點圖、不良產生圖、及原因步 驟之缺知原因’與改善内容相對應，作為缺陷資料記憶於 資料記憶裝置8。特別係比較各步驟之奇異點圖（面内傾向） 與:良產生圖NG1〜NG10來確定缺陷原因時，將原因步驟 =奇異點® (面内傾向）與不良產生圖之對應關係之詳細内 各自己憶於資料庫。 依照第1實施形態，從在各步驟 你合/驟之蝕刻速率或沈積速率 等晶圓面内之製程資料之分佈傾向，可以掌握每一步驟或 者組合複數步驟時之晶圓的面内傾向及奇異點，與完成品 之不良產生圖進行對比。上述B圓而咖 > 也丨 工I日日W面内之製程資料之分佈 傾向係從與半導體裝置等之電早 4千儿件之製造步驟相關之品 質管理（QC)資料取得者。亦即葬 J 1稭由將分佈圖所示之每一步 驟之奇異點，與依照不良種_八 禋頦刀類之完成品之晶圓面内不 良產生圖進行比較，可以簡易铋谂a 間约地確疋成為完成品不良原因 之步驟及不良種類。 (第1實施形態之變形例1) 124711.doc -13- 200821604 又，如圖14所示 使用之檢查系統51 狀核擬部16外，血 一面參照圖9之流程圖，及圖Η)⑷(b)、圖11(咖）、圖 、生（a)(b)之電子凡件剖面形狀圖，—面以半導體裝置之製 造方法為例，說明第1實施形態之變形例1之檢查方法。 ，第1實施形態之變形例1之檢查方法所 ，除具備剖面形狀模型化部15、剖面形 圖2之檢查系統1同樣構成。 圖10(a)係顯示步驟a之設計上之電子元件之剖面形狀，
圖_)係顯示步驟a之模型化之電子元件之剖面形狀。圖 1〇⑷⑻係顯示電子元件之剖面形狀，該電子元件係對在 矽基板(晶圓)21上依次積層有多晶矽膜23、矽氧化膜25、 及石夕氮化膜28之構造，藉由光學微影術形成有餘刻掩模 29a > 29b 〇 " 圖n(a)係顯示原因步驟8之設計上之電子元件之剖面形 狀，圖11(b)係顯示步驟B之模型化之電子&件之剖面形 狀圖U(a)(b)係顯示電子元件之剖面形狀，該電子元件 $在步驟6使用由光阻劑形成之蝕刻掩模29a、29b，蝕刻 取上層硬减膜28，形成由錢㈣28形成之新的钱刻掩 模所得到者。 圖12(a)係顯示步驟c之設計上之電子元件之剖面形狀， 圖12(b)係顯示步驟c之模型化之電子元件之剖面形狀。圖 12(a’係顯示電子元件之剖面形狀，該電子元件係使用 由石夕氣化膜28形成之新的關掩模，連續姓刻錢化膜25 及多晶矽膜23所得到者。 圖9中，直至步驟S111之流程與圖1之流程圖相同。以步 124711.doc -14· 200821604 ' 152 ' 153、154為中心進行說明。進行圖k流程
圖所說明之⑴〜⑷步驟後，在步驟_，藉由在步驟MU 所鑑別之不良之原因步驟中所鑑別之缺陷，將電子元件之 =面形狀如圖11(b)所示進行模型化。此時，原因步驟B之 則一步驟步驟A之電子元件之剖面形狀，亦如圖1〇(b)所示 進行模型化，並與模型化圖一起掌握圖1〇(a)、圖11(勾所 不之叹计上之電子元件之剖面形狀為宜。此係因為容易推 定缺陷之原因。 在步驟S152，基於在步驟sl5〇所推定並模型化之剖面形 狀，如圖12(b)所示，藉由模擬來關連推定此後步驟之剖面 形狀。然後，在步驟8153，確認剖面形狀之模擬結果是否 對應於測定之不良，確定原因步驟及缺陷原因。例如在圖 11(b)、圖12(b)中，可知以圖u(b)所示之蝕刻殘留31為起 因’產生圖12(b)所示之短路缺陷33。之後在步驟Sl54， 將剖面模擬之結果、與原因步驟之缺陷原因及改善内容相 對應地作為缺陷資料記錄於資料記憶裝置8。 依照第1實施形態之變形例之檢查方法，藉由將二維剖 面形狀模型化，可以藉由模擬，視覺性確認從缺陷之產生 直至不良之一系列階段，因此可以簡易地確定不良之原 因，並容易地導出不良之改善對策。 又’亦可組合第1實施形態與其變形例。在該情形，可 以得到以下之作用效果，即：除了第1實施形態及其變形 例之作用效果外，可提高原因步驟及缺陷原因之確定精 度0 124711.doc -15- 200821604 (第1實施形態之變形例2)
在第i實施形態中，在步驟_進行Qcf料點之標準化 後’由在步驟S1〇4中標準化之資料製作分佈圖。但是，在 複數之步驟中’ QC資料之測定位置共同時，從簡化檢查 步驟之觀點考慮，亦可不進行QC資料之内插，而由共= 測定位置之QC資料來直接製作分佈圖。例如圖3之情^， 亦可由步驟A之測定位置A1、A5、A9、Au、A45，步驟B 之測定位置B1、B5、B9、B13、B45 ’步驟。之測定位置 〇1、〇5、〇9、（：13 145之(^資料直接製作分佈圖。電子 元件越多層細密化，藉由正確掌握面内傾向而使檢查精度 提升，對改善電子元件良率之影響越大。因此，從為圖謀 提高電子元件之良率，而更正確地掌握面内傾向之觀點考 慮，宜在步驟S103進行QC資料點之標準化。 (第1實施形態之變形例3) 在第1實施形態中，在步驟8105從分佈圖之極大、極小 點提取奇異點，其後藉由進行步驟S106、11〇、m，進行 缺陷之鑑別。此時即使對於如圖13所示之由等高線間隔 寬、邊界線不清楚之輪廓所包圍之區域1)(^(以下稱作「分 佈不均」），亦可藉由與奇異點同樣地，進行Sl〇5、1〇6、 110、111而鑑別缺陷。例如在圖丨3中，將從資料記憶裝置 8所讀取之奇異點（分佈不均）圖1>(^".又(：：8，與按不良圖案 分類整理之電子元件之不良產生圖NG11、NG12、NG13進 行比較’因為不良產生圖NG12與奇異點NG12S之位置一 致，故可以推測原因在步驟D。 124711.doc -16- 200821604 (第2實施形態） 第2實施形態之檢查方法包含以下步驟，即：在圖丨、圖 9之流程圖之步驟S112、步驟8154，讀取記錄於資料記= 裝置8之資料庫（例如包含奇異點圖、不良產生圖、使原因 步驟之缺陷原因與改善内容對應之缺陷資料），對比缺陷 改善資料與設計資料，確定具有缺陷傾向之步驟，進行該 步驟之製造條件之調整。此處，進行製造條件之調整，^ 如係進行提高製造步驟之精度或速度等之調整，或係進行 應如此般進行之關係到該製造步驟之諸條件之調整。: 此，在進行如此之調整後，可以實施包含一系列步驟之電 子元件（例如：半導體裝置）之製造。 依照第2實施形態，藉由參照程式館化之過去之缺陷調 查事例’可以提示缺陷原因之改善方法。其結果，在電子 元件之製造上可以提高其精度或速度等。 (檢查程式） 提供用於在檢查系統1中勃杆 仃之檢查程式。檢查程式例 如包含：（1)將伴隨電子元件製迕 干I仏之各步驟之QC資料記錄 於資料記憶裝置之步驟；（2)製作 1 J表作各步驟之QC資料之分佈 圖之步驟；（3)從分佈圖中提取奇 圾取了異點，製作奇異點圖之步 驟，（4)比較奇異點圖與完成σ 成σ口之不良產生圖之步驟；及 (5)基於比較，鑑別成為 艮原因之步驟及缺陷之步驟。
檢查程式，亦可代替步驟A 晶人& ^ 彈（3)，而採用從將分佈圖複數 $合所得到之分佈圖中提 了 ”點，製作奇異點圖之步 驟。另外檢查程式亦可進_ 匕3以下步驟（6)，即··基於 124711.doc 200821604 成為不良原因之步驟之鑑別，將所鑑別之原因步驟之電子 70件之口 J面形狀換型化，基於模型化之剖面形狀，模擬原 因步驛以後的步驟之剖面形狀，驗證鑑別之不良之原因步 驟與缺陷是否正確。 如上之檢查程式可以保存於計算機可讀取之記錄媒體 中。猎由計算機系統讀入該記錄媒體，執行檢查程式而控 • 制什异機’藉此可以實現前述之檢查程式。此處，所謂 φ β己錄媒體」係指例如如計算機之外部記憶體裝置、半導 體。己L體磁碟、光碟、光磁碟、磁帶等可以儲存程式之 媒體。另外在「記錄媒體」中包含計算機資料信號傳輸 波。 (其他實施形態） 如詗所述本發明雖藉由實施形態所揭示，但構成本發 明内谷一部分之論述及圖式不應理解為係限定本發明者。 從本揭示内容本行業者當可明白各種代替之實施形態、實 • 施例及運用技術。例如，在第1、第2實施形態中雖然係顯 示了檢查方法，但亦可提供具備以該檢查方法作為步驟之 电子元件之製造方法。此外與檢查方法相關連提供有檢查 系、’’先如此，本發明包含在此處所未記述之各種實施形態 . ㈣理所當然的。因此，由前述說明，本發明之技術範圍 係僅由妥當之申請專利範圍之發明特定事項所決定。 另外之優點及修改將容易發生在那些技術熟練者身上。 因此，廣義之本發明並不限定於本說明書及發明實施形態 所敘述者。相應地，在不偏離本發明宗旨之範圍内所進行 124711.doc -18 · 200821604 之各種變更被定義為其附屬聲明及同等物。 【圖式簡單說明】 圖1係顯示第1實施形態之檢查方法之流程圖。 圖2係顯示本實施形態之檢查裝置之方塊圖。 圖3(a)、圖3(b)、圖3(c)分別係顯示步驟A、步驟B、步 驟C之資料點之測定位置之圖。 圖4(a)〜(c)係顯示qc資料之内插方法之概念圖。 圖5係顯示奇異點圖之圖。 圖6係顯示掌握面内傾向之方法之概念圖。 圖7係顯示對比奇異點圖與不良產生圖，確定不良產生 步驟之方法之概念圖。 圖8係顯示按不良之種類所分類之電子元件之不良產生 圖之資料群。 圖9係顯示第i實施形態之變形例之檢查方法之流程圖。 圖10(a)係顯示步驟A之設計上之電子元件之剖面形狀， 圖10(b)係顯示步驟a之模型化之電子元件之剖面形狀。 圖11U)係顯示步驟B之設計上之電子元件之剖面形狀， 圖11(b)係顯示步驟b之模型化之電子元件之剖面形狀。 圖i2(a)係顯示步驟C之設計上之電子元件之剖面形狀， 圖12(b)係顯示步驟c之模型化之電子元件之剖面形狀。 圖13係顯示對比奇異點（分佈不均）圖與不良產生， _ ’確 定不良產生步驟之方法之概念圖。 圖14係顯示本實施形態之變形例之檢查裝置之方塊圖。 【主要元件符號說明】 124711.doc -19- 200821604
A、B、C
AM、BM、CM AS、BS、CS AC、BC、CC、XC ACS、BCS、CCS、XCS QC資料群 内插QC資料群 奇異點 分佈圖 奇異點圖
124711.doc -20-
Claims (1)
- 200821604 十、申請專利範圍： 1· 一種檢查方法，其特徵在於包含 之QC資料記錄於記憶 部 將伴隨電子元件製造之各步驟 之步驟； ^前述各步驟之QC資料之分佈圖之步驟；':述刀佈圖中提取奇異點，製作奇異點圖之步驟； 比較：述奇異點圖與完成品之不良產生圖之步驟;及 ;、’迷比較，鑑別成為不良原因之步驟及缺陷之步 长員1之;^查方法，其中在前述製作奇異點圖之步 T中，合複數個前述分佈圖而得到之分佈圖中提取 可異點，製作奇異點圖。 月求項1之檢查方法，其中在前述製作分佈圖之步驟 中，將前述各步驟之QC資料標準化為共同之資料，由前 述橡準化之資料得到各步驟之QC資料分佈圖。 4.如明求項1之檢查方法，其中進-步包含以下步驟， 即：基於鑑別前述成為不良原因之步驟，將所鑑別之原 因步驟之電子元件之剖面形狀模型化，基於模型化之剖 面形狀模擬前述原因步驟以後之步驟之剖面形狀，驗證 則述不良之原因步驟及缺陷之鑑別是否正確。 種電子元件之製造方法，其特徵在於包含： 實行伴隨電子元件製造之各步驟及將前述伴隨電子元 件製造之各步驟之QC資料記錄於記憶部之步驟； 製作前述各步驟之QC資料之分佈圖之步驟； 124711.doc 200821604 T前述分佈圖中提取奇異點，製作奇異 比較前述奇異點圖與完成品之不良產=之步驟； 在前述各牛驟其私、’+ ° 步驟；及 步驟及缺陷之步驟。 Ui成為不良原因之 6’ =未項5之電子元件之製造方法， 成為不良；i阳々此_ > a S "周整刖述 原因之步驟之條件的步驟。 7. 如請求項5之電子元件之製造方法 異點圖之牛驟由"Λ田人 、在則述製作奇 佈圖中=’複數個前述分佈圖而得到之分 中^取奇異點，製作奇異點圖。 8. 如請求項5之電子元件之製造方法 ::之步驟中，將前述各步驟之QC資料標準=分 ;由前述標準化之資料得到各步驟―二 下+ :員5之電子兀件之製造方法，其中進-步包含以 二，即：基於鑑別前述成為不良 鐘別之原因步驟之電子开枝—* ^ ^將所 型化之剖u狀面形狀模型化，基於模 狀，驗」::不果原因步驟以後之步驟之剖面形 10·-種檢查系統，其特徵在於包含： π疋否正確。 資料記憶裝置，其係記錄伴 之QC資料者； 〜電子兀件製造之各步驟 2轉換登料，其係將前述各步 為共同之資料者； ν貝才十铋旱化 ㈣圖處理部’其係由前述標準化之資料製作各步驟 124711.doc 200821604 之QC資料分佈圖者； 奇異點圖處理部’其係從前述分佈圖提取奇里愛 作奇異點圖者； 〃點’製 分析演算部，其係比較前述奇異點圖與完成品 產生圖，基於前述比較，鑑別成為不良原因=之不良 陷者；及 ’、V驟及缺 顯示部，其係顯示前述QC資料夕八y士㈤ 十之刀佈圖、前述奇^ 圖、前述缺陷之鑑別結果者。 一點11·如請求項1G之檢查系統，其中前述奇異點圖處理部’ 從前述分佈圖或疊合複數個前述分佈圖而得到之^佈係 中提取奇異點，製作奇異點圖。 刀 圖 12.如請求項10之檢查系統，其中進一步包含： 剖面形狀模型化部，其係基於鑑別前述成為不良原因 之步驟’將所鑑別之原因步驟之電子元件之剖面形狀楔 型化者；及 ' 二剖面形狀模擬部，其係基於模型化之剖面形狀，模擬 别述原因步驟以後之步驟之剖面形狀者。 如明求項10之檢查系統，其中前述分析演算部係驗證前 述不良之原因步驟及缺陷之鑑別是否正確。 14·種核查転式’其特徵在於其係令檢查系統執行以下步 驟： 將伴隨電子元件製造之各步驟之QC資料記錄於記憶部 之步驟； 製作前述各步驟之QC資料之分佈圖之步驟； 124711.doc 200821604 從前述分佈圖中提取奇異點，製作奇異點圖之步驟； 比較$述可異點圖與完成品之不良產生圖之步驟；及 基於則述比較’鑑別成為不良原因之步驟及缺陷之步〇 點圖之步 圖中提取 〃 六τ珂述製作奇 從4合複數個前述分佈圖而得到之八 奇異點，製作奇異點圖。 刀124711.doc
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006259460 | 2006-09-25 | ||
| JP2007227991A JP4982303B2 (ja) | 2006-09-25 | 2007-09-03 | 検査方法、検査システム、検査プログラム及び電子デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200821604A true TW200821604A (en) | 2008-05-16 |
| TWI344547B TWI344547B (zh) | 2011-07-01 |
Family
ID=39414573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096135593A TW200821604A (en) | 2006-09-25 | 2007-09-21 | Inspection method, inspection system, inspection program, and method of manufacturing electronic device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7739631B2 (zh) |
| JP (1) | JP4982303B2 (zh) |
| KR (1) | KR100935115B1 (zh) |
| TW (1) | TW200821604A (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5198519B2 (ja) * | 2010-08-20 | 2013-05-15 | 株式会社東芝 | 欠陥解析方法、欠陥解析装置 |
| JP6063313B2 (ja) * | 2013-03-22 | 2017-01-18 | 株式会社東芝 | 電子デバイスの製造支援システム、製造支援方法及び製造支援プログラム |
| KR101623354B1 (ko) * | 2013-09-11 | 2016-05-23 | (주) 네오위드넷 | 통합 품질관리시스템 기반의 품질검사 방법 |
| KR20230033445A (ko) | 2021-09-01 | 2023-03-08 | 에스케이하이닉스 주식회사 | 반도체 웨이퍼의 불량 분석 방법 및 그 시스템 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204926A (ja) * | 1992-01-25 | 1993-08-13 | Sony Corp | 生産管理システム |
| US5528516A (en) * | 1994-05-25 | 1996-06-18 | System Management Arts, Inc. | Apparatus and method for event correlation and problem reporting |
| US7337090B1 (en) * | 1994-05-25 | 2008-02-26 | Emc Corporation | Apparatus and method for event correlation and problem reporting |
| US7107185B1 (en) * | 1994-05-25 | 2006-09-12 | Emc Corporation | Apparatus and method for event correlation and problem reporting |
| JP2000195766A (ja) | 1998-12-25 | 2000-07-14 | Toshiba Corp | シミュレ―ション装置、シミュレ―ション方法、シミュレ―ションプログラムを格納した記録媒体および固体電子装置の製造方法 |
| JP4250347B2 (ja) * | 2000-08-21 | 2009-04-08 | 株式会社東芝 | 不良クラスタリング検索方法、不良クラスタリング検索装置、不良クラスタリング検索プログラムを格納した記録媒体、救済回路最適化方法、工程管理方法、クリーンルーム管理方法、半導体装置の製造方法、問題工程及び問題装置の抽出方法、問題工程及び問題装置の抽出プログラムを格納した記録媒体、問題工程及び問題装置の抽出装置、及び検索母体のスクラップ判断方法 |
| TW513772B (en) * | 2000-09-05 | 2002-12-11 | Komatsu Denshi Kinzoku Kk | Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface |
| US6738933B2 (en) * | 2001-05-09 | 2004-05-18 | Mercury Interactive Corporation | Root cause analysis of server system performance degradations |
| JP3870052B2 (ja) * | 2001-09-20 | 2007-01-17 | 株式会社日立製作所 | 半導体装置の製造方法及び欠陥検査データ処理方法 |
| US6751519B1 (en) * | 2001-10-25 | 2004-06-15 | Kla-Tencor Technologies Corporation | Methods and systems for predicting IC chip yield |
| WO2003036549A1 (en) * | 2001-10-25 | 2003-05-01 | Kla-Tencor Technologies Corporation | Apparatus and methods for managing reliability of semiconductor devices |
| JP4521152B2 (ja) * | 2002-03-05 | 2010-08-11 | 株式会社東芝 | 半導体製造装置 |
| JP2004101203A (ja) * | 2002-09-04 | 2004-04-02 | Oki Electric Ind Co Ltd | ロジックｌｓｉの不良解析システム及び不良解析方法 |
| TW200412610A (en) * | 2003-01-02 | 2004-07-16 | Macronix Int Co Ltd | Quick alarm system and method for continuous abnormal defect |
| JP2005236094A (ja) * | 2004-02-20 | 2005-09-02 | Renesas Technology Corp | 半導体装置の製造方法、不良解析方法および不良解析システム |
| JP4250552B2 (ja) * | 2004-03-03 | 2009-04-08 | 株式会社東芝 | 製造装置管理システム、製造装置管理方法及びプログラム |
| JP4413673B2 (ja) * | 2004-03-29 | 2010-02-10 | 株式会社東芝 | 不良原因装置特定システム及び不良原因装置特定方法 |
| US7302653B2 (en) * | 2005-02-24 | 2007-11-27 | International Business Machines Corporation | Probability of fault function determination using critical defect size map |
| US7310788B2 (en) * | 2005-02-24 | 2007-12-18 | International Business Machines Corporation | Sample probability of fault function determination using critical defect size map |
| US7516428B2 (en) * | 2006-05-11 | 2009-04-07 | Sige Semiconductor (Europe) Limited | Microwave circuit performance optimization by on-chip digital distribution of operating set-point |
-
2007
- 2007-09-03 JP JP2007227991A patent/JP4982303B2/ja not_active Expired - Fee Related
- 2007-09-17 US US11/856,323 patent/US7739631B2/en active Active
- 2007-09-21 TW TW096135593A patent/TW200821604A/zh not_active IP Right Cessation
- 2007-09-21 KR KR1020070096481A patent/KR100935115B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008109095A (ja) | 2008-05-08 |
| KR100935115B1 (ko) | 2010-01-06 |
| TWI344547B (zh) | 2011-07-01 |
| US20080178131A1 (en) | 2008-07-24 |
| US7739631B2 (en) | 2010-06-15 |
| KR20080027743A (ko) | 2008-03-28 |
| JP4982303B2 (ja) | 2012-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210231579A1 (en) | Method for smart conversion and calibration of coordinate | |
| TWI684000B (zh) | 產生檢查配方的方法及其系統 | |
| CN106415807B (zh) | 使用高分辨率全裸片图像数据进行检验 | |
| JP5107506B2 (ja) | 欠陥分析器 | |
| TW483080B (en) | Defect reference system automatic pattern classification | |
| TW202036475A (zh) | 取樣檢驗的方法及其系統 | |
| JP4950550B2 (ja) | パターン合わせずれ計測方法およびプログラム | |
| US10902576B2 (en) | System and method for electronic die inking after automatic visual defect inspection | |
| TW202142833A (zh) | 圖像產生系統 | |
| US6987874B2 (en) | Method and apparatus for managing surface image of thin film device, and method and apparatus for manufacturing thin film device using the same | |
| TW200821604A (en) | Inspection method, inspection system, inspection program, and method of manufacturing electronic device | |
| Vaid et al. | Holistic metrology approach: hybrid metrology utilizing scatterometry, critical dimension-atomic force microscope and critical dimension-scanning electron microscope | |
| TW202139133A (zh) | 半導體樣本的檢查 | |
| TWI801973B (zh) | 錯誤因素之推定裝置及推定方法 | |
| JP6244307B2 (ja) | 表面下欠陥検査用のサンプル作製のためのシステム及び方法 | |
| JP5198519B2 (ja) | 欠陥解析方法、欠陥解析装置 | |
| CN108231617B (zh) | 缺陷分析 | |
| WO2005093819A1 (ja) | 処理装置、表示方法および表示プログラム | |
| TW201237978A (en) | Method of smart defect screen and sample | |
| Zandiatashbar et al. | Introducing machine learning-based application for writer main pole CD metrology by dual beam FIB/SEM | |
| TWI821027B (zh) | 元件匹配和報告方法 | |
| JP4620970B2 (ja) | 半導体製品の品質管理方法およびその品質管理システム | |
| JP2004087820A (ja) | 検査条件データ管理方法及びシステム並びにプログラム、検査装置 | |
| TW200901348A (en) | Failure test method for semiconductor device | |
| KR20240131274A (ko) | 오버레이 타겟의 최적의 결정 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |