KR100935115B1 - 검사 방법, 검사 시스템, 검사 프로그램 및 전자디바이스의 제조 방법 - Google Patents

검사 방법, 검사 시스템, 검사 프로그램 및 전자디바이스의 제조 방법 Download PDF

Info

Publication number
KR100935115B1
KR100935115B1 KR1020070096481A KR20070096481A KR100935115B1 KR 100935115 B1 KR100935115 B1 KR 100935115B1 KR 1020070096481 A KR1020070096481 A KR 1020070096481A KR 20070096481 A KR20070096481 A KR 20070096481A KR 100935115 B1 KR100935115 B1 KR 100935115B1
Authority
KR
South Korea
Prior art keywords
map
data
singularity
defect
distribution
Prior art date
Application number
KR1020070096481A
Other languages
English (en)
Other versions
KR20080027743A (ko
Inventor
류우이치 데라모토
세이지 오노우에
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20080027743A publication Critical patent/KR20080027743A/ko
Application granted granted Critical
Publication of KR100935115B1 publication Critical patent/KR100935115B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 비파괴로 전자 디바이스의 결함 원인을 간단하게 조사하여 특정할 수 있는 검사 방법 및 이러한 검사 방법을 이용한 전자 디바이스의 제조 방법을 제공하는 것을 과제로 한다.
본 발명의 검사 방법은, 전자 디바이스 제조에 따른 각 공정의 QC 데이터를 데이터 기억 장치에 기록하는 단계 S102와, 각 공정의 QC 데이터를 공통의 데이터로 정형화하는 단계 S103과, 정형화된 데이터로부터 각 공정의 QC 데이터의 분포도를 작성하는 단계 S104와, 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 단계 S106과, 특이점 맵과 완성품의 불량 발생 맵을 비교하는 단계 S110과, 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 단계 S111을 포함한다.

Description

검사 방법, 검사 시스템, 검사 프로그램 및 전자 디바이스의 제조 방법{TESTING METHOD, TESTING SYSTEM, TESTING PROGRAM, AND ELECTRONIC DEVICE MANUFACTURING METHOD}
본 발명은 검사 방법 및 전자 디바이스의 제조 방법에 관한 것이다. 또한 본 발명은 검사 시스템 및 검사 프로그램에 관한 것이다.
종래의 전자 디바이스의 결함 원인의 검사 방법은, 예컨대 반도체 장치의 제조인 경우, 웨이퍼를 결함 부위에서 절단하여 주사형 전자현미경(SEM) 및 투과형 전자현미경(TEM)으로 단면을 관찰하는 파괴적 수법이 일반적이다. 이 수법에서는, 우선 결함 부위의 단면을 관찰하기 위한 샘플 제작에 시간이 걸린다. 또 단면 관찰의 결과로부터 결함의 원인이 된 공정을 추정하여, 이러한 추정을 실험으로 검증하고 있다. 이에 전자 디바이스 결함의 개선에 많은 비용과 시간이 필요하기 때문에, 전자 디바이스의 결함 원인 조사의 간이화가 요구되고 있다.
전술한 과제를 해결하는 수단으로서 시뮬레이션 방법이 제안되어 있지만(예컨대 특허문헌 1 참조), 전술한 과제의 해소에는 이르고 못하고 있다.
상기한 문제는 반도체 장치의 제조에 한정되지 않고, 액정 등 다른 전자 디 바이스의 제조에 있어서도 마찬가지이다.
[특허문헌 1] 일본 특허 공개 2000-195766호 공보
비파괴로 전자 디바이스의 결함 원인을 간단하게 조사하여 특정하는 것이 가능한 검사 방법이 요구되고 있으며, 또한 이러한 검사 방법을 이용한 전자 디바이스의 제조 방법이 요구되고 있다.
본 발명의 제1 특징은, 전자 디바이스 제조에 따른 각 공정의 QC 데이터를 기억부에 기록하는 단계와, 각 공정의 QC 데이터의 분포도를 작성하는 단계와, 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 단계와, 특이점 맵과 완성품의 불량 발생 맵을 비교하는 단계와, 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 단계를 포함하는 검사 방법을 요지로 한다.
본 발명의 제2 특징은, 전자 디바이스의 제조에 따른 각 공정을 실행하는 단계와, 전자 디바이스의 제조에 따른 각 공정의 QC 데이터를 기억부에 기록하는 단계와, 각 공정의 QC 데이터의 분포도를 작성하는 단계와, 분포도를 복수 중첩하여 얻어진 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 단계와, 특이점 맵과 완성품의 불량 발생 맵을 비교하는 단계와, 전자 디바이스의 제조에 따른 각 공정에서 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 단계를 포함하는 전자 디바이스의 제조 방법을 요지로 한다.
본 발명의 제3 특징은, 전자 디바이스 제조에 따른 각 공정의 QC 데이터를 기록하는 데이터 기억 장치와, 각 공정의 QC 데이터를 공통의 데이터로 정형화하는 데이터 변환 등록부와, 정형화된 데이터로부터 각 공정의 QC 데이터의 분포도를 작성하는 분포도 처리부와, 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 특이점 맵 처리부와, 특이점 맵과 완성품의 불량 발생 맵을 비교하고, 그 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 해석 연산부와, QC 데이터의 분포도, 특이점 맵, 결함의 확인 결과를 표시하는 표시부를 포함하는 검사 시스템을 요지로 한다.
본 발명의 제4 특징은, 검사 시스템으로 하여금, 전자 디바이스 제조에 따른 각 공정의 QC 데이터를 기억부에 기록하는 단계와, 각 공정의 QC 데이터의 분포도를 작성하는 단계와, 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 단계와, 특이점 맵과 완성품의 불량 발생 맵을 비교하는 단계와, 그 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 단계를 실행하게 하는 검사 프로그램을 요지로 한다.
비파괴로 전자 디바이스의 결함 원인을 간단하게 조사하여 특정할 수 있는 검사 방법이 제공된다. 또한 이러한 검사 방법을 이용한 전자 디바이스의 제조 방법이 제공된다.
이하에, 실시형태를 예로 들어 본 발명을 설명하지만, 본 발명은 이하의 실 시형태에 한정되는 것은 아니다. 한편, 도면에서 동일한 기능 또는 유사한 기능을 갖는 것에 대해서는 동일하거나 또는 유사한 부호를 붙이고 설명을 생략한다.
(검사 시스템)
도 2에 도시하는 제1 실시형태에 따른 검사 방법에 이용하는 검사 시스템(1)은, 처리 연산 장치(2)와, 처리 연산 장치(2)에 접속된 표시 장치(3), 입력 장치(4), 출력 장치(6), 데이터 기억 장치(8)를 구비한다. 입력 장치(4)에는 측정 장치(5)가 접속되어 있어, 측정 장치(5)에서 측정된 QC 데이터가 처리 연산 장치(2)에 전달된다.
처리 연산 장치(2)는 CPU 등의 통상의 컴퓨터 시스템에서 이용되는 연산 장치 등으로 구성하면 된다. 도 2에 있어서 처리 연산 장치(2)는 데이터 취득부(10), 데이터 변환·등록부(11), 분포도 처리부(12), 특이점 맵 처리부(13), 해석 연산부(14)로 구성되어 있다.
표시 장치(3)는 모니터 등의 화면을 가리키며, CRT, 액정 표시 장치(LCD), 발광 다이오드(LED) 패널, 일렉트로루미네센스(EL) 패널 등을 사용할 수 있다.
입력 장치(4)로서는, 예컨대 키보드, 마우스 등의 포인팅 디바이스를 들 수 있다. 또한 보이스 디바이스, CD-ROM, 자기 테이프 등의 「기록 매체」의 판독 장치, 컴퓨터 네트워크에의 접속 디바이스, 인터넷에의 접속 디바이스 등으로 구성하더라도 좋다. 입력 장치(4)로부터 입력 조작이 이루어지면 대응하는 정보(데이터)가 처리 연산 장치(2)에 전달된다.
출력 장치(6)는 잉크젯 프린터, 레이저 프린터, 컴퓨터 네트워크에의 접속 디바이스, 인터넷에의 접속 디바이스 등으로 구성된다.
데이터 기억 장치(8)로서는 ROM, RAM, 자기 디스크 등의 기억 장치가 사용 가능하며, 전자 디바이스의 제조 조건에 관한 여러 가지 정보가 기억부로서 기억되어 있다. 데이터베이스에는, 도 2에 도시하는 바와 같이 공정명, 처리 장치명, 처리 챔버명, 웨이퍼 정보, 로트 정보, 프로세스 시간, 프로세스 면내 경향, 프로세스 조건 등이 포함된다. 프로세스 조건에는, 예컨대 웨이퍼 표면에의 성막 조건, 연마 조건, 에칭 조건, 산화 조건 등이 포함된다. 또한 기억부에는 결함 원인이나 그것에 대한 개선책이 공정명 등과 관련하여 기록될 수 있다.
데이터 기억 장치(8)에 기억된 기억부는 수시로 갱신할 수 있다. 즉, 다른 종류의 전자 디바이스를 제조할 때나, 새로운 제조 조건을 이용할 때에는, 이 새로운 전자 디바이스나 제조 조건에 대해서 예컨대 실험을 하여 상기 기억부를 작성하고, 데이터 기억 장치(8)에 기억되어 있는 기억부를 갱신하면 된다. 또한, 기억부의 갱신은, 예컨대 인터넷을 포함하는 통신 장치를 통해 데이터 기억 장치(8)에 대하여 원격지로부터 행해지는 것도 가능하다.
(검사 방법)
(제1 실시형태)
도 2의 검사 시스템(1)을 이용하여, 제1 실시형태에 관련된 검사 방법을 반도체 장치의 제조 방법을 예로 들어, 도 1의 흐름도를 참조하면서 설명한다.
(가) 우선 단계 S101에서 일련의 공정으로 이루어지는 전자 디바이스(예 : 반도체 장치)의 제조를 실시하여, 각 공정의 QC 데이터를 측정한다. 예컨대 공정 A 를, 실리콘 기판(웨이퍼) 상에 다결정 실리콘막, 실리콘산화막, 실리콘질화막을 순차 적층한 구조에 대하여 포토리소그래피로 에칭 마스크를 형성하는 공정, 공정 B를, 포토레지스트로 이루어지는 에칭 마스크를 이용하여 최상층 실리콘질화막을 에칭하고, 실리콘질화막으로 이루어지는 새로운 에칭 마스크를 형성하는 공정, 공정 C를, 실리콘질화막으로 이루어지는 새로운 에칭 마스크를 이용하여 실리콘산화막과 다결정 실리콘막을 연속적으로 에칭하는 공정이라고 가정하면, 공정 A에서는 포토레지스트로 이루어지는 에칭 마스크의 선폭을 측정하고, 공정 B에서는 실리콘질화막의 에칭 깊이를 측정하고, 공정 C에서는 실리콘산화막과 다결정 실리콘막의 합계의 에칭 깊이를 측정한다(단, 현실에서의 반도체 장치의 제조에 있어서는 수십에서 백 이상, 나아가서는 경우에 따라 수백의 공정으로 이루어진다는 데에 유의해야 할 것이며, 공정 A, B, C는 어디까지나 설명의 편의상 예시에 불과함). 그리고 각 공정의 QC 데이터를 공정명, 처리 장치명, 처리 챔버명, 웨이퍼 성능, 로트 성능, 프로세스 시간 등을 관련지어 각각 데이터 기억 장치(8)에 기록함으로써 단계 S102에서 데이터베이스에 기록한다.
이 경우 도 3의 (a), (b), (c)에 각각 공정 A, 공정 B, 공정 C의 데이터점 그룹 A, B, C를 나타내는 바와 같이, 각 공정의 측정 부위인 데이터점은 반드시 동일하지는 않다. 따라서, 후술하는 면내 경향을 파악할 때의 평가를 쉽게 하기 위해서, 도 4에 도시하는 바와 같이, 단계 S103에서 QC 데이터점의 보간, 데이터의 정형화를 실시한다. 그때, 도 7, 도 8에 도시하는 실제의 반도체 웨이퍼 상의 검사에 의해 얻어진 불량 발생 맵(NG1, NG2, NG3, NG4, NG5, NG6, NG7, NG8, NG9, NG10)의 데이터점을 이루는 단형(短形) 영역(칩 영역)의 수(45점)와 모든 데이터가 일치하도록 보간을 실시한다. 예컨대 도 4의 (a)에 도시하는 A 공정에서는, 데이터점(A1, A5, A9, A13, A31, A33, A38, A42, A45)로 이루어지는 데이터점 그룹 A를 보간하여, A1∼A45의 45점으로 이루어지는 보간 데이터점 그룹(AM)을 얻어 정형화한다. 또한 단계 S104에 있어서 이산 데이터인 보간 데이터점 그룹(AM)을 등치선 표시(등고선 표시)하여 연속 데이터인 분포도에 의해 면내 경향 맵(AC)을 얻어 가시화한다. 가시화는 예컨대 색을 구분하여 칠함으로써 행한다.
또한 A 공정과 같은 식으로 하여 도 4의 (b)와 (c)에 도시하는 바와 같이, 단계 S104에 있어서, B 공정, C 공정에 대해서도 보간을 행하여 분포도에 의해 면내 경향 맵(BC, CC)을 얻는다. 단계 S104에서 작성한 분포도를 데이터베이스에 기억한다.
(나) 단계 S105에서, 분포도로부터 특이점을 추출한다. 주지된 바와 같이 분포도에 있어서의 「특이점」은 분포가 매끄럽지 않고, 꺾여 구부러진 점이나 눈 모양의 반점을 형성하는 점이다. QC값의 「특이점」은 QC값의 평균치로부터의 차가 큰 점, 극대점, 극소점, 또는 QC값 변화의 미분치가 큰 점이 그 유형에 포함된다. 단계 S106에서 면내 경향 맵(AC, BC, CC)에, 도 5에 도시하는 바와 같이 분포도 상에 특이점(AS, BS, CS, …)을 맵핑하여 특이점 맵(ACS, BCS, CCS, … XCS)을 작성한다. 그리고 특이점 맵(ACS, BCS, CCS, … XCS)을 데이터 기억 장치(8)에 기록한다. 한편, 공정 X에 나타내는 바와 같이 특이점이 없는 경우는, 특이점 맵(XCS)과 면내 경향 맵(XC)은 동일한 것으로 된다. 따라서 본 명세서에 있어서 특이점 맵을 면내 경향 맵으로서 기재하는 경우가 있다.
(다) 단계 S110에서, 데이터 기억 장치(8)로부터 도 5에 도시하는 특이점 맵(ACS, BCS, CCS, … XCS)을 호출하여, 각 공정의 특이점 맵(ACS, BCS, CCS, … XCS)과, 도 8에 도시하는 바와 같은 불량 패턴마다 분류 정리된 전자 디바이스의 불량 발생 맵(NG1, NG2, NG3, NG4, NG5, NG6, NG7, NG8, NG9, NG10)을 비교한다. 여기서, 「불량 발생 맵」이란, 반도체 장치 제조의 경우라면, 다이싱 공정 이후의 후속 공정(어셈블 공정)을 제외한 웨이퍼 레벨의 소위 「전(前)공정」의 종료 단계에서 프로버로 측정한 전기 특성의 측정 결과로부터 얻어지는 불량 칩의 웨이퍼 상에서의 분포가, 예컨대 여기에 해당한다. 단, 「불량 발생 맵」은 소위 「프론트엔드 공정」이라 불리는 기판 공정이 종료된 단계에서 현미경 등으로 측정한 결과로부터 얻어진 불량 칩의 면내 경향이라도 좋고, 혹은 소위 「백엔드 공정」이라 불리는 표면 배선 공정의 임의의 중간 단계에서 불량 발생 맵을 설정하더라도 상관없다. 그리고 각 공정의 각각의 면내 경향 또는 복수 공정을 조합시킨 공정 상관의 면내 경향과 불량 발생 맵을 대비한다. 예컨대 도 6에 도시하는 바와 같이 복수 공정 각각의 특이점 맵(ACS, BCS, CCS, …, XCS)을 중첩하여 특이점 맵(ABC … XCS)을 작성하여, 불량 발생 맵과 대비하더라도 좋다. 이 경우, 연속된 복수 공정 중에서 임의 공정의 특이점 맵을 이산적으로 추출하여 중첩시키더라도 좋다. 각 공정마다 혹은 복수 공정의 면내 경향과, 설계 데이터를 관련지어 데이터 기억 장치(8)에 기억한다.
(라) 단계 S111에서 각 공정의 특이점 맵(면내 경향)과 불량 발생 맵과의 대 비에 기초하여 불량의 원인 공정과 불량의 원인이 된 결함을 확인한다. 도 7, 도 8에서는, 분포도에서의 특이점 맵(BCS)의 특이점(BS)과, 웨이퍼의 완성품인 각각의 칩 영역에 나타나는 불량 발생 맵(NG2)의 특이점(NG2S)의 위치가 일치하므로, 공정 B에 원인이 있었다고 추측할 수 있다.
(마) 단계 S112에서, 특이점 맵, 불량 발생 맵, 원인 공정에서의 결함 원인과 개선 내용을 대응시켜 결함 데이터로서 데이터 기억 장치(8)에 기록한다. 특히, 각 공정의 특이점 맵(면내 경향)과 불량 발생 맵(NG1∼NG10)을 비교하여 결함 원인을 특정한 경우는, 원인 공정의 특이점 맵(면내경 향)과 불량 발생 맵과의 대응 관계의 상세를 데이터베이스에 기억한다.
제1 실시형태에 따르면, 반도체 장치 등의 전자 디바이스의 제조 공정에 관련된 품질 관리(QC) 데이터로부터 취득한 각 공정에서의 에칭 레이트나 디포지션 레이트 등의 웨이퍼 면내의 프로세스 데이터의 분포 경향으로부터, 각 공정마다 혹은 복수의 공정을 조합시켰을 때의 웨이퍼의 면내 경향과 특이점을 파악하여, 완성품의 불량 발생 맵과 대비할 수 있다. 즉 분포도에 나타나는 각 공정마다의 특이점과 불량의 종류에 의해 분류된 완성품의 웨이퍼 면내의 불량 발생 맵을 비교함으로써, 완성품의 불량의 원인이 된 공정과 불량의 종류를 간이하게 특정할 수 있다.
(제1 실시형태의 변형예 1)
도 9의 흐름도와, 도 10의 (a), (b), 도 11의 (a), (b), 도 12의 (a), (b)의 전자 디바이스의 단면 형상 도면을 참조하면서, 제1 실시형태의 변형예 1에 따른 검사 방법을 반도체 장치의 제조 방법을 예로 들어 설명한다.
또한, 도 14에 도시하는 바와 같이, 제1 실시형태의 변형예 1에 따른 검사 방법에 이용하는 검사 시스템(51)은, 단면 형상 모델화부(15), 단면 형상 시뮬레이션부(16)를 구비하는 것을 제외하고, 도 2의 검사 시스템(1)과 같은 식으로 구성되어 있다.
도 10의 (a)는 공정 A에서의 설계상의 전자 디바이스의 단면 형상을 도시하고, (b)는 공정 A에서의 모델화된 전자 디바이스의 단면 형상을 도시한다. 도 10의 (a), (b)는 실리콘 기판(웨이퍼)(21) 상에 다결정 실리콘막(23), 실리콘산화막(25), 실리콘질화막(28)을 순차 적층한 구조에 대하여, 포토리소그래피로 에칭 마스크(29a, 29b)가 형성된 전자 디바이스의 단면 형상을 도시한다.
도 11의 (a)는 원인 공정 B에서의 설계상의 전자 디바이스의 단면 형상을 도시하고, (b)는 공정 B에서의 모델화된 전자 디바이스의 단면 형상을 도시한다. 도 11의 (a), (b)는 공정 B에서 포토레지스트로 이루어지는 에칭 마스크(29a, 29b)를 이용하여 최상층 실리콘질화막(28)을 에칭하고, 실리콘질화막(28)으로 이루어지는 새로운 에칭 마스크를 형성하여 얻어진 전자 디바이스의 단면 형상을 도시한다.
도 12의 (a)는 공정 C에서의 설계상의 전자 디바이스의 단면 형상을 도시하고, (b)는 공정 C에서의 모델화된 전자 디바이스의 단면 형상을 도시한다. 도 12의 (a)와 (b)는 실리콘질화막(28)으로 이루어지는 새로운 에칭 마스크를 이용하여, 실리콘산화막(25)과 다결정 실리콘막(23)을 연속적으로 에칭하여 얻어진 전자 디바이스의 단면 형상을 도시한다.
도 9에 있어서 단계 S111까지의 흐름은 도 1의 흐름도와 동일하다. 단계 S150, S152, S153, S154를 중심으로 설명한다. 도 1의 흐름도에서 설명한 (가)∼(라) 공정을 실시한 후, 단계 S150에서는, 단계 S111에서 확인된 불량의 원인 공정에서의 확인된 결함에 의해 전자 디바이스의 단면 형상을 도 11의 (b)에 도시하는 바와 같이 모델화한다. 그때, 원인 공정 B의 하나 바로 앞의 공정인 공정 A에서의 전자 디바이스의 단면 형상도 도 10의 (b)에 도시하는 바와 같이 모델화하고, 또한 모델도와 아울러 도 10의 (a)와 도 11의 (a)에 도시하는 설계상의 전자 디바이스의 단면 형상을 파악하는 것이 바람직하다. 결함의 원인을 추정하기 쉽게 되기 때문이다.
단계 S152에서, 단계 S150에서 추정하고 모델화한 단면 형상에 기초하여, 그 이후 공정의 단면 형상을 도 12의 (b)에 도시하는 바와 같이 시뮬레이션에 의해 관련지어 추정한다. 그리고, 단계 S153에서, 단면 형상의 시뮬레이션 결과가 측정된 불량에 대응하는지를 확인하여, 원인 공정과 결함 원인을 확정한다. 예컨대 도 11의 (b), 도 12의 (b)에서는 도 11의 (b)에 도시하는 에칭 잔사(31)에 기인하여, 도 12의 (b)에 도시하는 단락 결함(33)이 생기고 있음을 알 수 있다. 이어서 단계 S154에서, 단면 시뮬레이션의 결과와 원인 공정에서의 결함 원인과 개선 내용을 대응시켜 결함 데이터로서 데이터 기억 장치(8)에 기록한다.
제1 실시형태의 변형예에 따른 검사 방법에 의하면, 2차원 단면 형상을 모델화함으로써, 결함의 발생에서부터 불량에 이르는 일련의 단계를 시뮬레이션에 의해 시각적으로 확인할 수 있으므로, 불량의 원인을 간이하게 특정하고, 또한 불량의 개선책을 간이하게 도출할 수 있다.
한편, 제1 실시형태와 그 변형예를 조합시키는 것도 가능하다. 이 경우, 제1 실시형태와 그 변형예의 작용 효과에 더하여, 원인 공정이나 결함 원인의 특정 정밀도가 향상된다고 하는 작용 효과를 얻을 수 있다.
(제1 실시형태의 변형예 2)
제1 실시형태에 있어서는, 단계 S103에서 QC 데이터점을 정형화한 후에, 단계 S104에서 정형화된 데이터로부터 분포도를 작성했다. 그러나, 복수의 공정에 있어서 QC 데이터의 측정 부위가 공통되는 경우, 검사 공정을 간략하게 한다는 관점에서, QC 데이터를 보간하지 않고, 공통되는 측정 부위의 QC 데이터로부터 직접 분포도를 작성하더라도 상관없다. 예컨대 도 3의 경우, 공정 A의 측정 부위(A1, A5, A9, A13, A45), 공정 B의 측정 부위(B1, B5, B9, B13, B45), 공정 C의 측정 부위(C1, C5, C9, C13, C45)의 QC 데이터로부터 직접 분포도를 작성하더라도 좋다. 전자 디바이스가 다층 세밀화될수록 면내 경향의 정확한 파악에 의한 검사 정밀도의 향상이 전자 디바이스의 수율 개선에 크게 영향을 주게 된다. 그 때문에, 전자 디바이스의 수율 향상을 도모하도록 면내 경향을 보다 정확하게 파악한다는 관점에서는, 단계 S103에서 QC 데이터점을 정형화하는 것이 보다 바람직하다.
(제1 실시형태의 변형예 3)
제1 실시형태에 있어서는, 단계 S105에서 분포도의 극대·극소점으로부터 특이점을 추출하고, 그 후 단계 S106, S110, S111을 행함으로써 결함을 확인했다. 이 경우 도 13에 도시하는 바와 같은, 등고선 간격이 넓고, 경계선이 분명치 않은 윤곽으로 둘러싸인 영역(DCS)(이하 「분포 얼룩짐」이라 함)에 대해서도, 특이점과 같은 식으로 하여 S105, S106, S110, S111을 행함으로써 결함을 확인할 수 있다. 예컨대 도 13에서는, 데이터 기억 장치(8)로부터 호출된 특이점(분포 얼룩짐) 맵(DCS … XCS)과, 불량 패턴마다 분류 정리된 전자 디바이스의 불량 발생 맵(NG11, NG12, NG13)을 비교하며, 불량 발생 맵(NG12)의 특이점(NG12S)의 위치가 일치하는 것으로부터, 공정 D에 원인이 있었다고 추측할 수 있다.
(제2 실시형태)
제2 실시형태에 따른 검사 방법은, 도 1, 도 9의 흐름도의 단계 S112, 단계 S154에서 데이터 기억 장치(8)에 기록된 데이터베이스(예컨대 특이점 맵, 불량 발생 맵, 원인 공정에서의 결함 원인과 개선 내용을 대응시킨 결함 데이터를 포함함)를 호출하고, 결함 개선 데이터와 설계 데이터를 대비하여 결함 경향이 있는 공정을 특정하여, 이러한 공정의 제조 조건을 조정하는 공정을 포함한다. 여기서, 제조 조건을 조정한다는 것은, 예컨대 제조 공정의 정밀도나 속도 등을 높이도록 조정하는 것이며, 또한, 그와 같이 하기 위해서 그 제조 공정에 관계되는 여러 가지 조건을 조정하는 것을 말한다. 따라서, 이러한 조정을 한 뒤에, 일련의 공정으로 이루어지는 전자 디바이스(예 : 반도체 장치)의 제조를 실시할 수 있다.
제2 실시형태에 따르면, 라이브러리화된 과거의 결함 조사 사례를 참조함으로써 결함 원인의 개선 방법을 제시할 수 있다. 그 결과, 전자 디바이스의 제조에 있어서, 그 정밀도나 속도 등을 높이는 것 등이 가능하다.
(검사 프로그램)
검사 시스템(1)에 실행시키기 위한 검사 프로그램이 제공된다. 검사 프로그 램은, 예컨대 (가) 전자 디바이스 제조에 따른 각 공정의 QC 데이터를 데이터 기억 장치에 기록하는 단계와, (나) 각 공정의 QC 데이터의 분포도를 작성하는 단계와, (다) 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 단계와, (라) 특이점 맵과 완성품의 불량 발생 맵을 비교하는 단계와, (마) 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 단계로 구성된다.
검사 프로그램은, (다) 단계 대신에, 분포도를 복수 중첩하여 얻어진 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 단계로 하여도 상관없다. 또한 검사 프로그램은, (바) 불량의 원인이 된 공정의 확인에 기초하여, 확인된 원인 공정에서의 전자 디바이스의 단면 형상을 모델화하고, 모델화된 단면 형상에 기초하여 원인 공정의 이후 공정의 단면 형상을 시뮬레이션하여, 불량의 원인 공정과 결함의 확인이 정확한지를 검증하는 단계를 더 포함하더라도 상관없다.
이상과 같은 검사 프로그램은 컴퓨터 판독 가능한 기록 매체에 보존할 수 있다. 이 기록 매체를 컴퓨터 시스템에 의해서 읽어 들이게 하고, 검사 프로그램을 실행하여 컴퓨터를 제어함으로써, 상술한 검사 프로그램을 실현할 수 있다. 여기서, 「기록 매체」란, 예컨대 컴퓨터의 외부 메모리 장치, 반도체 메모리, 자기 디스크, 광 디스크, 광자기 디스크, 자기 테이프 등의 프로그램을 저장할 수 있는 매체를 의미한다. 또한 「기록 매체」에는 컴퓨터 데이터 신호의 반송파가 포함된다.
(그 밖의 실시형태)
상기한 바와 같이, 본 발명은 실시형태에 따라서 기재했지만, 이 개시의 일부를 이루는 논술 및 도면은 본 발명을 한정하는 것이라고 이해해서는 안 된다. 이 개시로부터 당업자에게는 여러 가지 대체 실시형태, 실시예 및 운용 기술이 분명하게 될 것이다. 예컨대, 제1, 제2 실시형태에서는 검사 방법을 나타냈지만, 이러한 검사 방법을 공정으로서 구비하는 전자 디바이스의 제조 방법이 제공될 수 있다. 또한 검사 방법에 관련하여 검사 시스템이 제공된다. 이와 같이, 본 발명은 여기서는 기재하지 않는 여러 가지 실시형태 등을 포함하는 것은 물론이다. 따라서, 본 발명의 기술적 범위는 상기한 설명으로부터 타당한 특허청구범위에 따른 발명 특정 사항에 의해서만 정해지는 것이다.
당업자에게는 추가 장점 및 변형이 유리하게 발상될 것이다. 이에 보다 넓은 양상에서의 본 발명은 본 명세서에 도시하고 기재된 특정 상세 및 대표적 실시형태들에 한정되지 않는다. 따라서, 이어지는 특허청구범위 및 그 동류들에서 정해지는 일반적인 본 발명의 원리의 기술 사상 또는 범주에서 일탈하는 일 없이 다양한 변형예들이 이루어질 수 있다.
도 1은 제1 실시형태에 따른 검사 방법의 흐름도를 도시한다.
도 2는 본 실시형태에 따른 검사 장치의 블록도를 도시한다.
도 3의 (a), (b), (c) 각각은 공정 A, 공정 B, 공정 C에서의 데이터점의 측정 부위를 도시한다.
도 4는 QC 데이터의 보간 방법을 나타내는 개념도를 도시한다.
도 5는 특이점 맵을 나타내는 도면이다.
도 6은 면내 경향을 파악하는 방법을 나타내는 개념도를 도시한다.
도 7은 특이점 맵과 불량 발생 맵을 대비하여 불량 발생 공정을 특정하는 방법을 나타내는 개념도를 도시한다.
도 8은 불량의 종류마다 분류된 전자 디바이스의 불량 발생 맵의 데이터 그룹을 도시한다.
도 9는 제1 실시형태의 변형예에 따른 검사 방법의 흐름도를 도시한다.
도 10의 (a)는 공정 A에서의 설계상의 전자 디바이스의 단면 형상을 도시하고, (b)는 공정 A에서의 모델화된 전자 디바이스의 단면 형상을 도시한다.
도 11의 (a)는 공정 B에서의 설계상의 전자 디바이스의 단면 형상을 도시하고, (b)는 공정 B에서의 모델화된 전자 디바이스의 단면 형상을 도시한다.
도 12의 (a)는 공정 C에서의 설계상의 전자 디바이스의 단면 형상을 도시하고, (b)는 공정 C에서의 모델화된 전자 디바이스의 단면 형상을 도시한다.
도 13은 특이점(분포 얼룩짐) 맵과 불량 발생 맵을 대비하여 불량 발생 공정 을 특정하는 방법을 나타내는 개념도를 도시한다.
도 14는 본 실시형태의 변형예에 따른 검사 장치의 블록도를 도시한다.
<도면의 주요 부분에 대한 부호의 설명>
A, B, C : QC 데이터 그룹
AM, BM, CM : 보간 QC 데이터 그룹
AS, BS, CS : 특이점
AC, BC, CC, XC : 분포도
ACS, BCS, CCS, XCS : 특이점 맵

Claims (15)

  1. 전자 디바이스 제조에 따른 각 공정의 QC 데이터를 기억부에 기록하는 단계와,
    상기 각 공정의 QC 데이터의 분포도를 작성하는 단계와,
    상기 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 단계와,
    상기 특이점 맵과 완성품의 불량 발생 맵을 비교하는 단계와,
    상기 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 단계
    를 포함하고,
    상기 특이점 맵을 작성하는 단계는 상기 분포도를 복수 중첩하여 얻어진 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 것을 특징으로 하는 검사 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 분포도를 작성하는 단계는 상기 각 공정의 QC 데이터를 공통의 데이터로 정형화하고, 상기 정형화된 데이터로부터 각 공정의 QC 데이터의 분포도를 얻는 것을 특징으로 하는 검사 방법.
  4. 전자 디바이스 제조에 따른 각 공정의 QC 데이터를 기억부에 기록하는 단계와,
    상기 각 공정의 QC 데이터의 분포도를 작성하는 단계와,
    상기 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 단계와,
    상기 특이점 맵과 완성품의 불량 발생 맵을 비교하는 단계와,
    상기 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 단계와,
    상기 불량의 원인이 된 공정의 확인에 기초하여, 확인된 원인 공정에서의 전자 디바이스의 단면 형상을 모델화하고, 모델화된 단면 형상에 기초하여 상기 원인 공정 이후의 공정의 단면 형상을 시뮬레이션하여, 상기 불량의 원인 공정과 결함의 확인이 정확한지 검증하는 단계
    를 포함하는 것을 특징으로 하는 검사 방법.
  5. 전자 디바이스의 제조에 따른 각 공정을 실행하는 단계와,
    상기 전자 디바이스의 제조에 따른 각 공정의 QC 데이터를 기억부에 기록하는 단계와,
    상기 각 공정의 QC 데이터의 분포도를 작성하는 단계와,
    상기 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 단계와,
    상기 특이점 맵과 완성품의 불량 발생 맵을 비교하는 단계와,
    상기 각 공정에 있어서 상기 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 단계
    를 포함하고,
    상기 특이점 맵을 작성하는 단계는 상기 분포도를 복수 중첩하여 얻어진 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  6. 제5항에 있어서, 상기 불량의 원인이 된 공정의 조건을 조정하는 단계를 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  7. 삭제
  8. 제5항에 있어서, 상기 분포도를 작성하는 단계는 상기 각 공정의 QC 데이터를 공통의 데이터로 정형화하고, 상기 정형화된 데이터로부터 각 공정의 QC 데이터의 분포도를 얻는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  9. 전자 디바이스의 제조에 따른 각 공정을 실행하는 단계와,
    상기 전자 디바이스의 제조에 따른 각 공정의 QC 데이터를 기억부에 기록하는 단계와,
    상기 각 공정의 QC 데이터의 분포도를 작성하는 단계와,
    상기 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 단계와,
    상기 특이점 맵과 완성품의 불량 발생 맵을 비교하는 단계와,
    상기 각 공정에 있어서 상기 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 단계와,
    상기 불량의 원인이 된 공정의 확인에 기초하여, 확인된 원인 공정에서의 전자 디바이스의 단면 형상을 모델화하고, 모델화된 단면 형상에 기초하여 상기 원인 공정 이후의 공정의 단면 형상을 시뮬레이션하여, 상기 불량의 원인 공정과 결함의 확인이 정확한지 검증하는 단계
    를 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  10. 전자 디바이스 제조에 따른 각 공정의 QC 데이터를 기록하는 데이터 기억 장치와,
    상기 각 공정의 QC 데이터를 공통의 데이터로 정형화하는 데이터 변환 등록부와,
    상기 정형화된 데이터로부터 각 공정의 QC 데이터의 분포도를 작성하는 분포도 처리부와,
    상기 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 특이점 맵 처리부와,
    상기 특이점 맵과 완성품의 불량 발생 맵을 비교하고, 상기 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 해석 연산부와,
    상기 QC 데이터의 분포도, 상기 특이점 맵, 상기 결함의 확인 결과를 표시하는 표시부
    를 포함하고,
    상기 특이점 맵 처리부는 상기 분포도 또는 상기 분포도를 복수 중첩하여 얻어진 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 것을 특징으로 하는 검사 시스템.
  11. 전자 디바이스 제조에 따른 각 공정의 QC 데이터를 기록하는 데이터 기억 장치와,
    상기 각 공정의 QC 데이터를 공통의 데이터로 정형화하는 데이터 변환 등록부와,
    상기 정형화된 데이터로부터 각 공정의 QC 데이터의 분포도를 작성하는 분포도 처리부와,
    상기 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 특이점 맵 처리부와,
    상기 특이점 맵과 완성품의 불량 발생 맵을 비교하고, 상기 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 해석 연산부와,
    상기 QC 데이터의 분포도, 상기 특이점 맵, 상기 결함의 확인 결과를 표시하는 표시부와,
    상기 불량의 원인이 된 공정의 확인에 기초하여, 확인된 원인 공정에서의 전자 디바이스의 단면 형상을 모델화하는 단면 형상 모델화부와,
    모델화된 단면 형상에 기초하여 상기 원인 공정 이후의 공정의 단면 형상을 시뮬레이션하는 단면 형상 시뮬레이션부
    를 포함하고,
    상기 해석 연산부는 상기 불량의 원인 공정과 결함의 확인이 정확한지 검증하는 것을 특징으로 하는 검사 시스템.
  12. 전자 디바이스 제조에 따른 각 공정의 QC 데이터를 기록하는 데이터 기억 장치와,
    상기 각 공정의 QC 데이터를 공통의 데이터로 정형화하는 데이터 변환 등록부와,
    상기 정형화된 데이터로부터 각 공정의 QC 데이터의 분포도를 작성하는 분포도 처리부와,
    상기 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 특이점 맵 처리부와,
    상기 특이점 맵과 완성품의 불량 발생 맵을 비교하고, 상기 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 해석 연산부와,
    상기 QC 데이터의 분포도, 상기 특이점 맵, 상기 결함의 확인 결과를 표시하는 표시부와,
    상기 불량의 원인이 된 공정의 확인에 기초하여, 확인된 원인 공정에서의 전자 디바이스의 단면 형상을 모델화하는 단면 형상 모델화부와,
    모델화된 단면 형상에 기초하여 상기 원인 공정 이후의 공정의 단면 형상을 시뮬레이션하는 단면 형상 시뮬레이션부
    를 포함하는 것을 특징으로 하는 검사 시스템.
  13. 제10항에 있어서, 상기 해석 연산부는 상기 불량의 원인 공정과 결함의 확인이 정확한지 검증하는 것을 특징으로 하는 검사 시스템.
  14. 검사 시스템으로 하여금,
    전자 디바이스 제조에 따른 각 공정의 QC 데이터를 기억부에 기록하는 단계와,
    상기 각 공정의 QC 데이터의 분포도를 작성하는 단계와,
    상기 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 단계와,
    상기 특이점 맵과 완성품의 불량 발생 맵을 비교하는 단계와,
    상기 비교에 기초하여 불량의 원인이 된 공정과 결함을 확인하는 단계
    를 실행하도록 하고,
    상기 특이점 맵을 작성하는 단계는 상기 분포도를 복수 중첩하여 얻어진 분포도로부터 특이점을 추출하여 특이점 맵을 작성하는 것을 특징으로 하는 검사 프로그램을 기록한 컴퓨터 판독가능 기록 매체.
  15. 삭제
KR1020070096481A 2006-09-25 2007-09-21 검사 방법, 검사 시스템, 검사 프로그램 및 전자디바이스의 제조 방법 KR100935115B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006259460 2006-09-25
JPJP-P-2006-00259460 2006-09-25
JPJP-P-2007-00227991 2007-09-03
JP2007227991A JP4982303B2 (ja) 2006-09-25 2007-09-03 検査方法、検査システム、検査プログラム及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20080027743A KR20080027743A (ko) 2008-03-28
KR100935115B1 true KR100935115B1 (ko) 2010-01-06

Family

ID=39414573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070096481A KR100935115B1 (ko) 2006-09-25 2007-09-21 검사 방법, 검사 시스템, 검사 프로그램 및 전자디바이스의 제조 방법

Country Status (4)

Country Link
US (1) US7739631B2 (ko)
JP (1) JP4982303B2 (ko)
KR (1) KR100935115B1 (ko)
TW (1) TW200821604A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5198519B2 (ja) * 2010-08-20 2013-05-15 株式会社東芝 欠陥解析方法、欠陥解析装置
JP6063313B2 (ja) * 2013-03-22 2017-01-18 株式会社東芝 電子デバイスの製造支援システム、製造支援方法及び製造支援プログラム
KR101623354B1 (ko) * 2013-09-11 2016-05-23 (주) 네오위드넷 통합 품질관리시스템 기반의 품질검사 방법
KR20230033445A (ko) 2021-09-01 2023-03-08 에스케이하이닉스 주식회사 반도체 웨이퍼의 불량 분석 방법 및 그 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236094A (ja) * 2004-02-20 2005-09-02 Renesas Technology Corp 半導体装置の製造方法、不良解析方法および不良解析システム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204926A (ja) * 1992-01-25 1993-08-13 Sony Corp 生産管理システム
US5528516A (en) * 1994-05-25 1996-06-18 System Management Arts, Inc. Apparatus and method for event correlation and problem reporting
US7337090B1 (en) * 1994-05-25 2008-02-26 Emc Corporation Apparatus and method for event correlation and problem reporting
US7107185B1 (en) * 1994-05-25 2006-09-12 Emc Corporation Apparatus and method for event correlation and problem reporting
JP2000195766A (ja) 1998-12-25 2000-07-14 Toshiba Corp シミュレ―ション装置、シミュレ―ション方法、シミュレ―ションプログラムを格納した記録媒体および固体電子装置の製造方法
JP4250347B2 (ja) * 2000-08-21 2009-04-08 株式会社東芝 不良クラスタリング検索方法、不良クラスタリング検索装置、不良クラスタリング検索プログラムを格納した記録媒体、救済回路最適化方法、工程管理方法、クリーンルーム管理方法、半導体装置の製造方法、問題工程及び問題装置の抽出方法、問題工程及び問題装置の抽出プログラムを格納した記録媒体、問題工程及び問題装置の抽出装置、及び検索母体のスクラップ判断方法
TW513772B (en) * 2000-09-05 2002-12-11 Komatsu Denshi Kinzoku Kk Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface
US6738933B2 (en) * 2001-05-09 2004-05-18 Mercury Interactive Corporation Root cause analysis of server system performance degradations
JP3870052B2 (ja) * 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
US6813572B2 (en) * 2001-10-25 2004-11-02 Kla-Tencor Technologies Corporation Apparatus and methods for managing reliability of semiconductor devices
US6751519B1 (en) * 2001-10-25 2004-06-15 Kla-Tencor Technologies Corporation Methods and systems for predicting IC chip yield
JP4521152B2 (ja) * 2002-03-05 2010-08-11 株式会社東芝 半導体製造装置
JP2004101203A (ja) * 2002-09-04 2004-04-02 Oki Electric Ind Co Ltd ロジックｌｓｉの不良解析システム及び不良解析方法
TW200412610A (en) * 2003-01-02 2004-07-16 Macronix Int Co Ltd Quick alarm system and method for continuous abnormal defect
JP4250552B2 (ja) * 2004-03-03 2009-04-08 株式会社東芝 製造装置管理システム、製造装置管理方法及びプログラム
JP4413673B2 (ja) * 2004-03-29 2010-02-10 株式会社東芝 不良原因装置特定システム及び不良原因装置特定方法
US7310788B2 (en) * 2005-02-24 2007-12-18 International Business Machines Corporation Sample probability of fault function determination using critical defect size map
US7302653B2 (en) * 2005-02-24 2007-11-27 International Business Machines Corporation Probability of fault function determination using critical defect size map
US7516428B2 (en) * 2006-05-11 2009-04-07 Sige Semiconductor (Europe) Limited Microwave circuit performance optimization by on-chip digital distribution of operating set-point

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236094A (ja) * 2004-02-20 2005-09-02 Renesas Technology Corp 半導体装置の製造方法、不良解析方法および不良解析システム

Also Published As

Publication number Publication date
JP2008109095A (ja) 2008-05-08
US20080178131A1 (en) 2008-07-24
JP4982303B2 (ja) 2012-07-25
TW200821604A (en) 2008-05-16
TWI344547B (ko) 2011-07-01
US7739631B2 (en) 2010-06-15
KR20080027743A (ko) 2008-03-28

Similar Documents

Publication Publication Date Title
US20210231581A1 (en) Method for performing smart semiconductor wafer defect calibration
TWI395944B (zh) 於一樣品之帶電粒子束檢測中判定缺陷之方法以及系統
US9311697B2 (en) Inspection method and device therefor
JP5450180B2 (ja) 測定装置と測定座標設定方法と測定座標数算出方法
JP4950550B2 (ja) パターン合わせずれ計測方法およびプログラム
US20140226893A1 (en) Method and System for Image-Based Defect Alignment
TWI773063B (zh) 圖像產生系統及圖像產生方法
KR100935115B1 (ko) 검사 방법, 검사 시스템, 검사 프로그램 및 전자디바이스의 제조 방법
CN107038697A (zh) 用于诊断半导体晶圆的方法和系统
TWI783400B (zh) 誤差因子的推定裝置及推定方法
CN117156688B (zh) 一种多层线路板激光打孔方法
TWI801973B (zh) 錯誤因素之推定裝置及推定方法
US7634127B1 (en) Efficient storage of fail data to aid in fault isolation
CN117289355B (zh) 一种地下管线探测数据处理方法
JP2005277247A (ja) 処理装置、表示方法および表示プログラム
KR20190088761A (ko) 웨이퍼 측정 설비, 웨이퍼 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법
CN117529803A (zh) 用于主动良率管理的制造指纹
TWI417752B (zh) 二維曲線色階比對系統及方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 11