JP2008109095A - 検査方法、検査システム、検査プログラム及び電子デバイスの製造方法 - Google Patents

Abstract

【課題】非破壊で電子デバイスの欠陥原因を簡単に調査し特定することが可能な検査方法及びかかる検査方法を用いた電子デバイスの製造方法を提供する。
【解決手段】電子デバイス製造に伴う各工程のＱＣデータをデータ記憶装置に記録するステップＳ１０２と、各工程のＱＣデータを共通のデータに定形化するステップＳ１０３と、定形化されたデータから各工程のＱＣデータの分布図を作成するステップＳ１０４と、分布図から特異点を抽出し特異点マップを作成するステップＳ１０６と、特異点マップと完成品の不良発生マップとを比較するステップＳ１１０と、比較に基づいて不良の原因となった工程と欠陥を同定するステップＳ１１１と、を含む検査方法。
【選択図】図１

Description

本発明は、検査方法及び電子デバイスの製造方法に関する。また本発明は、検査システム及び検査プログラムに関する。

従来の電子デバイスの欠陥原因の検査方法は、例えば半導体装置の製造の場合、ウェハを欠陥個所で切断し走査型電子顕微鏡（ＳＥＭ）及び透過型電子顕微鏡（ＴＥＭ）による断面観察を行う破壊的手法が一般的である。この手法では、まず欠陥個所の断面を観察するためのサンプル作製に時間がかかる。さらに断面観察の結果から欠陥の原因となった工程の推定を行い、かかる推定を実験で検証している。そのため電子デバイスの欠陥の改善に多くのコストと時間を要するため、電子デバイスの欠陥原因調査の簡易化が求められていた。

前述の課題を解決する手段としては、シミュレーション方法が提案されているが（例えば特許文献１参照。）、前述の課題の解消には至っていなかった。

上記の問題は半導体装置の製造に限られず、液晶等他の電子デバイスの製造においても同様である。
特開２０００−１９５７６６号公報

非破壊で電子デバイスの欠陥原因を簡単に調査し特定することが可能な検査方法が求められていた。またかかる検査方法を用いた電子デバイスの製造方法が求められていた。

本発明の第１の特徴は、電子デバイス製造に伴う各工程のＱＣデータを記憶部に記録するステップと、各工程のＱＣデータの分布図を作成するステップと、分布図から特異点を抽出し特異点マップを作成するステップと、特異点マップと完成品の不良発生マップとを比較するステップと、比較に基づいて不良の原因となった工程と欠陥を同定するステップと、を含む検査方法を要旨とする。

本発明の第２の特徴は、電子デバイスの製造に伴う各工程を実行することと、電子デバイスの製造に伴う各工程のＱＣデータを記憶部に記録するステップと、各工程のＱＣデータの分布図を作成するステップと、分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成するステップと、特異点マップと完成品の不良発生マップとを比較するステップと、電子デバイスの製造に伴う各工程において、比較に基づいて不良の原因となった工程と、欠陥を同定するステップと、を含む電子デバイスの製造方法を要旨とする。

本発明の第３の特徴は、電子デバイス製造に伴う各工程のＱＣデータを記録するデータ記憶装置と、各工程のＱＣデータを共通のデータに定形化するデータ変換登録部と、定形化されたデータから各工程のＱＣデータの分布図を作成する分布図処理部と、分布図から特異点を抽出し特異点マップを作成する特異点マップ処理部と、特異点マップと完成品の不良発生マップとを比較し、比較に基づいて不良の原因となった工程と欠陥を同定する解析演算部と、ＱＣデータの分布図、特異点マップ、欠陥の同定結果を表示する表示部と、を含む検査システムを要旨とする。

本発明の第４の特徴は、検査システムに、電子デバイス製造に伴う各工程のＱＣデータを記憶部に記録するステップと、各工程のＱＣデータの分布図を作成するステップと、分布図から特異点を抽出し特異点マップを作成するステップと、特異点マップと完成品の不良発生マップとを比較するステップと、比較に基づいて不良の原因となった工程と欠陥を同定するステップとを実行させる検査プログラムを要旨とする。

非破壊で電子デバイスの欠陥原因を簡単に調査し特定することが可能な検査方法が提供される。またかかる検査方法を用いた電子デバイスの製造方法が提供される。

以下に、実施形態を挙げて本発明の説明を行うが、本発明は以下の実施形態に限定されるものではない。尚、図中同一の機能又は類似の機能を有するものについては、同一又は類似の符号を付して説明を省略する。

（検査システム）
図２に示す第１の実施形態にかかる検査方法に用いる検査システム１は、処理演算装置２と、処理演算装置２に接続された表示装置３、入力装置４、出力装置６、データ記憶装置８と、を備える。入力装置４には測定装置５が接続されており、測定装置５で測定されたＱＣデータが処理演算装置２に伝達される。

処理演算装置２としては、ＣＰＵ等の通常のコンピュータシステムで用いられる演算装置等で構成すればよい。図２では処理演算装置２は、データ取得部１０、データ変換・登録部１１、分布図処理部１２、特異点マップ処理部１３、解析演算部１４から構成されている。

表示装置３は、モニタなどの画面を指し、ＣＲＴ、液晶表示装置（ＬＣＤ）、発光ダイオード（ＬＥＤ）パネル、エレクトロルミネッセンス（ＥＬ）パネル等が使用可能である。

入力装置４としては、例えばキーボード、マウス等のポインティングデバイスが挙げられる。またボイスデバイス、ＣＤ−ＲＯＭ、磁気テープ等の「記録媒体」の読取り装置、コンピュータネットワークへの接続デバイス、インターネットへの接続デバイス等から構成してもよい。入力装置４から入力操作が行われると対応する情報（データ）が処理演算装置２に伝達される。

出力装置６としては、インクジェットプリンタ、レーザープリンタ、コンピュータネットワークへの接続デバイス、インターネットへの接続デバイスなどにより構成される。

データ記憶装置８としては、ＲＯＭ、ＲＡＭ、磁気ディスクなどの記憶装置が使用可能で、電子デバイスの製造条件に関する種々の情報が記憶部として記憶されている。データベースには、図２に示すように工程名、処理装置名、処理チャンバ名、ウェハ情報、ロット情報、プロセス時間、プロセス面内傾向、プロセス条件等が含まれる。プロセス条件には、例えばウェハ表面への成膜条件、研磨条件、エッチング条件、酸化条件等が含まれる。また記憶部には欠陥原因やそれに対する改善策が工程名等と関連して記録され得る。

データ記憶装置８に記憶された記憶部は随時更新することができる。つまり、異なる種類の電子デバイスを製造するときや、新たな製造条件を用いるときは、この新たな電子デバイスや製造条件について例えば実験を行って上記記憶部を作成し、データ記憶装置８に記憶されている記憶部を更新すればよい。また、記憶部の更新は、例えばインターネットを含む通信装置を介して、データ記憶装置８に対して遠隔地から行うことも可能である。

（検査方法）
（第１の実施形態）
図２の検査システム１を用いて、第１の実施形態にかかる検査方法を半導体装置の製造方法を例にして、図１のフローチャートを参照しながら説明する。（イ）まずステップＳ１０１で一連の工程からなる電子デバイス（例：半導体装置）の製造を実施し、各工程のＱＣデータを測定する。例えば工程Ａを、シリコン基板（ウェハ）上に、多結晶シリコン膜、シリコン酸化膜、シリコン窒化膜を順に積層した構造に対し、フォトリソグラフィーでエッチングマスクを形成する工程、工程Ｂをフォトレジストからなるエッチングマスクを用いて、最上層シリコン窒化膜をエッチングし、シリコン窒化膜からなる新たなエッチングマスクを形成する工程、工程Ｃを、シリコン窒化膜からなる新たなエッチングマスクを用いて、シリコン酸化膜と多結晶シリコン膜とを連続的にエッチングする工程と仮定すれば、工程Ａでは、フォトレジストからなるエッチングマスクの線幅を測定し、工程Ｂでは、シリコン窒化膜のエッチング深さを測定し、工程Ｃでは、シリコン酸化膜と多結晶シリコン膜との合計のエッチング深さを測定する（但し現実の半導体装置の製造では数十から百以上、更には場合により、数百の工程からなることに留意すべきであり、工程Ａ，Ｂ，Ｃはあくまでも説明の便宜上の例示に過ぎない。）。そして各工程のＱＣデータを工程名、処理装置名、処理チャンバ名、ウェハ性能、ロット性能、プロセス時間等を関連付けてそれぞれデータ記憶装置８に記録することによりステップＳ１０２でデータベースに記録する。

この場合図３（ａ）、図３（ｂ）、図３（ｃ）にそれぞれ工程Ａ，工程Ｂ，工程Ｃのデータ点群Ａ，Ｂ，Ｃを示す通り、各工程の測定箇所であるデータ点は必ずしも同一ではない。そのため、後に説明する面内傾向を把握する際の評価を容易にするため、図４に示すように、ステップＳ１０３でＱＣデータ点の補間、データの定形化を行う。その際、図７、図８に示す実際の半導体ウェハ上の検査により得られた不良発生マップＮＧ１,ＮＧ２,ＮＧ３,ＮＧ４,ＮＧ５,ＮＧ６,ＮＧ７,ＮＧ８,ＮＧ９,ＮＧ１０のデータ点をなす短形領域（チップ領域）の数（４５点）とすべてのデータが一致するように補間を行う。例えば図４（ａ）に示すＡ工程では、データ点Ａ１、Ａ５、Ａ９、Ａ１３、Ａ３１、Ａ３３、Ａ３８、Ａ４２、Ａ４５からなるデータ点群Ａを補間して、Ａ１〜Ａ４５の４５点からなる補間データ点群ＡＭを得て定型化する。さらにステップＳ１０４において離散データである補間データ点群ＡＭを等値線表示（等高線表示）して連続データである分布図により面内傾向マップＡＣを得て可視化を行う。可視化は例えば色の塗り分けで行う。

またＡ工程と同様にして図４（ｂ）、図４（ｃ）に示すように、ステップＳ１０４において、Ｂ工程、Ｃ工程についても補間を行い分布図により面内傾向マップＢＣ、ＣＣを得る。ステップＳ１０４で作成した分布図をデータベースに記憶する。

（ロ）ステップＳ１０５で、分布図から特異点を抽出する。周知のように分布図における「特異点」は分布がなめらかではなく、折れ曲がった点や目玉を形成する点である。ＱＣ値の「特異点」は、ＱＣ値の平均値からの差が大きい点、極大点、極小点、又はＱＣ値の変化の微分値が大きい点がその類型に含まれる。ステップＳ１０６で面内傾向マップＡＣ，ＢＣ，ＣＣに、図５に示すように分布図上に特異点ＡＳ、ＢＳ、ＣＳ、…をマッピングし特異点マップＡＣＳ，ＢＣＳ，ＣＣＳ，…ＸＣＳを作成する。そして特異点マップＡＣＳ，ＢＣＳ，ＣＣＳ，…ＸＣＳをデータ記憶装置８に記録する。尚、工程Ｘに示すように特異点がない場合は、特異点マップＸＣＳと面内傾向マップＸＣは同一のものとなる。よって本明細書において特異点マップを面内傾向マップとして記載する場合がある。

（ハ）ステップＳ１１０で、データ記憶装置８から図５に示す特異点マップＡＣＳ，ＢＣＳ，ＣＣＳ，…ＸＣＳを呼び出し、各工程の特異点マップＡＣＳ、ＢＣＳ、ＣＣＳ、…ＸＣＳと、図８に示すような不良のパターン毎に分類整理された電子デバイスの不良発生マップＮＧ１，ＮＧ２，ＮＧ３，ＮＧ４，ＮＧ５，ＮＧ６，ＮＧ７，ＮＧ８，ＮＧ９，ＮＧ１０とを比較する。ここで、「不良発生マップ」とは、半導体装置の製造の場合であれば、ダイシング工程以降の後工程（アセンブル工程）を除くウェハレベルの所謂「前工程」の終了段階でプローバで測定した電気特性の測定結果から得られる不良チップのウェハ上での分布が、例えば該当する。但し「不良発生マップ」は、所謂「フロントエンド工程」と称される基板工程の終了した段階で顕微鏡等で測定した結果から得られた不良チップの面内傾向でもよく、あるいは所謂「バックエンド工程」と称される表面配線工程の任意の中間段階で不良発生マップ設定しても構わない。そして各工程のそれぞれの面内傾向又は複数工程を組み合わせた工程相関の面内傾向と不良発生マップとを対比する。例えば図６に示すように複数の工程のそれぞれの特異点マップＡＣＳ，ＢＣＳ，ＣＣＳ，…，ＸＣＳを重ね合わせて特異点マップＡＢＣ…Ｘ-ＣＳを作成して、不良発生マップと対比しても良い。この場合、連続した複数の工程の中から任意の工程の特異点マップを離散的に抽出し重ね合わせてもよい。各工程毎もしくは複数工程の面内傾向と、設計データを関連付けてデータ記憶装置８に記憶する。

（ニ）ステップＳ１１１で各工程の特異点マップ（面内傾向）と不良発生マップとの対比に基づいて不良の原因工程と不良の原因となった欠陥を同定する。図７、図８においては、分布図における特異点マップＢＣＳの特異点ＢＳと、ウェハの完成品たるそれぞれのチップ領域で示される不良発生マップＮＧ２の特異点ＮＧ２Ｓの位置が一致することから、工程Ｂに原因があったと推測できる。

（ホ）ステップＳ１１２で、特異点マップ、不良発生マップ、原因工程における欠陥原因と改善内容を対応させて欠陥データとしてデータ記憶装置８に記録する。特に、各工程の特異点マップ（面内傾向）と不良発生マップＮＧ１〜ＮＧ１０とを比較して欠陥原因を特定した場合は、原因工程の特異点マップ（面内傾向）と不良発生マップとの対応関係の詳細をデータベースに記憶する。

第１の実施形態によれば、半導体装置等の電子デバイスの製造工程にかかる品質管理（ＱＣ）データから取得した各工程におけるエッチングレートやデポジションレート等のウェハ面内のプロセスデータの分布の傾向から、各工程毎もしくは複数の工程を組み合わせたときのウェハの面内傾向と特異点を把握し、完成品の不良発生マップと対比することができる。すなわち分布図に示される各工程毎の特異点と不良の種類により分類された完成品のウェハ面内の不良発生マップとを比較することにより、完成品の不良の原因となった工程と不良の種類を簡易に特定することができる。

（第１の実施形態の変形例１）
図９のフローチャートと、図１０（ａ）（ｂ），図１１（ａ）（ｂ），図１２（ａ）（ｂ）の電子デバイスの断面形状図とを参照しながら、第１の実施形態の変形例１にかかる検査方法を半導体装置の製造方法を例にして説明する。

尚、図１４に示すように、第１の実施形態の変形例１にかかる検査方法に用いる検査システム５１は、断面形状モデル化部１５、断面形状シミュレーション部１６を備えることを除き、図２の検査システム１と同様に構成されている。

図１０（ａ）は、工程Ａにおける設計上の電子デバイスの断面形状を示し、図１０（ｂ）は、工程Ａにおけるモデル化された電子デバイスの断面形状を示す。図１０（ａ）（ｂ）は、シリコン基板（ウェハ）２１上に、多結晶シリコン膜２３、シリコン酸化膜２５、シリコン窒化膜２８を順に積層した構造に対し、フォトリソグラフィーでエッチングマスク２９ａ，２９ｂが形成された電子デバイスの断面形状を示す。

図１１（ａ）は、原因工程Ｂにおける設計上の電子デバイスの断面形状を示し、図１１（ｂ）は、工程Ｂにおけるモデル化された電子デバイスの断面形状を示す。図１１（ａ）（ｂ）は、工程Ｂにおいてフォトレジストからなるエッチングマスク２９ａ，２９ｂを用いて、最上層シリコン窒化膜２８をエッチングし、シリコン窒化膜２８からなる新たなエッチングマスクを形成して得られた電子デバイスの断面形状を示す。

図１２（ａ）は、工程Ｃにおける設計上の電子デバイスの断面形状を示し、図１２（ｂ）は、工程Ｃにおけるモデル化された電子デバイスの断面形状を示す。図１２（ａ）（ｂ）は、シリコン窒化膜２８からなる新たなエッチングマスクを用いて、シリコン酸化膜２５と多結晶シリコン膜２３とを連続的にエッチングして得られた電子デバイスの断面形状を示す。

図９においてステップＳ１１１までのフローは図１のフローチャートと同一である。ステップＳ１５０、１５２、１５３、１５４を中心に説明する。図１のフローチャートで説明した（イ）〜（ニ）工程を行った後、ステップＳ１５０では、ステップＳ１１１で同定された不良の原因工程における同定された欠陥により電子デバイスの断面形状を図１１（ｂ）に示すようにモデル化する。その際、原因工程Ｂの１つ手前の工程である工程Ａにおける電子デバイスの断面形状も図１０（ｂ）に示すようにモデル化し、またモデル図と併せて図１０（ａ），図１１（ａ）に示す設計上の電子デバイスの断面形状を把握することが好ましい。欠陥の原因を推定しやすくなるからである。

ステップＳ１５２で、ステップＳ１５０で推定し、モデル化した断面形状に基き、それ以降の工程の断面形状を図１２（ｂ）に示すようにシミュレーションにより関連付けて推定する。そして、ステップＳ１５３で、断面形状のシミュレーション結果が、測定された不良に対応するか確認し、原因工程と欠陥原因を確定する。例えば図１１（ｂ）、図１２（ｂ）においては、図１１（ｂ）に示すエッチング残り３１に起因して、図１２（ｂ）に示す短絡欠陥３３が生じていることが分かる。次にステップＳ１５４で、断面シミュレーションの結果と、原因工程における欠陥原因と改善内容を対応させて欠陥データとしてデータ記憶装置８に記録する。

第１の実施形態の変形例にかかる検査方法によれば、二次元断面形状をモデル化することにより、欠陥の発生から不良に至る一連の段階をシミュレーションにより視覚的に確認できることから、不良の原因を簡易に特定し、また不良の改善策を簡易に導きだすことができる。

尚、第１の実施形態とその変形例を組み合わせることもできる。この場合、第１の実施形態とその変形例の作用効果に加えて、原因工程や欠陥原因の特定の精度が向上するという作用効果が得られる。

（第１の実施形態の変形例２）
第１の実施形態においては、ステップＳ１０３でＱＣデータ点の定形化を行った後に、ステップＳ１０４で定形化されたデータから分布図を作成した。しかし、複数の工程においてＱＣデータの測定箇所が共通する場合、検査工程を簡略化する観点から、ＱＣデータの補間を行わずに、共通する測定箇所のＱＣデータから直接分布図を作成しても構わない。例えば図３の場合、工程Ａの測定箇所Ａ１，Ａ５，Ａ９，Ａ１３，Ａ４５、工程Ｂの測定箇所Ｂ１，Ｂ５，Ｂ９，Ｂ１３，Ｂ４５、工程Ｃの測定箇所Ｃ１，Ｃ５，Ｃ９，Ｃ１３，Ｃ４５のＱＣデータから直接分布図を作成してもよい。電子デバイスが多層細密化するほど、面内傾向の正確な把握による検査精度の向上が電子デバイスの歩留まりの改善に大きく影響してくる。そのため、電子デバイスの歩留まりの向上を図るべく、面内傾向をより正確に把握する観点からは、ステップＳ１０３でＱＣデータ点の定形化を行うことがより好ましい。

（第１の実施形態の変形例３）
第１の実施形態においては、ステップＳ１０５で分布図の極大・極小点から特異点を抽出し、その後ステップＳ１０６，１１０，１１１を行うことにより欠陥の同定を行った。この場合図１３に示すような、等高線間隔が広く、境界線がはっきりしない輪郭で囲まれた領域ＤＣＳ（以下「分布ムラ」という。）についても、特異点と同様にしてＳ１０５，１０６，１１０，１１１を行うことにより欠陥を同定することができる。例えば図１３では、データ記憶装置８から呼び出した特異点（分布ムラ）マップＤＣＳ…ＸＣＳと、不良のパターン毎に分類整理された電子デバイスの不良発生マップＮＧ１１，ＮＧ１２，ＮＧ１３とを比較し、不良発生マップＮＧ１２の特異点ＮＧ１２Ｓの位置が一致することから、工程Ｄに原因があったと推測できる。

（第２の実施形態）
第２の実施形態にかかる検査方法は、図１、図９のフローチャートのステップＳ１１２、ステップＳ１５４でデータ記憶装置８に記録したデータベース（例えば特異点マップ、不良発生マップ、原因工程における欠陥原因と改善内容を対応させた欠陥データを含む）を呼び出し、欠陥改善データと設計データとを対比して欠陥傾向がある工程を特定し、かかる工程の製造条件の微調整を行う工程を含む。ここで、製造条件の調整を行うこととは、例えば、製造工程の精度や速度等を高める調整を行うことであり、また、そのようにするべく、その製造工程に関係する諸条件の調整を行うことである。従って、このような調整を行った上で、一連の工程からなる電子デバイス（例：半導体装置）の製造を実施することができる。

第２の実施形態によれば、ライブラリ化された過去の欠陥調査事例を参照することにより、欠陥原因の改善方法を提示することができる。その結果、電子デバイスの製造において、その精度や速度等を高めること等ができる。

（検査プログラム）
検査システム１に実行させるための検査プログラムが提供される。検査プログラムは、例えば（イ）電子デバイス製造に伴う各工程のＱＣデータをデータ記憶装置に記録するステップと、（ロ）各工程のＱＣデータの分布図を作成するステップと、（ハ）分布図から特異点を抽出し特異点マップを作成するステップと、（ニ）特異点マップと完成品の不良発生マップとを比較するステップと、（ホ）比較に基づいて不良の原因となった工程と欠陥を同定するステップと、から構成される。

検査プログラムは、（ハ）ステップに代えて、分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成するステップとしても構わない。また検査プログラムは、（ヘ）不良の原因となった工程の同定に基づいて、同定された原因工程における電子デバイスの断面形状をモデル化し、モデル化された断面形状に基づいて原因工程以降の工程の断面形状をシミュレーションし、不良の原因工程と欠陥の同定が正しいか検証するステップを更に含んでも構わない。

以上のような検査プログラムは、コンピュータ読み取り可能な記録媒体に保存することができる。この記録媒体をコンピュータシステムによって読み込ませ、検査プログラムを実行してコンピュータを制御することにより、上述した検査プログラムを実現することができる。ここで、「記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを格納することができるような媒体を意味する。また「記録媒体」にはコンピュータデータシグナルの搬送波が含まれる。

（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、第１、第２の実施形態においては、検査方法を示したが、かかる検査方法を工程として備える電子デバイスの製造方法が提供され得る。また検査方法に関連して検査システムが提供される。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。した がって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

図１は第１の実施形態にかかる検査方法のフローチャートを示す。 図２は本実施形態にかかる検査装置のブロック図を示す。 図３（ａ）、図３（ｂ）、図３（ｃ）のそれぞれは工程Ａ、工程Ｂ、工程Ｃにおけるデータ点の測定箇所を示す図である。 図４はＱＣデータの補間方法を示す概念図を示す。 図５は特異点マップを示す図である。 図６は面内傾向を把握する方法を示す概念図を示す。 図７は特異点マップと不良発生マップとを対比して不良発生工程を特定する方法を示す概念図を示す。 図８は不良の種類毎に分類された電子デバイスの不良発生マップのデータ群を示す。 図９は第１の実施形態の変形例にかかる検査方法のフローチャートを示す。 図１０（ａ）は工程Ａにおける設計上の電子デバイスの断面形状を示し、図１０（ｂ）は工程Ａにおけるモデル化された電子デバイスの断面形状を示す。 図１１（ａ）は工程Ｂにおける設計上の電子デバイスの断面形状を示し、図１１（ｂ）は工程Ｂにおけるモデル化された電子デバイスの断面形状を示す。 図１２（ａ）は工程Ｃにおける設計上の電子デバイスの断面形状を示し、図１２（ｂ）は工程Ｃにおけるモデル化された電子デバイスの断面形状を示す。 図１３は特異点（分布ムラ）マップと不良発生マップとを対比して不良発生工程を特定する方法を示す概念図を示す。 図１４は本実施形態の変形例にかかる検査装置のブロック図を示す。

符号の説明

Ａ，Ｂ，Ｃ…ＱＣデータ群
ＡＭ，ＢＭ，ＣＭ…補間ＱＣデータ群
ＡＳ，ＢＳ，ＣＳ…特異点
ＡＣ，ＢＣ，ＣＣ，ＸＣ…分布図
ＡＣＳ，ＢＣＳ，ＣＣＳ，ＸＣＳ…特異点マップ

Claims (15)

1. 電子デバイス製造に伴う各工程のＱＣデータを記憶部に記録するステップと、
   前記各工程のＱＣデータの分布図を作成するステップと、
   前記分布図から特異点を抽出し特異点マップを作成するステップと、
   前記特異点マップと完成品の不良発生マップとを比較するステップと、
   前記比較に基づいて不良の原因となった工程と欠陥を同定するステップと、
   を含むことを特徴とする検査方法。
2. 前記特異点マップを作成するステップにおいて、前記分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成することを特徴とする請求項１記載の検査方法。
3. 前記分布図を作成するステップにおいて、前記各工程のＱＣデータを共通のデータに定形化し、前記定形化されたデータから各工程のＱＣデータの分布図を得ることを特徴とする請求項１又は２記載の検査方法。
4. 前記不良の原因となった工程の同定に基づいて、同定された原因工程における電子デバイスの断面形状をモデル化し、モデル化された断面形状に基づいて前記原因工程以降の工程の断面形状をシミュレーションし、前記不良の原因工程と欠陥の同定が正しいか検証するステップを更に含むことを特徴とする請求項１乃至３のいずれかに記載の検査方法。
5. 電子デバイスの製造に伴う各工程を実行することと、
   前記電子デバイスの製造に伴う各工程のＱＣデータを記憶部に記録するステップと、
   前記各工程のＱＣデータの分布図を作成するステップと、
   前記分布図から特異点を抽出し特異点マップを作成するステップと、
   前記特異点マップと完成品の不良発生マップとを比較するステップと、
   前記各工程において前記比較に基づいて不良の原因となった工程と、欠陥を同定するステップ工程と、
   を含むことを特徴とする電子デバイスの製造方法。
6. 前記不良の原因となった工程の条件を調整するステップを含むことを特徴とする請求項５に記載の電子デバイスの製造方法。
7. 前記特異点マップを作成するステップにおいて、前記分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成することを特徴とする請求項５または６に記載の電子デバイスの製造方法。
8. 前記分布図を作成するステップにおいて、前記各工程のＱＣデータを共通のデータに定形化し、前記定形化されたデータから各工程のＱＣデータの分布図を得ることを特徴とする請求項５乃至７のいずれかに記載の電子デバイスの製造方法。
9. 前記不良の原因となった工程の同定に基づいて、同定された原因工程における電子デバイスの断面形状をモデル化し、モデル化された断面形状に基づいて前記原因工程以降の工程の断面形状をシミュレーションし、前記不良の原因工程と欠陥の同定が正しいか検証するステップを更に含むことを特徴とする請求項５乃至８のいずれかに記載の電子デバイスの製造方法。
10. 電子デバイス製造に伴う各工程のＱＣデータを記録するデータ記憶装置と、
    前記各工程のＱＣデータを共通のデータに定形化するデータ変換登録部と、
    前記定形化されたデータから各工程のＱＣデータの分布図を作成する分布図処理部と、
    前記分布図から特異点を抽出し特異点マップを作成する特異点マップ処理部と、
    前記特異点マップと完成品の不良発生マップとを比較し、前記比較に基づいて不良の原因となった工程と欠陥を同定する解析演算部と、
    前記ＱＣデータの分布図、前記特異点マップ、前記欠陥の同定結果を表示する表示部と、
    を含むことを特徴とする検査システム。
11. 前記特異点マップ処理部は、前記分布図又は前記分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成することを特徴とする請求項１０記載の検査システム。
12. 前記不良の原因となった工程の同定に基づいて、同定された原因工程における電子デバイスの断面形状をモデル化する断面形状モデル化部と、
    モデル化された断面形状に基づいて前記原因工程以降の工程の断面形状をシミュレーションする断面形状シミュレーション部と、をさらに含むことを特徴とする請求項１０または１１に記載の検査システム。
13. 前記解析演算部は、前記不良の原因工程と欠陥の同定が正しいか検証することを特徴とする請求項１０乃至１２に記載の検査システム。
14. 検査システムに、
    電子デバイス製造に伴う各工程のＱＣデータを記憶部に記録するステップと、
    前記各工程のＱＣデータの分布図を作成するステップと、
    前記分布図から特異点を抽出し特異点マップを作成するステップと、
    前記特異点マップと完成品の不良発生マップとを比較するステップと、
    前記比較に基づいて不良の原因となった工程と欠陥を同定するステップとを実行させることを特徴とする検査プログラム。
15. 前記特異点マップを作成するステップは、前記分布図を複数重ね合わせて得られた分布図から特異点を抽出し特異点マップを作成することを特徴とする請求項１４記載の検査プログラム。