CN107038697A - 用于诊断半导体晶圆的方法和系统 - Google Patents

用于诊断半导体晶圆的方法和系统 Download PDF

Info

Publication number
CN107038697A
CN107038697A CN201610815887.9A CN201610815887A CN107038697A CN 107038697 A CN107038697 A CN 107038697A CN 201610815887 A CN201610815887 A CN 201610815887A CN 107038697 A CN107038697 A CN 107038697A
Authority
CN
China
Prior art keywords
semiconductor crystal
crystal wafer
original image
profile
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610815887.9A
Other languages
English (en)
Other versions
CN107038697B (zh
Inventor
陈鹏任
王祥保
郑文豪
张永融
胡威仲
黄奕安
陈俊宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107038697A publication Critical patent/CN107038697A/zh
Application granted granted Critical
Publication of CN107038697B publication Critical patent/CN107038697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
    • G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
    • G06V10/752—Contour matching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V2201/00—Indexing scheme relating to image or video recognition or understanding
    • G06V2201/06—Recognition of objects for industrial automation

Abstract

本发明的实施例提供了用于诊断半导体晶圆的方法和系统。根据半导体晶圆中的特定布局的图形数据系统(GDS)信息获得目标图像，其中，目标图像包括具有与特定布局对应的第一图案的第一外形。根据第一外形，执行基于图像的对准以从半导体晶圆采集原始图像。通过测量原始图像来分析半导体晶圆，从而提供诊断结果。

Description

用于诊断半导体晶圆的方法和系统
技术领域
本发明的实施例涉及半导体领域，更具体地涉及用于诊断半导体晶圆的方法和系统。
背景技术
在半导体技术中，每个都具有多个芯片的晶圆通过晶圆制造设施(FAB)中的多个工艺/阶段生产。每个工艺/阶段都可以将一个或多个缺陷引入半导体晶圆，这导致质量和可靠性问题、失败和产量损失。为了改善制造技术和提高晶圆质量、可靠性和产量，在每个工艺/阶段处测量、测试、监控和诊断半导体晶圆。为了获得准确的结果，在测量、测试、监控和诊断半导体晶圆中，对准是重要的。
发明内容
本发明的实施例提供了一种用于诊断半导体晶圆的基于计算机的方法，包括：根据所述半导体晶圆中的特定布局的图形数据系统(GDS)信息，获得代表目标图像的电信号，其中，所述目标图像包括具有与所述特定布局对应的第一图案的第一外形；根据所述第一外形，使用处理器电路，执行基于图像的对准以从所述半导体晶圆采集原始图像；以及使用处理器电路，通过测量所述原始图像来分析所述半导体晶圆，从而提供诊断结果。
本发明的实施例还提供了一种用于诊断半导体晶圆的方法，其中，所述方法包括使用处理电路以执行操作，包括：根据所述半导体晶圆中的特定布局的图形数据系统(GDS)信息，执行基于图像的对准以从所述半导体晶圆采集原始图像；在所述原始图像中设定测量盒；在所述原始图像的所述测量盒中布置至少一对指示器；测量所述指示器之间的距离；以及根据所述测量的距离分析所述半导体晶圆，从而提供诊断结果。
本发明的实施例还提供了一种用于诊断半导体晶圆的系统，包括：处理电路，所述处理电路根据所述半导体晶圆中的特定布局的图形数据系统(GDS)信息提供目标图像；电子显微镜，所述电子显微镜接收所述目标图像，并且所述电子显微镜执行基于图像的对准以提供原始图像，其中，根据所述目标图像从所述半导体晶圆采集所述原始图像；以及确定电路，所述确定电路从所述电子显微镜接收所述原始图像，所述确定电路根据输入信息在所述原始图像中设定测量盒，以及所述确定电路根据所述测量盒提供诊断结果。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
图1示出了根据本发明的一些实施例的用于诊断半导体晶圆的方法的简化流程图。
图2示出了一个实例中的目标图像的示意图。
图3示出了示意性的显示测量盒和通过支持测量功能的SEM自动和有规律地定位的多个测量光标。
图4示出了根据本发明的一些实施例的根据GDS信息的用于分析来自半导体晶圆的原始图象的方法的简化流程图。
图5A示出了一个实例中的测量盒的示意图。
图5B示出了半导体晶圆的GDS信息的示意图，并且GDS信息用于从半导体晶圆采集包括图5A的测量盒的原始图像。
图6A示出了另一实例中的测量盒的示意图。
图6B示出了半导体晶圆的GDS信息的示意图，并且GDS信息用于从半导体晶圆采集包括图6A的测量盒的原始图像。
图7示出了根据本发明的一些实施例的用于诊断半导体晶圆的系统700的简化图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
描述了实施例的一些变化例。在各个视图和说明性实施例中，类似的参考标号用于标示类似的元件。应该理解，可以在公开的方法之前、期间和/或之后提供附加的操作，并且对于方法的其它实施例，可以代替或消除所描述的一些操作。
在集成电路(IC)设计中，许多功能集成至一个芯片内，并且经常使用专用集成电路(ASIC)或基于芯片上系统(SOC)系统设计。在该方法中，提供了许多已知的功能，并且在通过选择和连接这些标准的功能来详细说明器件的功能设计之后，并且使用电子设计自动化(EDA)工具检验获得的电路的正确操作，库元件映射至包含诸如晶体管的预想元件的预先设定的布局单元上。通过想到的特定半导体工艺特征和参数选择单元，这些单元产生设计的工艺参数化物理表示。通过执行所需的本地连接和全局连接的放置和布线以使用标准单元形成完整的设计来继续设计流程。
在设计规则检查、设计规则验证、时序分析、关键路径分析、静态和动态功率分析、以及对设计的最后修改之后，执行下线(tape out)工艺以产生光掩模生成数据。然后，光掩模生成(PG)数据用于产生光学掩模，光学掩模用于在晶圆生产设施(FAB)处的光刻工艺中制造半导体器件。在下线工艺中，IC的数据库文件转化为图形数据库系统(GDS)文件(例如，GDS文件或GDSII文件)。然后，GDS文件用于为集成电路制造制作各个掩模层。特别地，GDS文件成为用于在不同供应商的设计工具之间传输IC布局数据的工业的标准格式。
目前，标准晶圆(golden wafer)选自许多晶圆，并且标准晶圆用作模板晶圆以测量、测试、监控或诊断许多晶圆中的其他晶圆。例如，从标准晶圆采集参考图像，并且参考图像包括关于标准晶圆的外形(contour)和对比度的信息。参考图像用于执行用于其它晶圆的对准和测量，从而验证这些晶圆。如果验证结果是正常的，则对验证的晶圆执行后续的工艺/阶段。
图1示出了根据本发明的一些实施例的用于诊断半导体晶圆的方法100的简化流程图。应该注意，可以在图1的方法100之前、期间和/或之后提供附加工艺，并且一些工艺可以在此处仅简单地描述。此外，可以在用于半导体晶圆的一个或多个工艺/阶段中执行图1的方法100。
参考图1，根据集成电路(IC)的特定布局的图形数据系统(GDS)信息获得目标图像(图1的S110)，并且将在半导体晶圆中实施IC。事实上，本领域的技术人员将理解，在本发明的实施中利用处理电路，并且目标图像由电信号表示(或体现)。因此，当提及获得目标图像时，应该理解，通过电路获得体现目标图像的电信号。目标图像是用于在特定工艺/阶段中诊断半导体晶圆的模板。在一些实施例中，每个工艺/阶段都具有其自身的目标图像。此外，特定布局是IC的局部布局。局部布局包括IC的多层结构。在一些实施例中，目标图像包括关于对应于半导体晶圆中的特定布局的图案外形的信息。例如，目标图像包括第一外形，并且第一外形具有对应于特定布局的第一图案。
图2示出了一个实例中的目标图像210的示意图。在图2中，目标图像210包括具有与特定布局对应的第一图案的第一外形220。通过根据GDS信息执行图像处理，第一外形220在目标图像210中是清晰的，并且在目标图像210中没有示出对比组件(contrastcomponent)。
因为在目标图像210中的第一外形220是清晰且明显的，所以根据GDS信息提供高质量对准图像。例如，由于标准晶圆的变形，所以扫描电子显微镜(SEM)控制外形和对比度的对准权重以获得参考图像，诸如第一权重(例如，30％外形+70％对比度)被修改为第二权重(例如，100％外形+0％对比度)。
SEM可以扫描标准晶圆的表面上方的聚焦电子束以产生参考图像。束中的电子与样本相互作用，从而产生可以用于获得关于表面形貌和成分的信息的各种信号。
在一些实施例中，各种算法可以用于在目标图像的第一外形中执行图像处理。因此，目标图像的第一外形将更接近对准的实际情况。例如，可以修改平滑度以用于从目标图像的第一外形创建的线轮廓(line profile)。
再次参考1，在获得目标图像之后，执行基于图像的对准，从而根据目标图像的第一外形采集来自半导体晶圆的原始图像(图1的S120)。例如，根据目标图像的信息(例如，外形和相关坐标)，SEM能够扫描横跨与相关坐标对应的整个选定面积的束，并且生成的信号被记录以及因此，逐像素地形成原始图像。在原始图像中可以获得关于形态、表面形貌和成分的有价值的信息。现在，可用实现1nm以下分辨率的SEM显微镜。
在一些实施例中，当执行基于图像的对准时，半导体晶圆上的第二外形与目标图像的第一外形比较。当第二外形的第二图案与第一外形的第一图案相同时，从半导体晶圆采集具有第二外形的原始图像。
在获得原始图像之后，通过测量获得的原始图像来诊断半导体晶圆，并且然后获得半导体晶圆的诊断结果(图1的S130)。在一些实施例中，诊断结果指出，对于半导体晶圆中的每一层来说，部件是否正常。如果诊断结果是正常的，则对半导体晶圆执行接下来的工艺/阶段。相反地，如果诊断结果是不正常的，则暂停当前工艺/阶段以用于检查。
如果SEM支持测量功能，则SEM能够直接地测量半导体晶圆中的部件的尺寸，诸如半导体晶圆中的关键尺寸(CD)、金属的宽度和长度、多晶硅(poly)、有源面积(OD)和通孔。例如，SEM能够根据与标准晶圆对应的参考图像来采集图像。接下来，SEM能够通过在采集的图像中设定光标来测量半导体晶圆中的部件的尺寸。例如，基于参考图像的识别来搜索测量的部件，并且在测量盒(measurement box)中自动地且规律地定位盒光标(box cursor)以执行自动测量。此外，根据采集的图像确定盒光标的定位。
图3示出了示意性的显示测量盒300和通过支持测量功能的SEM自动并且有规律地定位的多个测量光标。在图3中，在测量盒300中观测两个层，其中第一层310设置在第二层320上。测量光标包括多对光标，并且每对光标都由左光标330L和右光标330R形成。由于由测量盒300中的对比度诱发的干扰，所以将不准确地定位测量光标330L和330R，例如标记为340的测量光标。
图4示出了根据本发明的一些实施例的根据GDS信息的用于分析来自半导体晶圆的原始图象(例如，图1的S130)的方法400的简化流程图。应该注意，可以在图4的方法400之前、期间和/或之后提供附加工艺，并且一些工艺可以在此处仅简单地描述。此外，可以在用于半导体晶圆的一个或多个工艺/阶段中执行图4的方法400。
如上所述，当根据半导体晶圆的GDS信息执行基于图像的对准时，采集原始图像。在获得原始图像之后，根据GDS信息在原始图像中设定测量盒(图4中的S410)。在一些实施例中，对于半导体晶圆，在布局的图案中具有将被验证的各个部件，并且原始图像可以包括一个以上部件。根据部件的预定坐标，在原始图像中设定测量盒以测量部件。可以通过测量盒观察原始图像的第二图案的一部分。在一些实施例中，放大原始图像以设定测量盒。
当设定测量盒时，根据GDS信息在测量盒内的原始图像的第二图案中布置/定位多个指示器(图4的S420)。具体地，根据GDS信息，确定指示器的数量和指示器的位置。在一些实施例中，指示器是盒光标。此外，盒光标的数量小于通过支持测量功能的SEM自动地并且有规律地定位的盒光标的数量。在测量盒中定位很少的指示器，因此减少了测量的干扰。具体地，在测量盒中没有定位附加的指示器。
在一些实施例中，指示器被划分为多个指示器对，并且布置每个指示器对以测量测量盒中的部件。例如，原始图像中中将要被测量的特征是半导体晶圆的关键尺寸(CD)、第二图案的部件的宽度或长度(例如，导线的宽度/长度)、或第二图案的两个部件之间的距离(例如，两个导线之间的间隔、或有源面积)。
当根据GDS信息在测量盒中布置指示器时，在测量盒中测量两个指示器之间的距离(图4的S430)，从而获得原始图像中的第二图案的一部分的尺寸。在一些实施例中，两个指示器之间的距离是半导体晶圆的CD、原始图像中的第二图案的部件的宽度或长度、或原始图像中的第二图案的两个部件之间的距离。由于由较大的数量的指示器引发的干扰减少，所以能够准确地测量两个指示器之间的距离。因此，减少了测量误差。
当完全地测量测量盒中的指示器之间的距离时，根据测量的距离提供诊断结果(图4的S440)。在一些实施例中，原始图像中的诊断结果指示测量盒中的测量值是否正常。如果诊断结果是正常的，则在对于半导体晶圆的当前工艺/阶段中的部件是正常的，并且可以执行接下来的工艺/阶段。相反地，如果诊断结果是不正常的，则暂停当前工艺/阶段以用于检查半导体晶圆。
图5A示出了一个实例中的测量盒500的示意图。从自半导体晶圆采集的原始图像获得测量盒500。图5B示出了半导体晶圆的GDS信息的示意图，并且GDS信息用于从半导体晶圆采集包括图5A的测量盒500的原始图像。在一些实施例中，根据半导体晶圆的GDS信息，通过图像采集机制(例如，SEM)采集原始图像。
在图5A的测量盒500中示出了单层结构。在一些实施例中，单层结构是原始图像中的第二图案的一部分。单层结构包括多个导线510。例如，导线510可以是多晶硅线或金属线。
图5B中示出了图5A的单层结构的GDS信息。在一些实施例中，GDS信息包括多个导线530和多个切线(cut line)540。对于集成电路的布局，使用由切线540形成的切割图案来切割导线530，诸如切割多晶硅(cut poly)(CPO)图案。
GDS信息中的导线530表示将在半导体晶圆的衬底上方的物理集成电路中形成的导电线。导线530可以包括多晶硅或诸如金属层中的金属的其它导电材料。切线540表示切割部分或图案化区域，在该切割部分或图案化区域中，根据当前阶段中的集成电路设计，去除导线530以用于电连接/断开。
在图5A中，导线510被划分为两组：短线和长线。短线平行于长线，并且长线彼此平行。根据图5B的GDS信息，通过在对应的导线530的中间布置切线540来形成在相同水平线上的短线510。此外，通过在对应的导线530的两侧上分别地布置两个切线540来形成长线510。
如果将要测量由切线540在中间切割的导线530的尺寸，对导线530的左侧设定第一标号(例如，550L-1至550L-6)，并且对导线530的右侧设定第二标号(例如，550R-1至550R-6)。根据GDS信息的第一和第二标号，可以在测量盒中准确地布置指示器，从而获得半导体晶圆中的实际尺寸。
在图5A的测量盒500中，短线的一半位于测量盒500的左侧，并且根据图5B中的第一标号550L-1至550L-6，多个指示器520L-1至520L-6布置在短线的一半的左侧。此外，短线的另一半位于测量盒500的右侧，并且根据图5B的GDS信息中的第二标号550R-1至550R-6，多个指示器520R-1至520R-6布置在短线的一半的右侧。
例如，在图5A的测量盒500中，根据图5B的第一标号550L-1布置指示器520L-1，并且根据图5B的第二标号550R-1布置指示器520R-1。根据图5B的第一标号550L-5布置指示器520L-5，并且根据图5B的第二标号550R-5布置指示器520R-5。
在一些实施例中，指示器520L-1至520L-6以及520R-1至520R-6是图5A的测量盒500中的盒光标。在布置指示器520L-1至520L-6以及指示器520R-1至520R-6之后，测量指示器520L-1至520L-6和指示器520R-1至520R-6之间的距离。
通过使用GDS信息以指定测量盒中的指示器，可以预先控制指示器的数量和指示器的位置。因此，可以减少由较大数量的指示器产生的干扰。在测量盒中没有定位附加的指示器。此外，通过使用GDS信息以区分原始图像中的部件、外形和图案，还可以减少由原始图像中的对比度诱发的干扰。
图6A示出了另一实例中的测量盒600的示意图。从自半导体晶圆采集的原始图像获得测量盒600。图6B示出了半导体晶圆的GDS信息的示意图，并且GDS信息用于从半导体晶圆采集包括图6A的测量盒600的原始图像。在一些实施例中，根据半导体晶圆的GDS信息，通过图像采集机制(例如，SEM)采集原始图像。
在图6A的测量盒600中示出了多层结构。在一些实施例中，多层结构是原始图像中的第二图案的一部分。多层结构包括具有多个导线610的第一层和具有多个导线620的第二层。在第二层上设置第一层，并且形成跨层结构。例如，导线610和620可以是多晶硅线或金属线。
图6B中示出了图6A的第一层的GDS信息。在一些实施例中，GDS信息包括多个导线650和多个切线660。对于集成电路的布局，使用由切线660形成的切割图案来切割导线650。
GDS信息中的导线650表示将在半导体晶圆的衬底上方的物理集成电路中形成的导线。导线650可以包括多晶硅或诸如金属层中的金属的其它导电材料。切线660表示切割部分或图案化区域，在该切割部分或图案化区域中，根据当前阶段中的集成电路设计，去除导线650以用于电连接/断开。
在图6A中，导线610被划分为两组：外线和内线。内线彼此平行，并且内线由外线围绕。根据图6B的GDS信息，通过在对应的导线650的中间布置切线660来形成外线。此外，通过在对应的导线650的两侧上分别布置两个切线650来形成内线。
根据图6B的GDS信息，在导线650的左侧处设定第一标号(例如，670L-1至670L-7)，并且在导线650的右侧处设定第二标号(例如，670R-1至670R-7)。根据GDS信息的第一和第二标号，可以在测量盒中准确地布置指示器，从而获得半导体晶圆中的实际尺寸。
在图6A的测量盒600中，导线610的一部分形成第一图案(标记为610A)。导线610的第一图案位于测量盒600的左侧处，并且根据图6B的GDS信息中的第一标号670L-1至670L-7，多个指示器630L-1至630L-7布置在第一图案的边缘处。
在图6A的测量盒600中，导线610的一部分形成第二图案(标记为610B)，并且第二图案与第一图案相对。导线610的第二图案位于测量盒600的右侧处，并且根据图6B的GDS信息中的第二标号670R-1至670R-7，多个指示器630R-1至630R-7布置在第二图案的边缘处。
例如，在图6A的测量盒600中，根据图6B的第一标号670L-1布置指示器630L-1，并且根据图6B的第二标号670R-1布置指示器630R-1。根据图6B的第一标号670L-4布置指示器630L-4，并且根据图6B的第二标号670R-4布置指示器630R-4。
在一些实施例中，指示器630L-1至630L-7以及指示器630R-1至630R-7是图6A的测量盒600中的盒光标。在布置指示器630L-1至630L-7以及指示器630R-1至630R-7之后，测量指示器630L-1至630L-7和指示器630R-1至630R-7之间的距离。
图7示出了根据本发明的一些实施例的用于诊断半导体晶圆的系统700的简化图。系统700包括处理器件(例如，电路)710、确定器件(例如，电路)720以及电子显微镜730。
通过晶圆制造设施处的各个工艺/阶段，将在半导体晶圆740中实施多个IC。当执行每个工艺/阶段时，将通过系统700验证和诊断半导体晶圆740。
在电子显微镜730中装载将要被诊断的半导体晶圆740。在一些实施例中，电子显微镜730可以是图像采集机制，并且图像采集机制能够从半导体晶圆740采集原始图像。
在一些实施例中，系统700还包括接口器件750和数据库760。
处理器件710能够获得将要在半导体晶圆740中实施的IC的图形数据库系统文件GDS。在一些实施例中，从数据库760获得文件GDS。在一些实施例中，从远程服务器获得文件GDS。
此外，处理器件710还可以从接口器件750获得用户输入Din。在一些实施例中，用户输入Din包括关于IC的布局中的坐标和图案的信息。
在系统700中，处理器件710可以获得文件GDS中的GDS信息。响应用户输入Din的信息，处理器件710可以剪辑GDS信息以提供目标图像IMGt，从而基于在处理定制需求中的改进来提供增加的灵活性。在一些实施例中，目标图像IMGt包括具有与IC的特定布局对应的第一图案的第一外形，并且特定布局包括多层结构。在一些实施例中，处理器件710可以提供与目标IMGt对应的的剪辑的GDS信息GDSc。在一些实施例中，剪辑的GDS信息GDSc包括关于将在测量盒中设定的指示器的信息(例如，第一和第二标号)。
在一些实施例中，文件GDS包括关于半导体晶圆740的IC的每层的布局信息。处理器件710可以为半导体晶圆740的对应的层提供目标图像IMGt。
目标图像IMGt包括很少的布局信息，因此很难有效且充分地从目标图像IMGt搜集信息。因此，关于IC的电路设计和电路布局的信息可以保密。
在一些实施例中，处理器件710可以通过确定器件720向电子显微镜730提供目标图像IMGt。在一些实施例中，处理器件710可以向电子显微镜730直接提供目标图像IMGt，而不经过确定器件720。
根据目标图像IMGt的第一外形，电子显微镜730可以执行基于图像的对准以从装载的半导体晶圆740采集原始图像IMGr。如上所述，原始图像IMGr包括半导体晶圆740中的第二外形，并且第二外形匹配目标图像IMGt的第一外形。
在一些实施例中，半导体晶圆的外形与目标图像IMGt的第一外形比较。如果第二外形的第二图案与第一外形的第一图案相同，则从半导体晶圆740采集具有第二外形的原始图像IMGr。
在采集原始图像IMGr之后，电子显微镜730向确定器件720输出原始图像IMGr。与支持测量功能的SEM以在线的方式相比，确定器件720能够为半导体晶圆740提供离线测量。
在获得原始图像IMGr之后，确定器件720可以在原始图像IMGr中设定测量盒。如上所述，根据剪辑的GDS信息GDSc，确定器件720可以在测量盒中布置指示器。
在定位指示器之后，确定器件720可以测量指示器之间的距离，并且获得第二图案的一部分的尺寸。在一些实施例中，第二图案的一部分的尺寸是半导体晶圆的关键尺寸、第二图案的第一部件的宽度或长度(例如，导线的宽度/长度)、或第二图案的第一部件和第二部件之间的距离(例如，两个导线之间的间隔、或有源面积)。
根据测量的尺寸，确定器件720可以提供诊断结果Result_Out。在一些实施例中，诊断结果Result_Out表明第二图案的一部分的尺寸是否正常。
如果诊断结果Result_Out是正常的，则在对于半导体晶圆的当前工艺/阶段中，半导体晶圆740的部件是正常的。响应诊断结果Result_Out，电子显微镜730可以卸载半导体晶圆740以执行后续的工艺/阶段。相反地，如果诊断结果Result_Out是不正常的，即，测量失败，则暂停当前工艺/阶段以用于检查半导体晶圆740。
提供了用于诊断半导体晶圆的实施例。根据半导体晶圆的GDS信息获得目标图像。根据目标图像执行基于图像的对准，并且采集原始图像。原始图像包括与目标图像的第一外形对应的第二外形。以离线的方式测量原始图像。根据GDS信息，在原始图像中设定测量盒。在测量盒内的部件中布置多个指示器。根据半导体晶圆的部件的尺寸，提供诊断结果。部件的尺寸可以是半导体晶圆的关键尺寸、部件的宽度或长度(例如，导线的宽度/长度)、或从部件至另一部件之间的距离(例如，两个导线之间的间隔、或有源面积)。
通过使用GDS信息以执行用于半导体芯片的对准和测量，具有良好对比度的高质量图像用作参考图像以从半导体芯片采集原始图像。因此，对准的错误率减小，并且可以减小图像采集机制的修整时间。此外，根据GDS信息，通过在测量盒中设定指示器，测量是准确的。因此，工艺能力指数(CPK)是稳定的，并且减少了制造成本(例如，人力和修整时间)。
在一些实施例中，提供了一种用于诊断半导体晶圆的方法。根据半导体晶圆中的特定布局的图形数据系统(GDS)信息获得目标图像，其中，目标图像包括具有与特定布局对应的第一图案的第一外形。根据第一外形，执行基于图像的对准以从半导体晶圆采集原始图像。通过测量原始图像来分析半导体晶圆，从而提供诊断结果。
在一些实施例中，提供了一种用于诊断半导体晶圆的方法。根据半导体晶圆中的特定布局的图形数据系统(GDS)信息，执行基于图像的对准以从半导体晶圆采集原始图像。在原始图像中设定测量盒。在原始图像的测量盒中布置至少一对指示器。测量指示器之间的距离。根据测量的距离分析半导体晶圆，从而提供诊断结果。
在一些实施例中，提供了一种用于诊断半导体晶圆的系统。该系统包括处理器件、电子显微镜和确定器件。该处理器件根据半导体晶圆中的特定布局的图形数据系统(GDS)信息提供目标图像。电子显微镜接收目标图像，并且执行基于图像的对准以提供原始图像。根据目标图像，从半导体晶圆采集原始图像。确定器件从电子显微镜接收原始图像。确定器件根据输入信息在原始图像中设定测量盒。确定器件根据测量盒提供诊断结果。
在此已经描述了各种功能组件或功能块。本领域的技术人员将理解，通过电路(在一个或多个处理器和编码指令的控制下操作的专用电路、或通用电路)优选地实施功能块，电路通常包括根据此处所述的功能和操作以这样的方式配置为控制电路的操作的晶体管。如将进一步理解的，晶体管的特定结构或互连件通常由诸如寄存器传送语言(RTL)编译器的编译器确定。RTL编译器在类似汇编语言代码的脚本上操作，以把脚本编译为用于最终电路的布局或制造的形式。的确，RTL的作用众所周知并且用于电子和数字系统的设计工艺的制造。
本发明的实施例提供了一种用于诊断半导体晶圆的基于计算机的方法，包括：根据所述半导体晶圆中的特定布局的图形数据系统(GDS)信息，获得代表目标图像的电信号，其中，所述目标图像包括具有与所述特定布局对应的第一图案的第一外形；根据所述第一外形，使用处理器电路，执行基于图像的对准以从所述半导体晶圆采集原始图像；以及使用处理器电路，通过测量所述原始图像来分析所述半导体晶圆，从而提供诊断结果。
根据本发明的一个实施例，其中，所述特定布局包括多层结构。
根据本发明的一个实施例，其中，所述原始图像包括匹配所述第一外形的第二外形，并且所述原始图像由电子显微镜采集。
根据本发明的一个实施例，其中，根据所述第一外形，执行基于图像的对准以采集所述半导体晶圆的所述原始图像的步骤还包括：将所述半导体晶圆的第二外形与所述第一外形比较；以及当所述第二外形的第二图案与所述第一外形的所述第一图案相同时，从所述半导体晶圆采集具有所述第二外形的所述原始图像。
根据本发明的一个实施例，其中，通过测量所述原始图像来分析所述半导体晶圆的步骤还包括：在所述原始图像中设定测量盒；以及获得所述测量盒中的所述第二图案的一部分的尺寸，其中，所述诊断结果表明所述第二图案的所述部分的所述尺寸是否正常。
根据本发明的一个实施例，其中，所述第二图案的所述部分的所述尺寸是所述半导体晶圆的关键尺寸、所述第二图案的第一部件的宽度或长度、或所述第二图案的所述第一部件和第二部件之间的距离。
本发明的实施例还提供了一种用于诊断半导体晶圆的方法，其中，所述方法包括使用处理电路以执行操作，包括：根据所述半导体晶圆中的特定布局的图形数据系统(GDS)信息，执行基于图像的对准以从所述半导体晶圆采集原始图像；在所述原始图像中设定测量盒；在所述原始图像的所述测量盒中布置至少一对指示器；测量所述指示器之间的距离；以及根据所述测量的距离分析所述半导体晶圆，从而提供诊断结果。
根据本发明的一个实施例，其中，所述特定布局包括多层结构。
根据本发明的一个实施例，其中，所述原始图像包括与所述特定布局的图案对应的外形，并且所述原始图像由电子显微镜采集。
根据本发明的一个实施例，其中，在所述原始图像的所述测量盒中布置所述指示器的步骤还包括：根据所述图形数据系统信息，在所述测量盒中的所述图案的第一位置处布置第一指示器；以及根据所述图形数据系统信息，在所述测量盒中的所述图案的第二位置处布置第二指示器，其中，在所述原始图像的所述测量盒中，所述第二位置与所述第一位置相对。
根据本发明的一个实施例，其中，根据所述测量的距离分析所述半导体晶圆的步骤还包括：获得所述第一位置和所述第二位置之间的所述测量的距离；以及根据所述测量的距离，获得所述图案的一部分的尺寸，其中，所述诊断结果表明所述图案的一部分的所述尺寸是否正常。
根据本发明的一个实施例，其中，所述图案的所述部分的所述尺寸是所述半导体晶圆的关键尺寸、所述图案的第一部件的宽度或长度、或所述图案的所述第一部件和第二部件之间的距离。
根据本发明的一个实施例，其中，根据所述图形数据系统信息确定指示器的数量和所述指示器的位置。
本发明的实施例还提供了一种用于诊断半导体晶圆的系统，包括：处理电路，所述处理电路根据所述半导体晶圆中的特定布局的图形数据系统(GDS)信息提供目标图像；电子显微镜，所述电子显微镜接收所述目标图像，并且所述电子显微镜执行基于图像的对准以提供原始图像，其中，根据所述目标图像从所述半导体晶圆采集所述原始图像；以及确定电路，所述确定电路从所述电子显微镜接收所述原始图像，所述确定电路根据输入信息在所述原始图像中设定测量盒，以及所述确定电路根据所述测量盒提供诊断结果。
根据本发明的一个实施例，其中，所述特定布局包括多层结构。
根据本发明的一个实施例，其中，所述目标图像包括具有与所述特定布局对应的第一图案的第一外形，并且所述原始图像包括匹配所述第一外形的第二外形。
根据本发明的一个实施例，其中，所述电子显微镜将所述半导体晶圆的所述第二外形与所述第一外形比较，并且当所述第二外形的第二图案与所述第一外形的所述第一图案相同时，所述电子显微镜从所述半导体晶圆采集具有所述第二外形的所述原始图像。
根据本发明的一个实施例，其中，所述确定电路在所述原始图像中设定所述测量盒，并且所述确定电路根据所述图形数据系统信息在所述测量盒中布置至少一对指示器，其中，所述指示器布置在所述原始图像的所述测量盒中的相对位置中，并且根据所述图形数据系统信息确定指示器的数量和所述指示器的位置。
根据本发明的一个实施例，其中，所述原始图像包括与所述特定布局的外形对应的图案，并且所述确定电路在所述测量盒中的所述图案的第一位置和第二位置处分别布置第一指示器和第二指示器，其中，所述原始图像的所述测量盒中的所述第二位置与所述第一位置相对，并且所述确定电路根据所述第一位置和所述第二位置之间的测量距离获得所述图案的一部分的尺寸，其中，所述诊断结果表明所述图案的一部分的所述尺寸是否正常。
根据本发明的一个实施例，其中，所述图案的所述部分的所述尺寸是所述半导体晶圆的关键尺寸、所述图案的第一部件的宽度或长度、或所述图案的所述第一部件和第二部件之间的距离。
上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种用于诊断半导体晶圆的基于计算机的方法，包括：
根据所述半导体晶圆中的特定布局的图形数据系统(GDS)信息，获得代表目标图像的电信号，其中，所述目标图像包括具有与所述特定布局对应的第一图案的第一外形；
根据所述第一外形，使用处理器电路，执行基于图像的对准以从所述半导体晶圆采集原始图像；以及
使用处理器电路，通过测量所述原始图像来分析所述半导体晶圆，从而提供诊断结果。
2.根据权利要求1所述的方法，其中，所述特定布局包括多层结构。
3.根据权利要求1所述的方法，其中，所述原始图像包括匹配所述第一外形的第二外形，并且所述原始图像由电子显微镜采集。
4.根据权利要求1所述的方法，其中，根据所述第一外形，执行基于图像的对准以采集所述半导体晶圆的所述原始图像的步骤还包括：
将所述半导体晶圆的第二外形与所述第一外形比较；以及
当所述第二外形的第二图案与所述第一外形的所述第一图案相同时，从所述半导体晶圆采集具有所述第二外形的所述原始图像。
5.根据权利要求4所述的方法，其中，通过测量所述原始图像来分析所述半导体晶圆的步骤还包括：
在所述原始图像中设定测量盒；以及
获得所述测量盒中的所述第二图案的一部分的尺寸，
其中，所述诊断结果表明所述第二图案的所述部分的所述尺寸是否正常。
6.根据权利要求5所述的方法，其中，所述第二图案的所述部分的所述尺寸是所述半导体晶圆的关键尺寸、所述第二图案的第一部件的宽度或长度、或所述第二图案的所述第一部件和第二部件之间的距离。
7.一种用于诊断半导体晶圆的方法，其中，所述方法包括使用处理电路以执行操作，包括：
根据所述半导体晶圆中的特定布局的图形数据系统(GDS)信息，执行基于图像的对准以从所述半导体晶圆采集原始图像；
在所述原始图像中设定测量盒；
在所述原始图像的所述测量盒中布置至少一对指示器；
测量所述指示器之间的距离；以及
根据所述测量的距离分析所述半导体晶圆，从而提供诊断结果。
8.根据权利要求7所述的方法，其中，所述特定布局包括多层结构。
9.根据权利要求7所述的方法，其中，所述原始图像包括与所述特定布局的图案对应的外形，并且所述原始图像由电子显微镜采集。
10.一种用于诊断半导体晶圆的系统，包括：
处理电路，所述处理电路根据所述半导体晶圆中的特定布局的图形数据系统(GDS)信息提供目标图像；
电子显微镜，所述电子显微镜接收所述目标图像，并且所述电子显微镜执行基于图像的对准以提供原始图像，其中，根据所述目标图像从所述半导体晶圆采集所述原始图像；以及
确定电路，所述确定电路从所述电子显微镜接收所述原始图像，所述确定电路根据输入信息在所述原始图像中设定测量盒，以及所述确定电路根据所述测量盒提供诊断结果。
CN201610815887.9A 2015-09-18 2016-09-12 用于诊断半导体晶圆的方法和系统 Active CN107038697B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/858,049 US10304178B2 (en) 2015-09-18 2015-09-18 Method and system for diagnosing a semiconductor wafer
US14/858,049 2015-09-18

Publications (2)

Publication Number Publication Date
CN107038697A true CN107038697A (zh) 2017-08-11
CN107038697B CN107038697B (zh) 2020-01-14

Family

ID=58224902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610815887.9A Active CN107038697B (zh) 2015-09-18 2016-09-12 用于诊断半导体晶圆的方法和系统

Country Status (5)

Country Link
US (4) US10304178B2 (zh)
KR (1) KR101824780B1 (zh)
CN (1) CN107038697B (zh)
DE (1) DE102015118071B4 (zh)
TW (1) TWI639203B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108387591A (zh) * 2017-12-29 2018-08-10 苏州通富超威半导体有限公司 一种半导体器件的失效分析方法及其设备
CN110889822A (zh) * 2018-08-17 2020-03-17 台湾积体电路制造股份有限公司 晶圆设计影像分析方法、系统与非暂态计算机可读取媒体
CN111125985A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 系统故障定位系统和方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102269036B1 (ko) * 2018-01-08 2021-06-24 삼성전자주식회사 부호화 방법 및 그 장치, 복호화 방법 및 그 장치
US11100272B2 (en) * 2018-08-17 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer-to-design image analysis (WDIA) system
WO2020083612A1 (en) * 2018-10-23 2020-04-30 Asml Netherlands B.V. Method and apparatus for adaptive alignment
KR102420242B1 (ko) * 2019-07-10 2022-07-13 주식회사 엘지에너지솔루션 리튬 이차전지용 전극의 전극 활물질 깨짐율 분석 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019412A1 (en) * 1998-09-01 2001-09-06 Doug David Semiconductor wafer alignment methods and semiconductor wafer alignment tools
US20050002554A1 (en) * 2003-07-01 2005-01-06 Steffen Schulze Method of inspecting a mask or reticle for detecting a defect, and mask or reticle inspection system
CN1726389A (zh) * 2002-12-19 2006-01-25 飞思卡尔半导体公司 转换被测晶圆缺陷坐标
CN102193302A (zh) * 2010-03-03 2011-09-21 中芯国际集成电路制造(上海)有限公司 一种掩膜图形缺陷的检测方法及系统
CN102832152A (zh) * 2012-08-21 2012-12-19 无锡华润上华科技有限公司 一种在线检测接触孔的方法
CN103187343A (zh) * 2011-12-28 2013-07-03 敖翔科技股份有限公司 智能型缺陷诊断方法
CN103487441A (zh) * 2013-09-24 2014-01-01 电子科技大学 一种用于硅晶片缺陷检测和面形测量的方法
CN103748670A (zh) * 2011-09-07 2014-04-23 株式会社日立高新技术 区域决定装置、观察装置或检查装置、区域决定方法以及使用了区域决定方法的观察方法或检查方法
CN104568979A (zh) * 2013-10-23 2015-04-29 旺宏电子股份有限公司 芯片对数据库的影像检测方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6612159B1 (en) 1999-08-26 2003-09-02 Schlumberger Technologies, Inc. Overlay registration error measurement made simultaneously for more than two semiconductor wafer layers
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
EP1527610A1 (en) * 2002-07-31 2005-05-04 Koninklijke Philips Electronics N.V. Dynamic detection of blocking artefacts
JP3787123B2 (ja) * 2003-02-13 2006-06-21 株式会社東芝 検査方法、プロセッサ及び半導体装置の製造方法
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US7275227B1 (en) * 2003-08-27 2007-09-25 Anchor Semiconductor Inc. Method of checking optical proximity correction data
US6937337B2 (en) * 2003-11-19 2005-08-30 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
US7729529B2 (en) * 2004-12-07 2010-06-01 Kla-Tencor Technologies Corp. Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle
US7474401B2 (en) * 2005-09-13 2009-01-06 International Business Machines Corporation Multi-layer alignment and overlay target and measurement method
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7455939B2 (en) * 2006-07-31 2008-11-25 International Business Machines Corporation Method of improving grating test pattern for lithography monitoring and controlling
JP4203089B2 (ja) * 2006-09-11 2008-12-24 株式会社東芝 キャリブレーション方法、検査方法、及び半導体装置の製造方法
US8031329B2 (en) * 2007-04-16 2011-10-04 Macronix International Co., Ltd. Overlay mark, and fabrication and application of the same
US8046726B2 (en) * 2008-09-16 2011-10-25 Lsi Corporation Waiver mechanism for physical verification of system designs
US9097989B2 (en) * 2009-01-27 2015-08-04 International Business Machines Corporation Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control
JP5695924B2 (ja) * 2010-02-01 2015-04-08 株式会社ニューフレアテクノロジー 欠陥推定装置および欠陥推定方法並びに検査装置および検査方法
US8884223B2 (en) 2012-11-30 2014-11-11 Kla-Tencor Corporation Methods and apparatus for measurement of relative critical dimensions
US9057965B2 (en) * 2012-12-03 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a set of defect candidates for wafer
US20140226893A1 (en) 2013-02-11 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method and System for Image-Based Defect Alignment
JP6152281B2 (ja) * 2013-02-25 2017-06-21 株式会社ニューフレアテクノロジー パターン検査方法及びパターン検査装置
US10515444B2 (en) * 2017-01-30 2019-12-24 Dongfang Jingyuan Electron Limited Care area generation for inspecting integrated circuits
US10318700B2 (en) * 2017-09-05 2019-06-11 International Business Machines Corporation Modifying a manufacturing process of integrated circuits based on large scale quality performance prediction and optimization
US10818001B2 (en) * 2018-09-07 2020-10-27 Kla-Tencor Corporation Using stochastic failure metrics in semiconductor manufacturing

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019412A1 (en) * 1998-09-01 2001-09-06 Doug David Semiconductor wafer alignment methods and semiconductor wafer alignment tools
CN1726389A (zh) * 2002-12-19 2006-01-25 飞思卡尔半导体公司 转换被测晶圆缺陷坐标
US20050002554A1 (en) * 2003-07-01 2005-01-06 Steffen Schulze Method of inspecting a mask or reticle for detecting a defect, and mask or reticle inspection system
CN102193302A (zh) * 2010-03-03 2011-09-21 中芯国际集成电路制造(上海)有限公司 一种掩膜图形缺陷的检测方法及系统
CN103748670A (zh) * 2011-09-07 2014-04-23 株式会社日立高新技术 区域决定装置、观察装置或检查装置、区域决定方法以及使用了区域决定方法的观察方法或检查方法
CN103187343A (zh) * 2011-12-28 2013-07-03 敖翔科技股份有限公司 智能型缺陷诊断方法
CN102832152A (zh) * 2012-08-21 2012-12-19 无锡华润上华科技有限公司 一种在线检测接触孔的方法
CN103487441A (zh) * 2013-09-24 2014-01-01 电子科技大学 一种用于硅晶片缺陷检测和面形测量的方法
CN104568979A (zh) * 2013-10-23 2015-04-29 旺宏电子股份有限公司 芯片对数据库的影像检测方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108387591A (zh) * 2017-12-29 2018-08-10 苏州通富超威半导体有限公司 一种半导体器件的失效分析方法及其设备
CN110889822A (zh) * 2018-08-17 2020-03-17 台湾积体电路制造股份有限公司 晶圆设计影像分析方法、系统与非暂态计算机可读取媒体
CN111125985A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 系统故障定位系统和方法
CN111125985B (zh) * 2018-10-31 2023-09-26 台湾积体电路制造股份有限公司 系统故障定位系统和方法

Also Published As

Publication number Publication date
DE102015118071B4 (de) 2022-01-27
US20200364844A1 (en) 2020-11-19
US20190259140A1 (en) 2019-08-22
US20210342994A1 (en) 2021-11-04
US20170084016A1 (en) 2017-03-23
KR101824780B1 (ko) 2018-02-01
US11094057B2 (en) 2021-08-17
US11669957B2 (en) 2023-06-06
TW201712774A (zh) 2017-04-01
TWI639203B (zh) 2018-10-21
CN107038697B (zh) 2020-01-14
KR20170034287A (ko) 2017-03-28
DE102015118071A1 (de) 2017-03-23
US10762621B2 (en) 2020-09-01
US10304178B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
CN107038697A (zh) 用于诊断半导体晶圆的方法和系统
US20210231583A1 (en) Smart coordinate conversion and calibration system in semiconductor wafer manufacturing
US9335277B2 (en) Region-of-interest determination apparatus, observation tool or inspection tool, region-of-interest determination method, and observation method or inspection method using region-of-interest determination method
JP5357725B2 (ja) 欠陥検査方法及び欠陥検査装置
US20130108147A1 (en) Inspection method and device therefor
JP4190748B2 (ja) 半導体不良解析用のｃａｄツール及び半導体不良解析方法
JP2007188968A (ja) ウエーハマップデータの解析方法および解析プログラム
JP2000223385A5 (zh)
JP4917115B2 (ja) 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム
US20130283227A1 (en) Pattern review tool, recipe making tool, and method of making recipe
JP2000243794A (ja) 半導体ウエハの解析方法
US20080153184A1 (en) Method for manufacturing integrated circuits by guardbanding die regions
US11449984B2 (en) Method and system for diagnosing a semiconductor wafer
Kovacs et al. Improved pareto chart analysis for yield detractors’ identification
US20210372944A1 (en) Analysis apparatus and image creation method
KR0127639B1 (ko) 프로우빙 시험 방법 및 그 장치
JP2008008713A (ja) 測定データの比較方法及びプログラム
JP2005332389A (ja) 半導体集積回路の故障検査方法及びレイアウト方法
JPH10178072A (ja) 半導体検査方法
JP2005142187A (ja) 欠陥解析方法、プログラム及び電子デバイスの製造方法
JPH0831505B2 (ja) 半導体チップの回路形式認識方法
JP2001068521A (ja) 測定データの収集装置及び収集方法
JP2003273173A (ja) プローバ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant