JP6080379B2 - 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム - Google Patents

半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム Download PDF

Info

Publication number
JP6080379B2
JP6080379B2 JP2012097793A JP2012097793A JP6080379B2 JP 6080379 B2 JP6080379 B2 JP 6080379B2 JP 2012097793 A JP2012097793 A JP 2012097793A JP 2012097793 A JP2012097793 A JP 2012097793A JP 6080379 B2 JP6080379 B2 JP 6080379B2
Authority
JP
Japan
Prior art keywords
layout data
defect
information
layout
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012097793A
Other languages
English (en)
Other versions
JP2013225618A5 (ja
JP2013225618A (ja
Inventor
裕 丹代
裕 丹代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2012097793A priority Critical patent/JP6080379B2/ja
Priority to US14/395,999 priority patent/US9881365B2/en
Priority to KR1020147029475A priority patent/KR101760559B1/ko
Priority to PCT/JP2013/060939 priority patent/WO2013161577A1/ja
Publication of JP2013225618A publication Critical patent/JP2013225618A/ja
Publication of JP2013225618A5 publication Critical patent/JP2013225618A5/ja
Application granted granted Critical
Publication of JP6080379B2 publication Critical patent/JP6080379B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/24—Classification techniques
    • G06F18/241—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0008—Industrial image inspection checking presence/absence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00—Features of devices classified in G01N21/00
    • G01N2201/12—Circuits of general importance; Signal processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/24—Indexing scheme for image data processing or generation, in general involving graphical user interfaces [GUIs]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10004—Still image; Photographic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Description

本発明は、半導体デバイス設計評価過程及び製造過程のウェハ又はチップにおけるシステマティック欠陥を含む欠陥を分類する半導体欠陥分類装置に関する。
半導体デバイスの製造歩留まり低下の原因は、主に異物や不純物のようなランダムに発生する欠陥とされ、欠陥検査装置や欠陥レビュー装置でその要因を探り、製造工程に対策を施すことで歩留まりを維持していた。しかしながら、近年、半導体デバイスのパターン最小線幅は３２ｎｍから２２ｎｍ、１０ｘｎｍへと微細化が進んできており、設計レイアウトに依存した欠陥の比率が高まってきている。
このレイアウト依存性のある欠陥は、システマティック欠陥と呼ばれている。システマティック欠陥は、例えば、下地段差に起因するパターン形状変動によって生じる抵抗異常や、特定領域のゲート酸化膜のエッチング不足によるコンタクトホール導通不良などである。
半導体ウェハの欠陥を低減するため、その製造途中において、暗視野方式、明視野方式、電子ビーム方式などの欠陥検査装置によって検査が行われている。これらの欠陥検査装置で検出した欠陥位置情報に基づいて、レビュー装置で欠陥の鮮明な画像を取得する。そして、この取得された画像に基づいて欠陥を自動で分類するＡＤＣ（Automatic Defect Classification）が行われ、分類された欠陥カテゴリ及び頻度に応じて、欠陥対策が行われている。
しかしながら、従来のＡＤＣ技術では、レビュー装置で観察した欠陥の形状や輝度などによってカテゴリに分類するだけであり、それらの欠陥がなぜ生じたかの発生原因を究明することができなかった。例えば、システマティック欠陥は、製造工程のレイヤ（層とも言う）の重なり具合や、特定のレイヤでの複数の工程（例えば、マルチパターニング）の実施具合などによって発生原因を分析できる場合がある。そこで、最近では、各工程の設計レイアウトデータを用いて欠陥を分類する技術が求められている。
ところで、従来においても、欠陥をレイアウトに関連付けようとする試みは、すでになされている。例えば、特許文献１には、「欠陥分類定義部２２１は、被検査デバイスにそのとき形成されているレイヤおよびその上層または下層に形成されたレイヤに対応するレイアウト設計データを用いて、被検査デバイスの表面に欠陥を分類する領域を定義する」と記載されている。更に、特許文献１には、「欠陥分類処理部２２２は、欠陥レビュー装置１０で取得された欠陥からサンプリングしたサンプリング欠陥データ１３３（２３３）について、その欠陥の位置が前記定義された領域のどの領域に含まれるかによって、欠陥を分類する」と記載されている。
特開２００９−１０２８６号公報
特許文献１の従来技術では、レイアウト設計データを用いて定義した領域のどの領域に欠陥位置が含まれるかを分類するだけであり、レイヤの重なり具合や、特定のレイヤでの複数の工程（例えば、マルチパターニング）の実施具合などよって生じる欠陥の発生要因を十分に分析できない。
本発明は、レイヤの重なり具合や、特定のレイヤでの複数の工程の実施具合などによって生じるシステマティック欠陥の発生要因を設計レイアウトの情報を用いて分析するための技術を提供する。
本発明によれば、半導体ウェハの欠陥を分類する半導体欠陥分類装置であって、表示部と、前記半導体ウェハ上の検査対象部分を含む検査画像と、複数の製造工程からなる前記半導体ウェハの設計レイアウト情報とを格納する記憶部と、前記検査画像と前記設計レイアウト情報とを前記表示部に表示する演算部とを備え、前記記憶部は、前記設計レイアウト情報を製造工程毎に分割して、複数の第１のレイアウトデータとして格納しており、前記演算部は、少なくとも１つの第１のレイアウトデータと前記検査画像とを前記記憶部から取得し、前記第１のレイアウトデータと前記検査画像とを前記表示部に重ねて表示する半導体欠陥分類装置が提供される。
本発明によれば、検査画像とレイアウトデータとを表示部に重ねて表示することによって、欠陥部分に対して、レイヤの重なり具合や特定のレイヤでの複数の工程の実施具合などを参照することができる。これにより、設計レイアウトの情報に基づくシステマティック欠陥の発生要因の分析が可能になる。
本発明に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、上記した以外の、課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の一実施形態における半導体欠陥検査システムの全体構成図である。 本発明の一実施形態における画像情報ファイルの一例を示す図である。 本発明の一実施形態における設計レイアウト情報ファイルの一例を示す図である。 発明の一実施形態における欠陥分類装置の処理の流れを示すフローチャートである。 レイアウトデータの照合処理と、欠陥画像及びレイアウトデータの重ね合わせ表示処理を説明するための図である。 マルチパターニングでパターンを生成する工程を示した図である。 マルチパターニングにおける複数のレイアウトデータを複数のパラメータを用いて重ね合わせた場合を示す図である。 図７のパラメータＡを反映させたレイアウトデータと、理想的なパターンを含む検査画像を重ねて表示した図である。 図７のパラメータＡを反映させたレイアウトデータと、誤差が生じたパターンを含む検査画像を重ねて表示した図である。 図７のパラメータＢを反映させたレイアウトデータと、誤差が生じたパターンを含む検査画像を重ねて表示した図である。
以下、添付図面を参照して本発明の実施形態について説明する。なお、添付図面は本発明の原理に則った具体的な実施形態と実装例を示しているが、これらは本発明の理解のためのものであり、決して本発明を限定的に解釈するために用いられるものではない。
＜半導体欠陥検査システムの構成＞
図１は、本発明の一実施形態における半導体欠陥検査システムの全体構成図である。本実施形態における半導体欠陥検査システム１は、欠陥検査装置２と、レビュー装置３と、欠陥データ処理装置４と、設計データベースサーバ５と、欠陥分類装置６とを備える。欠陥検査装置２と、レビュー装置３と、欠陥データ処理装置４と、設計データベースサーバ５と、欠陥分類装置６とは、ネットワーク７によって接続され、互いにデータ送受信が可能なようになっている。
半導体製造工程は、不純物注入、成膜、エッチングなど様々な工程（図示省略）によって構成され、微細加工の必要性から、清浄な環境に保たれたクリーンルーム８内に構築される。クリーンルーム８内には、半導体ウェハの欠陥を検査する欠陥検査装置２と、半導体ウェハ上の座標に基づいて欠陥の観察を行うレビュー装置３とが設置されている。
欠陥検査装置２は、暗視野欠陥検査装置、明視野欠陥検査装置、電子ビーム欠陥検査装置などであり、被検査デバイスの表面に発生した欠陥を検出するものである。また、欠陥検査装置２は、検出した欠陥の観察画像を取得する機能を備える。
レビュー装置３は、例えば、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）などである。レビュー装置３は、欠陥検査装置２が検出した欠陥の半導体ウェハ上の座標情報を基に、欠陥の詳細なレビュー画像を取得する。
欠陥データ処理装置４は、欠陥検査装置２やレビュー装置３によって取得された各種データを、ネットワーク７を介して受信し、欠陥情報データ１７として管理する。欠陥情報データ１７は、例えば、欠陥データ処理装置４の図示しない記憶装置に格納されている。欠陥情報データ１７は、欠陥データファイル１８と、画像データファイル１９と、画像情報ファイル１０とを含む。ここで、欠陥データ処理装置４は、欠陥検査装置２で得られた欠陥情報データ１７と、レビュー装置３で得られた欠陥情報データ１７をそれぞれネットワーク７を介して受信して管理する。
欠陥データファイル１８は、欠陥検査装置２により検出された欠陥を識別する欠陥識別情報、当該欠陥の位置を各々のダイ（チップ）に設けられた所定の基準点（原点）に対して決定されたダイ上の座標系で表された欠陥位置座標、欠陥サイズ、欠陥要因のカテゴリなどの欠陥データを格納するファイルである。
画像データファイル１９は、レビュー機能を備えた欠陥検査装置２又はレビュー装置３によって取得された欠陥画像のデータを格納するファイルである。画像情報ファイル１０は、各画像データファイル１９に対応付けられて作成され、各画像データファイル１９の取得状況を示す情報を格納するファイルである。画像情報ファイル１０の詳細は後述する。
設計データベースサーバ５は、所定の半導体製造工程で製造される半導体ウェハの設計レイアウトデータ９を格納している。設計レイアウトデータ９は、その半導体デバイスを構成する素子や配線などの物理的な配置に関する設計データであり、また、各製造工程で用いられるマスクの形状（マスクパターン）を定めるデータである。例えば、設計レイアウトデータ９は、複数の製造工程（レイヤ）や半導体ウェハのタイプとして定義される場合もある。
現在の半導体製造プロセスにおいての設計レイアウトデータ９は、半導体プロセスの微細化に伴ってファイル容量が巨大化しており、各製造工程の設計レイアウト単独でもファイル容量が数十ギガバイトを超え、ハンドリングが難しい状態になってきている。本実施例の特徴として、設計データベースサーバ５は、設計レイアウトデータ９を分割して格納している。設計レイアウトデータ９は、製造工程のレイヤ（例えば、１つの製造工程）ごとに分割されている。また、設計レイアウトデータ９は、１つのレイヤが複数回の処理工程（例えば、リソグラフィ工程）でパターンを生成する場合（以下、マルチパターニングという）には、各処理工程ごとに分割されている。更に、設計レイアウトデータ９は、半導体ウェハのタイプごとに分割されていてもよい。
欠陥分類装置６は、欠陥データ処理装置４から検査対象の半導体ウェハの欠陥情報データ１７を取得し、また、設計データベースサーバ５からその半導体ウェハの設計レイアウトデータ９を取得し、両者の画像を重ねて合わせて表示する。
欠陥分類装置６は、ワークステーションやパーソナルコンピュータなどの情報処理装置によって構成されている。欠陥分類装置６は、通信部（ネットワークインタフェース）１２０と、処理演算部１２１と、記憶部１２２と、レイアウト変換演算部１２３と、分類判定定義部１２４と、欠陥判定部１２５と、ユーザーインターフェース１２６とを備える。なお、欠陥分類装置６の構成は、ハードウェア構成として記載されているが、これらの機能をソフトウェアのプログラムコードで実現し、このプログラムコードを欠陥分類装置６の演算部１２１（ＣＰＵ）が実行するようにしてもよい。
通信部１２０は、欠陥データ処理装置４及び設計データベースサーバ５とデータのやり取りを行うためのインタフェースである。また、処理演算部１２１は、中央演算処理装置（ＣＰＵ：Central Processing Unit）やマイクロプロセッサなどで構成され、他の各部の制御処理を実行する。
記憶部１２２は、ＲＡＭ（Random Access Memory)などの揮発性メモリ、フラッシュメモリなどの不揮発性メモリ、ハードディスク装置といった記憶装置からなる。記憶部１２２は、欠陥データ処理装置４から送信された欠陥情報データ１７を欠陥情報データファイル２９として格納する。また、記憶部１２２は、設計データベースサーバ５から送信された設計レイアウトデータ９を設計レイアウトデータファイル２８として格納する。また、記憶部１２２は、図３に示す設計レイアウト情報ファイル２０を格納する。設計レイアウト情報ファイル２０の詳細については後述する。
レイアウト変換演算部１２３は、設計データベースサーバ５から送られてきた設計レイアウトデータ９をシステム内に読み込めるように図形変換処理を実行する。分類判定定義部１２４は、ユーザーインターフェース１２６によって入力される欠陥の分類情報を受け付け、欠陥情報にその分類結果を定義する。また、欠陥判定部１２５は、欠陥情報データファイル２９に含まれる欠陥画像（検査画像）及び参照画像を比較して、欠陥画像から欠陥位置を抽出する。
ユーザーインターフェース１２６は、キーボード、マウス、各種ボタンなどの入力装置と、ＬＣＤ（Liquid Crystal Display）装置、プリンタなどの出力装置とから構成される。欠陥分類装置６による結果は、出力装置に表示され、オペレータからの入力は入力装置によって受付けられる。
＜画像情報ファイル１０の構成＞
図２は、本発明の一実施形態における画像情報ファイルの一例を示す図である。
画像情報ファイル１０は、画像データファイル１９に含まれる欠陥画像の画像倍率（低倍率、高倍率）、画像解像度（低倍率、高倍率）、欠陥を含む欠陥領域座標、欠陥領域の重心座標、重ね合わせて当該画像を構成するフレーム画像の枚数などの情報により構成される。
ここで、欠陥画像の画像倍率は、欠陥検査装置２またはレビュー装置３によって欠陥画像が取得されたときの欠陥画像の倍率である。その欠陥画像の倍率は、通常、半導体デバイスのデザインルールで定められたパターンの最小寸法、半導体デバイスの製造歩留まりに影響を与える欠陥の大きさ（欠陥サイズ）、その欠陥を視野に収めることができる倍率（ＦＯＶ：Field Of View）などに基づいて定められる。設計レイアウトデータファイル２８に含まれるレイアウトデータと、欠陥情報データファイル２９に含まれる欠陥画像の重ね合わせを実行する際、欠陥画像の倍率は欠陥画像の取得時に決まるため、画像情報ファイル１０に含まれる各欠陥の倍率情報を使用することによって、欠陥画像とレイアウトデータの倍率を合わせることが可能となる。
＜設計レイアウト情報ファイル２０の構成＞
図３は、本発明の一実施形態における設計レイアウト情報ファイルの一例を示す図である。本実施例では、設計レイアウトデータファイル２８に含まれるレイアウトデータは、製造工程の各レイヤごと、あるいは、各処理工程（例えば、リソグラフィ工程）ごとに分割されている。設計レイアウト情報ファイル２０は、分割されているレイアウトデータの組み合わせの情報や、レイアウトデータのオフセットの情報等を定義している。
例えば、設計レイアウト情報ファイル２０は、表示に利用する表示用レイアウト数と、表示用レイアウトを構成する設計レイヤの構成と、各表示レイアウトのオフセット量（誤差情報）と、各表示用レイアウトの表示時パターンの拡大量／縮小量などのパラメータを含む。これにより、表示用のレイアウト構成を複数のレイアウトデータなどで設定及び構成することが可能となる。また、各表示レイアウトを表示する際のパターンの拡大量／縮小量のパラメータを含んでいるので、欠陥画像とレイアウトデータを重ねて表示する際に、実パターンに対して精度の高い表示が可能となる。以上のように、設計レイアウト情報ファイル２０は、レイアウトデータを重ね合わせる際の重ね合わせ情報として、各表示レイアウトのオフセット量や、表示時パターンの拡大量／縮小量などの少なくとも１つを含む。また、上述の表示レイアウトのオフセット量としては、レイヤ間の誤差情報（第１の重ね合わせ情報）やリソグラフィ工程間の誤差情報（第２の重ね合わせ情報）がある。これにより、製造工程間の誤差や、マルチパターニングにおけるリソグラフィ工程間の誤差を補正して表示することが可能となる。
＜欠陥分類装置の処理内容＞
図４は、発明の一実施形態における欠陥分類装置の処理の流れを示すフローチャートである。
まず、ステップ４０において、レイアウト変換演算部１２３は、設計レイアウトデータファイル２８に含まれるレイアウトデータを取得する。それと同時に、ステップ４１において、レイアウト変換演算部１２３は、欠陥情報データファイル２９に含まれる欠陥画像を取得する。そして、レイアウト変換演算部１２３は、図形変換及びフォーマット変換処理を実行する。
次に、ステップ４２において、処理演算部１２１は、欠陥画像と重ねて表示するレイアウトデータの定義処理を実行する。処理演算部１２１は、設計レイアウト情報ファイル２０のパラメータを用いて、欠陥画像と重ねて表示するレイアウトデータを定義する。上述したように、レイアウトデータは、１つの工程であってもマルチパターニングのように複数のリソグラフィ工程で定義される場合がある。例えば、処理演算部１２１は、設計レイアウト情報ファイル２０のパラメータを用いて、複数のリソグラフィ工程に対応するレイアウトデータを１つの検査対象レイヤとして合成し、それぞれを関連付ける。
なお、分割された各レイアウトデータには、そのレイヤに対応するレイヤ番号、その検査対象となる半導体ウェハのデータタイプ情報が付されている。設計レイアウト情報ファイル２０では、各レイヤ番号等が互いに関連付けられ、複数の工程が１つの検査対象として定義されているため、オペレータは、ユーザーインターフェース１２６上において複数のレイヤ番号やデータタイプを意識することなく、１つの検査対象として扱うことが可能になる。
次に、ステップ４３において、処理演算部１２１は、レイアウトデータと欠陥画像との原点合わせ及び倍率合わせを行う。レイアウトデータは、中央を原点としたり、欠陥が像はダイ左下を原点としたり、両者のデータは、座標系が異なる場合がある。したがって、このステップ４３において、原点合わせを行う。また、レイアウトデータと欠陥画像の倍率も異なる場合があるため、倍率合わせも行う。
次に、ステップ４４において、処理演算部１２１は、レイアウトデータと欠陥画像とのマッチング処理を実行する。ステップ４３において座標系及び倍率が一致するので、欠陥の座標位置から、その座標位置に対応するレイアウトデータを容易に得ることができる。しかしながら、その座標位置のデータには欠陥検出時の誤差が含まれており、レイアウトデータと欠陥画像とは、多少の位置ずれを生じている場合が多い。そこで、ここでは、当該欠陥画像の視野よりも広い範囲で、レイアウトデータと欠陥画像との間でパターンマッチングを行う。
次に、ステップ４５において、処理演算部１２１は、検査対象レイヤと任意のレイヤとの照合を行う。例えば、処理演算部１２１は、ユーザーインターフェース１２６からの入力を受け付けて、入力されたレイヤのレイアウトデータの照合を行う。これにより、欠陥を含むレイヤの下層のレイヤの中で欠陥要因となり得るレイヤを選択し、照合を行うことが可能となる。ここでは、１つの検査対象レイヤに対して複数のレイヤを選択することが可能である。
次に、ステップ４６において、処理演算部１２１は、ユーザーインターフェース１２６の表示装置上に欠陥画像とレイアウトデータとを重ねて表示する。なお、図４では省略されているが、ここで表示される欠陥画像は、欠陥判定部１２５によって欠陥画像及び参照画像を比較して抽出された欠陥位置の画像である。
次に、ステップ４７において、オペレータが、ユーザーインターフェース１２６の表示装置上に表示された重ね合わせ画像を参照しながら、入力装置で欠陥の分類情報を入力する。ここで、分類判定定義部１２４は、入力装置によって入力される欠陥の分類情報を受け付け、欠陥画像上の欠陥にその分類結果を定義する。
次に、ステップ４８において、処理演算部１２１は、レイアウトデータと欠陥画像から欠陥位置を特定し、レイヤのパターンの欠陥密度、面積率、寸法などの算出処理を実行する。最終的に、算出結果をグラフ化して解析結果として表示装置上に表示することによって、システマティック欠陥かどうかの判定を行うことを支援できる。
図５は、レイヤの照合処理と重ね合わせ表示処理の概念図である。このように、レイヤ（製造工程）毎に分割された複数のレイアウトデータから欠陥要因となり得るレイヤを選択し、照合を行う。この際、欠陥画像の欠陥位置に対応するレイアウトデータの部分を取得する。図５に示すように、複数のレイヤ（レイヤ１及びレイヤＮ）間で欠陥位置に対応する同じ部分が取得されている。そして、表示装置上において欠陥画像とレイヤ１とレイヤＮとを重ねて表示する。この際、複数のレイヤの重ね合わせ情報（例えば、オフセット量）を設計レイアウト情報ファイル２０から取得して、複数のレイヤ間の誤差を補正して表示してもよい。
＜マルチパターニングの場合の表示処理＞
次に、１つの製造工程が、マルチパターニングのように複数の処理工程で定義されている場合の表示処理について説明する。図６は、ある特定のレイヤにおいてマルチパターニングでパターンを生成する工程を示した図である。このレイヤの例では、１回目のパターン生成５０を実施した後に、２回目のパターン生成５１を実施する。そして、最終的に、目的とするパターン５２が生成される。
図７は、複数のレイアウトデータを複数のパラメータを用いて重ね合わせた場合の図を示す。
本実施例において、設計レイアウトデータ９は、各パターン生成工程ごとに分割されて格納されている。ここでは、１つのレイヤが、設計レイアウトデータ１のパターン６１と設計レイアウトデータ２のパターン６２とで定義されている。ここでは、重ね合わせ情報として、２つのパラメータＡ（６３）及びパラメータＢ（６４）が設定されている。２つのパターン６１，６２をパラメータＡ（６３）を用いて重ねた結果が、重ね合わせ結果６５である。また、２つのパターン６１，６２をパラメータＢ（６４）を用いて重ねた結果が、重ね合わせ結果６６である。
なお、２つのパラメータ６３，６４は、設計レイアウト情報ファイル２０に定義されていてもよい。この場合、処理演算部１２１が、重ね合わせ情報として２つのパラメータ６３，６４を設計レイアウト情報ファイル２０から取得し、検査画像と、重ね合わせ情報を反映させたレイアウトデータとを表示装置上に重ねて表示する。なお、２つのパラメータは設計レイアウト情報ファイル２０ではなく、オペレータが入力するようにしてもよい。また、予めパラメータの範囲を設定しておき、処理演算部１２１が、自動的に所定の数値間隔で複数のパラメータを算出してもよい。さらに、予め複数のパラメータの情報を記憶部１２２に格納しておき、重ね合わせ表示後にオペレータが適当と判断したパラメータを記憶部１２２に格納されているパラメータ情報にフィードバックさせて、更新していくようにしてもよい。
図８は、図７のパラメータＡを反映させたレイアウトデータと、理想的なパターンを含む検査画像を重ねて表示した図を示す。検査画像７１は、設計理想値で生成されたパターンを含む。また、パラメータＡ（６３）は、２つのパターン６１，６２の設計理想値で重ね合わせを実行するためのパラメータである。このように、設計理想値で生成されたパターンに対しては、２つのパターン６１，６２の設計理想値のパラメータＡ（６３）で重ね合わせると、検査画像とレイアウトデータの重ね合わせが正確に重畳した画像７２となる。
図９は、図７のパラメータＡを反映させたレイアウトデータと、誤差が生じたパターンを含む検査画像を重ねて表示した図を示す。マルチパターニングにおいては、実際の処理工程で誤差が生じて２つのパターン６１，６２の間にズレが生じる場合がある。誤差が生じたパターン８１に対しては、２つのパターン６１，６２の設計理想値のパラメータＡ（６３）で重ね合わせると、表示が一致せずに、欠陥の解析及び分類処理が行いにくくなる。
図１０は、図７のパラメータＢを反映させたレイアウトデータと、誤差が生じたパターンを含む検査画像を重ねて表示した図を示す。パラメータＢ（６４）は、重ね合わせ情報として、２つのパターン６１，６２のオフセット量のパラメータを含む。誤差が生じたパターン８１に対して、２つのパターン６１，６２のオフセット量を含むパラメータＢ（６４）を用いることによって、検査画像とレイアウトデータの重ね合わせが正確に重畳した画像９１となる。なお、ここで、このオフセット量は、実際の検査画像のパターンから求めてもよいし、欠陥分類装置６の機能であるレイアウトデータ表示のシフト量から求めてもよい。
このように、マルチパターニングでは、製造装置の位置合わせ誤差などから各処理工程で生成されるパターンの間隔が、設計理想値と一致しない場合がある。本実施形態では、このような場合においても、検査画像に対して、重ね合わせ情報としてオフセット量の情報を用いることによって、実際の検査画像のパターンに一致させることが可能になる。
＜まとめ＞
本実施形態によれば、欠陥分類装置６が、記憶部１２２と、処理演算部１２１と、表示装置を含むユーザーインターフェース１２６とを備え、記憶部１２２は、設計レイアウトデータファイル２８と、欠陥情報データファイル２９とを格納しており、処理演算部１２１は、ユーザーインターフェース１２６の表示装置上に欠陥画像とレイアウトデータとを重ねて表示する。このように、欠陥部分を含むレイヤに対して、欠陥要因となり得る他のレイヤ（例えば、下層のレイヤ）のレイアウト画像を、分割されたレイアウトデータから、適宜選択し、照合し、表示できるようにしたことによって、オペレータは、当該欠陥に対する他のレイヤの影響の有無を確認することが可能になる。例えば、検査対象レイヤがＰｏｌｙ−Ｓｉレイヤであった場合、当該欠陥の下層のレイヤが、Ｎ型またはＰ型のアクティブ領域（不純物注入領域）であるのか、または、非アクティブ領域であるのか、などの情報が得ることができるので、その情報に基づき、当該欠陥がシステマティック欠陥に該当するのか、あるいは、該当しないのか、などを判断することが可能になる。また、アクティブ領域や非アクティブ領域のズレの状態（誤差）も把握することができ、欠陥の特性を詳細に分析することができる。また、レイアウトデータに基づいて、セル、周辺回路、ダミーパターンなどの位置情報に基づいて欠陥を分類することもできる。
また、本実施形態によれば、設計データベースサーバ５は、設計レイアウトデータ９を分割して格納している。設計レイアウトデータ９は、製造工程のレイヤごとに分割され、あるいは、１つのレイヤが複数回の処理工程でパターンを生成する場合には、各処理工程ごとに分割されている。これにより、記憶部１２２は、分割された設計レイアウトデータ９を設計レイアウトデータファイル２８として格納し、処理演算部１２１は、その分割されたレイアウトデータを使用して欠陥画像とレイアウトデータの重ね合わせ表示を実行することができる。したがって、大規模化した設計レイアウトデータにおいても容易に且つ効率的に欠陥の分析及び解析処理を実施することができる。
また、本実施形態によれば、記憶部１２２が、レイアウトデータの重ね合わせに関する重ね合わせ情報として、レイヤ間のオフセット量、マルチパターニングにおけるパターンのオフセット量などの情報を格納しており、処理演算部１２１は、重ね合わせ情報を反映させたレイアウトデータと、検査画像とを表示装置に重ねて表示する。製造装置の位置合わせ誤差などから各工程で生成されるレイヤやパターンが、設計理想値と一致しない場合があるが、このような場合においても、検査画像に対して、重ね合わせ情報としてオフセット量の情報を用いることによって、実際の検査画像のパターンに一致させることが可能になる。したがって、実際の製造プロセスでの製造誤差を考慮した欠陥の分析及び解析処理を実施することができる。
以上、本発明の実施の形態につき述べたが、本発明は既述の実施形態に限定されるものでなく、本発明の技術的思想に基づいて各種の変形及び変更が可能である。
例えば、上述した実施形態の構成では、重ね合わせ情報として、レイヤやパターンのオフセット量（誤差情報）を用いているが、その他にも、パターンの幅の情報も用いてもよい。これにより、実際の検査画像のパターンの位置だけでなく、パターンの幅も一致させた状態で、欠陥の分析及び解析処理を行うことが可能になる。
上述した図５の例では、検査対象となる下層のレイヤのレイアウトデータを取得して、重ね合わせ表示しているが、これに限定されない。例えば、処理演算部１２１が、欠陥を含むレイヤの上層（次の工程）のレイヤのレイアウトデータを取得し、次の工程のレイアウトデータを検査画像に更に重ねて表示してもよい。この場合、オペレータは、次の工程でどの程度までの製造誤差が許容できるかを分析することが可能となる。すなわち、オペレータは、次の工程の尤度を事前に分析することが可能になる。
上述した実施形態の構成では、処理演算部１２１は、記憶部１２２の設計レイアウトデータファイル２８及び欠陥情報データファイル２９から欠陥画像及びレイアウトデータを取得しているが、この構成に限定されない。例えば、処理演算部１２１は、レイアウトデータを設計データベースサーバ５から直接受信して用いるようにしてもよい。また、処理演算部１２１は、欠陥画像を欠陥データ処理装置４から直接受信して用いるようにしてもよい。
上述した実施形態の構成は、それらの一部や全部を、例えば、集積回路で設計する等によりハードウェアで実現することができる。また、本発明は、実施形態の機能を実現するソフトウェアのプログラムコードで実現してもよい。この場合、プログラムコードを記録した記憶媒体を情報処理装置（例えば、欠陥分類装置６）に提供し、その情報処理装置（又はＣＰＵや演算部）が記憶媒体に格納されたプログラムコードを読み出す。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコード自体、及びそれを記憶した記憶媒体は本発明を構成することになる。このようなプログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭなどが用いられる。
また、プログラムコードの指示に基づき、欠陥分類装置６上で稼動しているＯＳ（オペレーティングシステム）などが実際の処理の一部又は全部を行い、その処理によって前述した実施の形態の機能が実現されるようにしてもよい。さらに、記憶媒体から読み出されたプログラムコードが、欠陥分類装置６上のメモリなどの記憶部に書きこまれた後、そのプログラムコードの指示に基づき、欠陥分類装置６のＣＰＵ（又は演算部）などが実際の処理の一部又は全部を行い、その処理によって前述した実施の形態の機能が実現されるようにしてもよい。
さらに、実施の形態の機能を実現するソフトウェアのプログラムコードを、ネットワークを介して配信することにより、それを欠陥分類装置６の記憶部又はＣＤ−ＲＷ、ＣＤ−Ｒ等の記憶媒体に格納し、使用時にその装置の欠陥分類装置６のＣＰＵ（又は演算部）が当該記憶装置や当該記憶媒体に格納されたプログラムコードを読み出して実行するようにしてもよい。
最後に、ここで述べたプロセス及び技術は本質的に如何なる特定の装置に関連することはなく、コンポーネントの如何なる相応しい組み合わせによってでも実装できることを理解する必要がある。更に、汎用目的の多様なタイプのデバイスがここで記述した教示に従って使用可能である。ここで述べた方法のステップを実行するのに、専用の装置を構築するのが有益であることが判るかもしれない。本発明は、具体例に関連して記述したが、これらは、すべての観点に於いて限定の為ではなく説明の為である。本分野にスキルのある者には、本発明を実施するのに相応しいハードウェア、ソフトウェア、及びファームウエアの多数の組み合わせがあることが解るであろう。例えば、本実施形態に記載の機能を実現するプログラムコードは、アセンブラ、Ｃ／Ｃ＋＋、ｐｅｒｌ、Ｓｈｅｌｌ、ＰＨＰ、Ｊａｖａ（登録商標）等の広範囲のプログラム又はスクリプト言語で実装できる。
また、図面における制御線や情報線は、説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。全ての構成が相互に接続されていてもよい。
１ 半導体欠陥検査システム
２ 欠陥検査装置
３ レビュー装置
４ 欠陥データ処理装置
５ 設計データベースサーバ
６ 欠陥分類装置
７ ネットワーク
８ クリーンルーム
１２０ 通信部
１２１ 処理演算部
１２２ 記憶部
１２３ レイアウト変換演算部
１２４ 分類判定定義部
１２５ 欠陥判定部
１２６ ユーザーインターフェース

Claims (7)

  1. 半導体ウェハの欠陥を分類する半導体欠陥分類装置であって、
    表示部と、
    前記半導体ウェハ上の検査対象部分を含む検査画像と、複数の製造工程からなる前記半導体ウェハの設計レイアウト情報と、前記設計レイアウト情報が製造工程毎に分割された複数の第１のレイアウトデータと、前記第１のレイアウトデータに対応する製造工程間の誤差情報を含む第１の重ね合わせ情報とを格納する記憶部と、
    前記検査画像と前記設計レイアウト情報とを前記表示部に表示する演算部と
    を備え、
    前記演算部は、少なくとも１つの第１のレイアウトデータと前記検査画像とを前記記憶部から取得し、前記第１の重ね合わせ情報を反映させた前記第１のレイアウトデータと前記検査画像とを前記表示部に重ねて表示することを特徴とする半導体欠陥分類装置。
  2. 請求項１において、
    前記第１のレイアウトデータに対応する製造工程が、複数の処理工程を含み、
    前記記憶部は、前記第１のレイアウトデータを処理工程毎に更に分割して、複数の第２のレイアウトデータとして格納しており、
    前記演算部は、少なくとも１つの第２のレイアウトデータと前記検査画像とを前記記憶部から取得し、前記第２のレイアウトデータと前記検査画像とを前記表示部に重ねて表示することを特徴とする半導体欠陥分類装置。
  3. 請求項２において、
    前記記憶部が、前記第２のレイアウトデータの重ね合わせに関する第２の重ね合わせ情報を格納しており、
    前記演算部は、前記第２の重ね合わせ情報を反映させた前記第２のレイアウトデータと、前記検査画像とを前記表示部に重ねて表示することを特徴とする半導体欠陥分類装置。
  4. 請求項３において、
    前記第２の重ね合わせ情報は、前記第２のレイアウトデータに対応する処理工程によって生成されるパターンの誤差情報と、前記パターンの幅情報との少なくとも１つを含むことを特徴とする半導体欠陥分類装置。
  5. 請求項１において、
    ユーザが前記第１のレイアウトデータを選択するための入力部を更に備え、
    前記演算部は、前記入力部によって選択された第１のレイアウトデータと前記検査画像とを前記表示部に重ねて表示することを特徴とする半導体欠陥分類装置。
  6. 請求項１において、
    前記演算部は、検査対象の前記半導体ウェハの次の製造工程に対応する第１のレイアウトデータを取得し、前記次の工程に対応する第１のレイアウトデータを前記検査画像に更に重ねて表示することを特徴とする半導体欠陥分類装置。
  7. 表示部と記憶部と演算部とを備える情報処理装置に、半導体ウェハの欠陥を分類するための処理を実行させるためのプログラムであって、
    前記記憶部は、前記半導体ウェハ上の検査対象部分を含む検査画像と、複数の製造工程からなる前記半導体ウェハの設計レイアウト情報と、前記設計レイアウト情報が製造工程毎に分割された複数の第１のレイアウトデータと、前記第１のレイアウトデータに対応する製造工程間の誤差情報を含む第１の重ね合わせ情報とを格納しており、
    前記演算部により、少なくとも１つの第１のレイアウトデータと前記検査画像とを前記記憶部から取得する処理と、
    前記演算部により、前記第１の重ね合わせ情報を反映させた前記第１のレイアウトデータと前記検査画像とを前記表示部に重ねて表示する処理と
    を実行させるためのプログラム。
JP2012097793A 2012-04-23 2012-04-23 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム Active JP6080379B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012097793A JP6080379B2 (ja) 2012-04-23 2012-04-23 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム
US14/395,999 US9881365B2 (en) 2012-04-23 2013-04-11 Semiconductor defect categorization device and program for semiconductor defect categorization device
KR1020147029475A KR101760559B1 (ko) 2012-04-23 2013-04-11 반도체 결함 분류 장치 및 반도체 결함 분류 장치용 프로그램을 기록한 비일시적인 컴퓨터 판독 가능 기록 매체
PCT/JP2013/060939 WO2013161577A1 (ja) 2012-04-23 2013-04-11 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012097793A JP6080379B2 (ja) 2012-04-23 2012-04-23 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム

Publications (3)

Publication Number Publication Date
JP2013225618A JP2013225618A (ja) 2013-10-31
JP2013225618A5 JP2013225618A5 (ja) 2015-02-26
JP6080379B2 true JP6080379B2 (ja) 2017-02-15

Family

ID=49482905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012097793A Active JP6080379B2 (ja) 2012-04-23 2012-04-23 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム

Country Status (4)

Country Link
US (1) US9881365B2 (ja)
JP (1) JP6080379B2 (ja)
KR (1) KR101760559B1 (ja)
WO (1) WO2013161577A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6244329B2 (ja) * 2015-05-12 2017-12-06 東京エレクトロン株式会社 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
JP6771495B2 (ja) * 2015-08-12 2020-10-21 ケーエルエー コーポレイション 設計を利用する先行層欠陥箇所の点検
TWI797699B (zh) 2015-12-22 2023-04-01 以色列商應用材料以色列公司 半導體試樣的基於深度學習之檢查的方法及其系統
US11580375B2 (en) * 2015-12-31 2023-02-14 Kla-Tencor Corp. Accelerated training of a machine learning based model for semiconductor applications
JP6833366B2 (ja) * 2016-07-06 2021-02-24 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム
US10650509B2 (en) 2016-09-08 2020-05-12 Synopsys, Inc. Video overlay
KR102468184B1 (ko) * 2017-01-18 2022-11-17 에이에스엠엘 네델란즈 비.브이. 결함 검토를 위한 정보 추천
KR101753686B1 (ko) * 2017-02-16 2017-07-19 강무성 회로 해석 및 검증이 가능한 시뮬레이션 시스템
US10402963B2 (en) * 2017-08-24 2019-09-03 Kla-Tencor Corporation Defect detection on transparent or translucent wafers
WO2019115426A1 (en) * 2017-12-13 2019-06-20 Asml Netherlands B.V. Prediction of out of specification physical items
CN108318495A (zh) * 2018-04-11 2018-07-24 广东理工学院 瓷砖检测系统
RU2768553C1 (ru) * 2018-06-07 2022-03-24 Вилко Аг Способ проверки
JP6767432B2 (ja) * 2018-06-11 2020-10-14 ファナック株式会社 縫い目検査装置
JP7053417B2 (ja) * 2018-09-13 2022-04-12 キオクシア株式会社 欠陥検査装置および欠陥検査方法
US10902620B1 (en) * 2019-04-18 2021-01-26 Applied Materials Israel Ltd. Registration between an image of an object and a description
CN112308816B (zh) * 2019-07-23 2024-02-06 纬创资通股份有限公司 影像辨识装置、影像辨识方法及其存储介质
CN113804244B (zh) * 2020-06-17 2024-06-25 富联精密电子(天津)有限公司 缺陷分析方法及装置、电子装置及计算机可读存储介质
CN112036514B (zh) * 2020-11-04 2021-07-13 腾讯科技（深圳）有限公司 一种图像分类方法、装置、服务器及计算机可读存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4916116B2 (ja) * 2005-02-01 2012-04-11 株式会社ホロン パターン特定方法およびパターン特定装置
JP2007102153A (ja) * 2005-09-08 2007-04-19 Advanced Mask Inspection Technology Kk 画像補正装置、パターン検査装置、画像補正方法、及びレチクル
US20070053583A1 (en) 2005-09-08 2007-03-08 Advanced Mask Inspection Technology Inc. Image correcting apparatus, pattern inspection apparatus, and image correcting method, and reticle
JP5068591B2 (ja) 2007-06-29 2012-11-07 株式会社日立ハイテクノロジーズ 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム
JPWO2011004534A1 (ja) * 2009-07-09 2012-12-13 株式会社日立ハイテクノロジーズ 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム
US8980651B2 (en) * 2011-09-30 2015-03-17 Tokyo Electron Limited Overlay measurement for a double patterning

Also Published As

Publication number Publication date
US9881365B2 (en) 2018-01-30
KR20140147850A (ko) 2014-12-30
KR101760559B1 (ko) 2017-07-21
US20150213596A1 (en) 2015-07-30
WO2013161577A1 (ja) 2013-10-31
JP2013225618A (ja) 2013-10-31

Similar Documents

Publication Publication Date Title
JP6080379B2 (ja) 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム
US11935722B2 (en) Machine learning on wafer defect review
JP5479782B2 (ja) 欠陥画像処理装置、欠陥画像処理方法、半導体欠陥分類装置および半導体欠陥分類方法
US20210326505A1 (en) Pattern centric process control
US7681159B2 (en) System and method for detecting defects in a semiconductor during manufacturing thereof
JP5021503B2 (ja) パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
WO2011004534A1 (ja) 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム
US8675949B2 (en) Reviewed defect selection processing method, defect review method, reviewed defect selection processing tool, and defect review tool
JP2009123851A (ja) 欠陥観察分類方法及びその装置
JP2011119471A (ja) 欠陥検査方法及び欠陥検査装置
TW201712774A (zh) 診斷半導體晶圓之方法以及系統
JP5323457B2 (ja) 観察条件決定支援装置および観察条件決定支援方法
JP5396407B2 (ja) パターン観察装置，レシピ作成装置，レシピ作成方法
JP2013236031A (ja) 欠陥分類装置、欠陥分類方法
JP5469704B2 (ja) 欠陥解析装置、欠陥解析方法および欠陥解析プログラム
US20220334567A1 (en) Fabrication fingerprint for proactive yield management
JP2009302403A (ja) 半導体装置の不良解析方法及び半導体装置の不良解析システム
JP2005150409A (ja) 検査データ処理プログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170117

R150 Certificate of patent or registration of utility model

Ref document number: 6080379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350