KR101760559B1 - 반도체 결함 분류 장치 및 반도체 결함 분류 장치용 프로그램을 기록한 비일시적인 컴퓨터 판독 가능 기록 매체 - Google Patents

반도체 결함 분류 장치 및 반도체 결함 분류 장치용 프로그램을 기록한 비일시적인 컴퓨터 판독 가능 기록 매체 Download PDF

Info

Publication number
KR101760559B1
KR101760559B1 KR1020147029475A KR20147029475A KR101760559B1 KR 101760559 B1 KR101760559 B1 KR 101760559B1 KR 1020147029475 A KR1020147029475 A KR 1020147029475A KR 20147029475 A KR20147029475 A KR 20147029475A KR 101760559 B1 KR101760559 B1 KR 101760559B1
Authority
KR
South Korea
Prior art keywords
layout data
defect
information
inspection image
layout
Prior art date
Application number
KR1020147029475A
Other languages
English (en)
Other versions
KR20140147850A (ko
Inventor
유따까 단다이
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20140147850A publication Critical patent/KR20140147850A/ko
Application granted granted Critical
Publication of KR101760559B1 publication Critical patent/KR101760559B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/24—Classification techniques
    • G06F18/241—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0008—Industrial image inspection checking presence/absence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00—Features of devices classified in G01N21/00
    • G01N2201/12—Circuits of general importance; Signal processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/24—Indexing scheme for image data processing or generation, in general involving graphical user interfaces [GUIs]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10004—Still image; Photographic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

본 발명은 반도체 웨이퍼의 결함을 분류하는 반도체 결함 분류 장치(6)이다. 반도체 결함 분류 장치(6)는, 표시부(126)와, 반도체 웨이퍼 상의 검사 대상 부분을 포함하는 검사 화상과, 복수의 제조 공정을 포함하는 반도체 웨이퍼의 설계 레이아웃 정보를 저장하는 기억부(122, 126)와, 검사 화상과 설계 레이아웃 정보를 표시부(126)에 표시하는 연산부(121)를 구비하고, 연산부(121)는, 적어도 하나의 제1 레이아웃 데이터와 검사 화상을 기억부(122, 126)로부터 취득하고, 제1 레이아웃 데이터와 검사 화상을 상기 표시부에 겹쳐 표시한다.

Description

반도체 결함 분류 장치 및 반도체 결함 분류 장치용 프로그램을 기록한 비일시적인 컴퓨터 판독 가능 기록 매체{SEMICONDUCTOR DEFECT CATEGORIZATION DEVICE AND NON-TRANSITORY COMPUTER READABLE RECORDING MEDIUM RECORDING PROGRAM FOR SEMICONDUCTOR DEFECT CATEGORIZATION DEVICE}
본 발명은 반도체 디바이스 설계 평가 과정 및 제조 과정의 웨이퍼 또는 칩에 있어서의 시스터매틱 결함을 포함하는 결함을 분류하는 반도체 결함 분류 장치에 관한 것이다.
반도체 디바이스의 제조 수율 저하의 원인은, 주로 이물질이나 불순물과 같은 랜덤하게 발생하는 결함으로 여겨지고, 결함 검사 장치나 결함 리뷰 장치로 그 요인을 살피고, 제조 공정에 대책을 실시함으로써 수율을 유지하고 있었다. 그러나, 최근, 반도체 디바이스의 패턴 최소 선 폭은 32㎚ 내지 22㎚, 10x㎚로 미세화가 진행되고 있고, 설계 레이아웃에 의존한 결함의 비율이 높아지고 있다.
이 레이아웃 의존성이 있는 결함은, 시스터매틱 결함이라고 불리고 있다. 시스터매틱 결함은, 예를 들어 하지 단차에 기인하는 패턴 형상 변동에 의해 발생하는 저항 이상이나, 특정 영역의 게이트 산화막의 에칭 부족에 의한 콘택트 홀 도통 불량 등이다.
반도체 웨이퍼의 결함을 저감하기 위해, 그 제조 도중에 있어서, 암시야 방식, 명시야 방식, 전자 빔 방식 등의 결함 검사 장치에 의해 검사가 행해지고 있다. 이들 결함 검사 장치에서 검출한 결함 위치 정보에 기초하여, 리뷰 장치에서 결함이 선명한 화상을 취득한다. 그리고, 이 취득된 화상에 기초하여 결함을 자동으로 분류하는 ADC(Automatic Defect Classification)가 행해지고, 분류된 결함 카테고리 및 빈도에 따라, 결함 대책이 행해지고 있다.
그러나, 종래의 ADC 기술에서는, 리뷰 장치에서 관찰한 결함의 형상이나 휘도 등에 의해 카테고리로 분류할 뿐이며, 그들 결함이 왜 발생하였는지의 발생 원인을 구명할 수 없었다. 예를 들어, 시스터매틱 결함은, 제조 공정의 레이어(층이라고도 함)의 겹침 상태나, 특정한 레이어에서의 복수의 공정(예를 들어, 멀티 패터닝)의 실시 상태 등에 의해 발생 원인을 분석할 수 있는 경우가 있다. 따라서, 최근에는, 각 공정의 설계 레이아웃 데이터를 사용하여 결함을 분류하는 기술이 요구되고 있다.
그런데, 종래에 있어서도, 결함을 레이아웃에 관련시키려고 하는 시도는, 이미 이루어져 있다. 예를 들어, 특허문헌 1에는, 「결함 분류 정의부(221)는, 피검사 디바이스에 그때 형성되어 있는 레이어 및 그 상층 또는 하층에 형성된 레이어에 대응하는 레이아웃 설계 데이터를 사용하여, 피검사 디바이스의 표면에 결함을 분류하는 영역을 정의한다」고 기재되어 있다. 또한, 특허문헌 1에는, 「결함 분류 처리부(222)는, 결함 리뷰 장치(10)에서 취득된 결함으로부터 샘플링한 샘플링 결함 데이터[133(233)]에 대해, 그 결함의 위치가 상기 정의된 영역의 어느 영역에 포함되는지에 의해, 결함을 분류한다」고 기재되어 있다.
일본 특허 출원 공개 제2009-10286호 공보
특허문헌 1의 종래 기술에서는, 레이아웃 설계 데이터를 사용하여 정의한 영역의 어느 영역에 결함 위치가 포함되는지를 분류할 뿐이며, 레이어의 겹침 상태나, 특정한 레이어에서의 복수의 공정(예를 들어, 멀티 패터닝)의 실시 상태 등에 의해 발생하는 결함의 발생 요인을 충분히 분석할 수 없다.
본 발명은 레이어의 겹침 상태나, 특정한 레이어에서의 복수의 공정의 실시 상태 등에 의해 발생하는 시스터매틱 결함의 발생 요인을 설계 레이아웃의 정보를 사용하여 분석하기 위한 기술을 제공한다.
본 발명에 따르면, 반도체 웨이퍼의 결함을 분류하는 반도체 결함 분류 장치로서, 표시부와, 상기 반도체 웨이퍼 상의 검사 대상 부분을 포함하는 검사 화상과, 복수의 제조 공정을 포함하는 상기 반도체 웨이퍼의 설계 레이아웃 정보를 저장하는 기억부와, 상기 검사 화상과 상기 설계 레이아웃 정보를 상기 표시부에 표시하는 연산부를 구비하고, 상기 기억부는, 상기 설계 레이아웃 정보를 제조 공정마다 분할하여, 복수의 제1 레이아웃 데이터로서 저장하고 있고, 상기 연산부는, 적어도 하나의 제1 레이아웃 데이터와 상기 검사 화상을 상기 기억부로부터 취득하고, 상기 제1 레이아웃 데이터와 상기 검사 화상을 상기 표시부에 겹쳐 표시하는 반도체 결함 분류 장치가 제공된다.
본 발명에 따르면, 검사 화상과 레이아웃 데이터를 표시부에 겹쳐 표시함으로써, 결함 부분에 대해, 레이어의 겹침 상태나 특정한 레이어에서의 복수의 공정의 실시 상태 등을 참조할 수 있다. 이에 의해, 설계 레이아웃의 정보에 기초하는 시스터매틱 결함의 발생 요인의 분석이 가능해진다.
본 발명에 관련되는 다른 특징은, 본 명세서의 기술, 첨부 도면으로부터 명백하게 되는 것이다. 또한, 상기한 것 이외의, 과제, 구성 및 효과는, 이하의 실시 형태의 설명에 의해 명백하게 된다.
도 1은 본 발명의 일 실시 형태에 있어서의 반도체 결함 검사 시스템의 전체 구성도이다.
도 2는 본 발명의 일 실시 형태에 있어서의 화상 정보 파일의 일례를 나타내는 도면이다.
도 3은 본 발명의 일 실시 형태에 있어서의 설계 레이아웃 정보 파일의 일례를 나타내는 도면이다.
도 4는 본 발명의 일 실시 형태에 있어서의 결함 분류 장치의 처리의 흐름을 나타내는 흐름도이다.
도 5는 레이아웃 데이터의 대조 처리와, 결함 화상 및 레이아웃 데이터의 겹침 표시 처리를 설명하기 위한 도면이다.
도 6은 멀티 패터닝으로 패턴을 생성하는 공정을 도시한 도면이다.
도 7은 멀티 패터닝에 있어서의 복수의 레이아웃 데이터를 복수의 파라미터를 사용하여 겹친 경우를 도시하는 도면이다.
도 8은 도 7의 파라미터 A를 반영시킨 레이아웃 데이터와, 이상적인 패턴을 포함하는 검사 화상을 겹쳐 표시한 도면이다.
도 9는 도 7의 파라미터 A를 반영시킨 레이아웃 데이터와, 오차가 발생한 패턴을 포함하는 검사 화상을 겹쳐 표시한 도면이다.
도 10은 도 7의 파라미터 B를 반영시킨 레이아웃 데이터와, 오차가 발생한 패턴을 포함하는 검사 화상을 겹쳐 표시한 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해 설명한다. 또한, 첨부 도면은 본 발명의 원리에 준한 구체적인 실시 형태와 실장예를 나타내고 있지만, 이들은 본 발명의 이해를 위한 것이며, 결코 본 발명을 한정적으로 해석하기 위해 사용되는 것은 아니다.
<반도체 결함 검사 시스템의 구성>
도 1은 본 발명의 일 실시 형태에 있어서의 반도체 결함 검사 시스템의 전체 구성도이다. 본 실시 형태에 있어서의 반도체 결함 검사 시스템(1)은, 결함 검사 장치(2)와, 리뷰 장치(3)와, 결함 데이터 처리 장치(4)와, 설계 데이터 베이스 서버(5)와, 결함 분류 장치(6)를 구비한다. 결함 검사 장치(2)와, 리뷰 장치(3)와, 결함 데이터 처리 장치(4)와, 설계 데이터 베이스 서버(5)와, 결함 분류 장치(6)는, 네트워크(7)에 의해 접속되고, 서로 데이터 송수신이 가능하도록 되어 있다.
반도체 제조 공정은, 불순물 주입, 성막, 에칭 등 다양한 공정(도시 생략)에 의해 구성되고, 미세 가공의 필요성으로부터, 청정한 환경으로 유지된 클린 룸(8) 내에 구축된다. 클린 룸(8) 내에는, 반도체 웨이퍼의 결함을 검사하는 결함 검사 장치(2)와, 반도체 웨이퍼 상의 좌표에 기초하여 결함의 관찰을 행하는 리뷰 장치(3)가 설치되어 있다.
결함 검사 장치(2)는, 암시야 결함 검사 장치, 명시야 결함 검사 장치, 전자 빔 결함 검사 장치 등이며, 피검사 디바이스의 표면에 발생한 결함을 검출하는 것이다. 또한, 결함 검사 장치(2)는, 검출한 결함의 관찰 화상을 취득하는 기능을 구비한다.
리뷰 장치(3)는, 예를 들어 주사형 전자 현미경(SEM:Scanning Electron Microscope) 등이다. 리뷰 장치(3)는, 결함 검사 장치(2)가 검출한 결함의 반도체 웨이퍼 상의 좌표 정보를 기초로, 결함의 상세한 리뷰 화상을 취득한다.
결함 데이터 처리 장치(4)는, 결함 검사 장치(2)나 리뷰 장치(3)에 의해 취득된 각종 데이터를, 네트워크(7)를 개재하여 수신하고, 결함 정보 데이터(17)로서 관리한다. 결함 정보 데이터(17)는, 예를 들어 결함 데이터 처리 장치(4)의 도시하지 않은 기억 장치에 저장되어 있다. 결함 정보 데이터(17)는, 결함 데이터 파일(18)과, 화상 데이터 파일(19)과, 화상 정보 파일(10)을 포함한다. 여기서, 결함 데이터 처리 장치(4)는, 결함 검사 장치(2)에서 얻어진 결함 정보 데이터(17)와, 리뷰 장치(3)에서 얻어진 결함 정보 데이터(17)를 각각 네트워크(7)를 통하여 수신하여 관리한다.
결함 데이터 파일(18)은, 결함 검사 장치(2)에 의해 검출된 결함을 식별하는 결함 식별 정보, 당해 결함의 위치를 각각의 다이(칩)에 설정된 소정의 기준점(원점)에 대해 결정된 다이 상의 좌표계로 표시된 결함 위치 좌표, 결함 사이즈, 결함 요인의 카테고리 등의 결함 데이터를 저장하는 파일이다.
화상 데이터 파일(19)은, 리뷰 기능을 구비한 결함 검사 장치(2) 또는 리뷰 장치(3)에 의해 취득된 결함 화상의 데이터를 저장하는 파일이다. 화상 정보 파일(10)은, 각 화상 데이터 파일(19)에 대응시켜져 작성되고, 각 화상 데이터 파일(19)의 취득 상황을 나타내는 정보를 저장하는 파일이다. 화상 정보 파일(10)의 상세는 후술한다.
설계 데이터 베이스 서버(5)는, 소정의 반도체 제조 공정에서 제조되는 반도체 웨이퍼의 설계 레이아웃 데이터(9)를 저장하고 있다. 설계 레이아웃 데이터(9)는, 그 반도체 디바이스를 구성하는 소자나 배선 등의 물리적인 배치에 관한 설계 데이터이며, 또한, 각 제조 공정에서 사용되는 마스크의 형상(마스크 패턴)을 정하는 데이터이다. 예를 들어, 설계 레이아웃 데이터(9)는, 복수의 제조 공정(레이어)이나 반도체 웨이퍼의 타입으로서 정의되는 경우도 있다.
현재의 반도체 제조 프로세스에 있어서의 설계 레이아웃 데이터(9)는, 반도체 프로세스의 미세화에 수반하여 파일 용량이 거대화되어 있고, 각 제조 공정의 설계 레이아웃 단독으로도 파일 용량이 수십 기가바이트를 초과하여, 핸들링이 어려운 상태로 되고 있다. 본 실시예의 특징으로서, 설계 데이터 베이스 서버(5)는, 설계 레이아웃 데이터(9)를 분할하여 저장하고 있다. 설계 레이아웃 데이터(9)는, 제조 공정의 레이어(예를 들어, 1개의 제조 공정)마다 분할되어 있다. 또한, 설계 레이아웃 데이터(9)는, 1개의 레이어가 복수회의 처리 공정(예를 들어, 리소그래피 공정)에서 패턴을 생성하는 경우(이하, 멀티 패터닝이라고 함)에는, 각 처리 공정마다 분할되어 있다. 또한, 설계 레이아웃 데이터(9)는, 반도체 웨이퍼의 타입마다 분할되어 있어도 된다.
결함 분류 장치(6)는, 결함 데이터 처리 장치(4)로부터 검사 대상의 반도체 웨이퍼의 결함 정보 데이터(17)를 취득하고, 또한, 설계 데이터 베이스 서버(5)로부터 그 반도체 웨이퍼의 설계 레이아웃 데이터(9)를 취득하고, 양자의 화상을 겹쳐 표시한다.
결함 분류 장치(6)는, 워크스테이션이나 퍼스널 컴퓨터 등의 정보 처리 장치에 의해 구성되어 있다. 결함 분류 장치(6)는, 통신부(네트워크 인터페이스)(120)와, 처리 연산부(121)와, 기억부(122)와, 레이아웃 변환 연산부(123)와, 분류 판정 정의부(124)와, 결함 판정부(125)와, 유저 인터페이스(126)를 구비한다. 또한, 결함 분류 장치(6)의 구성은, 하드웨어 구성으로서 기재되어 있지만, 이들 기능을 소프트웨어의 프로그램 코드로 실현하고, 이 프로그램 코드를 결함 분류 장치(6)의 연산부(121)(CPU)가 실행하도록 해도 된다.
통신부(120)는, 결함 데이터 처리 장치(4) 및 설계 데이터 베이스 서버(5)와 데이터의 교환을 행하기 위한 인터페이스이다. 또한, 처리 연산부(121)는, 중앙 연산 처리 장치(CPU:Central Processing Unit)나 마이크로프로세서 등으로 구성되고, 다른 각 부의 제어 처리를 실행한다.
기억부(122)는, RAM(Random Access Memory) 등의 휘발성 메모리, 플래시 메모리 등의 불휘발성 메모리, 하드 디스크 장치와 같은 기억 장치를 포함한다. 기억부(122)는, 결함 데이터 처리 장치(4)로부터 송신된 결함 정보 데이터(17)를 결함 정보 데이터 파일(29)로서 저장한다. 또한, 기억부(122)는, 설계 데이터 베이스 서버(5)로부터 송신된 설계 레이아웃 데이터(9)를 설계 레이아웃 데이터 파일(28)로서 저장한다. 또한, 기억부(122)는, 도 3에 나타내는 설계 레이아웃 정보 파일(20)을 저장한다. 설계 레이아웃 정보 파일(20)의 상세에 대해서는 후술한다.
레이아웃 변환 연산부(123)는, 설계 데이터 베이스 서버(5)로부터 보내져 온 설계 레이아웃 데이터(9)를 시스템 내에 읽어들일 수 있도록 도형 변환 처리를 실행한다. 분류 판정 정의부(124)는, 유저 인터페이스(126)에 의해 입력되는 결함의 분류 정보를 접수하고, 결함 정보에 그 분류 결과를 정의한다. 또한, 결함 판정부(125)는, 결함 정보 데이터 파일(29)에 포함되는 결함 화상(검사 화상) 및 참조 화상을 비교하여, 결함 화상으로부터 결함 위치를 추출한다.
유저 인터페이스(126)는, 키보드, 마우스, 각종 버튼 등의 입력 장치와, LCD(Liquid Crystal Display) 장치, 프린터 등의 출력 장치로 구성된다. 결함 분류 장치(6)에 의한 결과는, 출력 장치에 표시되고, 오퍼레이터로부터의 입력은 입력 장치에 의해 접수된다.
<화상 정보 파일(10)의 구성>
도 2는 본 발명의 일 실시 형태에 있어서의 화상 정보 파일의 일례를 나타내는 도면이다.
화상 정보 파일(10)은, 화상 데이터 파일(19)에 포함되는 결함 화상의 화상 배율(저배율, 고배율), 화상 해상도(저배율, 고배율), 결함을 포함하는 결함 영역 좌표, 결함 영역의 무게 중심 좌표, 겹쳐 당해 화상을 구성하는 프레임 화상의 매수 등의 정보에 의해 구성된다.
여기서, 결함 화상의 화상 배율은, 결함 검사 장치(2) 또는 리뷰 장치(3)에 의해 결함 화상이 취득되었을 때의 결함 화상의 배율이다. 그 결함 화상의 배율은, 통상, 반도체 디바이스의 디자인 룰로 정해진 패턴의 최소 치수, 반도체 디바이스의 제조 수율에 영향을 미치는 결함의 크기(결함 사이즈), 그 결함을 시야에 수용할 수 있는 배율(FOV:Field Of View) 등에 기초하여 정해진다. 설계 레이아웃 데이터 파일(28)에 포함되는 레이아웃 데이터와, 결함 정보 데이터 파일(29)에 포함되는 결함 화상의 겹침을 실행할 때, 결함 화상의 배율은 결함 화상의 취득 시에 정해지므로, 화상 정보 파일(10)에 포함되는 각 결함의 배율 정보를 사용함으로써, 결함 화상과 레이아웃 데이터의 배율을 맞추는 것이 가능해진다.
<설계 레이아웃 정보 파일(20)의 구성>
도 3은 본 발명의 일 실시 형태에 있어서의 설계 레이아웃 정보 파일의 일례를 나타내는 도면이다. 본 실시예에서는, 설계 레이아웃 데이터 파일(28)에 포함되는 레이아웃 데이터는, 제조 공정의 각 레이어마다, 혹은, 각 처리 공정(예를 들어, 리소그래피 공정)마다 분할되어 있다. 설계 레이아웃 정보 파일(20)은, 분할되어 있는 레이아웃 데이터의 조합의 정보나, 레이아웃 데이터의 오프셋의 정보 등을 정의하고 있다.
예를 들어, 설계 레이아웃 정보 파일(20)은, 표시에 이용하는 표시용 레이아웃수와, 표시용 레이아웃을 구성하는 설계 레이어의 구성과, 각 표시 레이아웃의 오프셋량(오차 정보)과, 각 표시용 레이아웃의 표시 시 패턴의 확대량/축소량 등의 파라미터를 포함한다. 이에 의해, 표시용 레이아웃 구성을 복수의 레이아웃 데이터 등으로 설정 및 구성하는 것이 가능해진다. 또한, 각 표시 레이아웃을 표시할 때의 패턴의 확대량/축소량의 파라미터를 포함하고 있으므로, 결함 화상과 레이아웃 데이터를 겹쳐 표시할 때에, 실제 패턴에 대해 정밀도가 높은 표시가 가능해진다. 이상과 같이, 설계 레이아웃 정보 파일(20)은, 레이아웃 데이터를 겹칠 때의 겹침 정보로서, 각 표시 레이아웃의 오프셋량이나, 표시 시 패턴의 확대량/축소량 등 중 적어도 하나를 포함한다. 또한, 상술한 표시 레이아웃의 오프셋량으로서는, 레이어간의 오차 정보(제1 겹침 정보)나 리소그래피 공정간의 오차 정보(제2 겹침 정보)가 있다. 이에 의해, 제조 공정간의 오차나, 멀티 패터닝에 있어서의 리소그래피 공정간의 오차를 보정하여 표시하는 것이 가능해진다.
<결함 분류 장치의 처리 내용>
도 4는 발명의 일 실시 형태에 있어서의 결함 분류 장치의 처리의 흐름을 나타내는 흐름도이다.
우선, 스텝 40에 있어서, 레이아웃 변환 연산부(123)는, 설계 레이아웃 데이터 파일(28)에 포함되는 레이아웃 데이터를 취득한다. 그와 동시에, 스텝 41에 있어서, 레이아웃 변환 연산부(123)는, 결함 정보 데이터 파일(29)에 포함되는 결함 화상을 취득한다. 그리고, 레이아웃 변환 연산부(123)는, 도형 변환 및 포맷 변환 처리를 실행한다.
다음으로, 스텝 42에 있어서, 처리 연산부(121)는, 결함 화상과 겹쳐 표시하는 레이아웃 데이터의 정의 처리를 실행한다. 처리 연산부(121)는, 설계 레이아웃 정보 파일(20)의 파라미터를 사용하여, 결함 화상과 겹쳐 표시하는 레이아웃 데이터를 정의한다. 상술한 바와 같이, 레이아웃 데이터는, 1개의 공정이라도 멀티 패터닝과 같이 복수의 리소그래피 공정으로 정의되는 경우가 있다. 예를 들어, 처리 연산부(121)는, 설계 레이아웃 정보 파일(20)의 파라미터를 사용하여, 복수의 리소그래피 공정에 대응하는 레이아웃 데이터를 1개의 검사 대상 레이어로서 합성하고, 각각을 관련시킨다.
또한, 분할된 각 레이아웃 데이터에는, 그 레이어에 대응하는 레이어 번호, 그 검사 대상으로 되는 반도체 웨이퍼의 데이터 타입 정보가 부여되어 있다. 설계 레이아웃 정보 파일(20)에서는, 각 레이어 번호 등이 서로 관련지어지고, 복수의 공정이 1개의 검사 대상으로서 정의되어 있으므로, 오퍼레이터는, 유저 인터페이스(126) 상에 있어서 복수의 레이어 번호나 데이터 타입을 의식하는 일 없이, 1개의 검사 대상으로서 취급하는 것이 가능해진다.
다음으로, 스텝 43에 있어서, 처리 연산부(121)는, 레이아웃 데이터와 결함 화상과의 원점 맞춤 및 배율 맞춤을 행한다. 레이아웃 데이터는, 중앙을 원점으로 하거나, 결함 화상은 다이 좌측 하방을 원점으로 하거나, 양자의 데이터는, 좌표계가 다른 경우가 있다. 따라서, 이 스텝 43에 있어서, 원점 맞춤을 행한다. 또한, 레이아웃 데이터와 결함 화상의 배율도 다른 경우가 있으므로, 배율 맞춤도 행한다.
다음으로, 스텝 44에 있어서, 처리 연산부(121)는, 레이아웃 데이터와 결함 화상과의 매칭 처리를 실행한다. 스텝 43에 있어서 좌표계 및 배율이 일치하므로, 결함의 좌표 위치로부터, 그 좌표 위치에 대응하는 레이아웃 데이터를 용이하게 얻을 수 있다. 그러나, 그 좌표 위치의 데이터에는 결함 검출 시의 오차가 포함되어 있고, 레이아웃 데이터와 결함 화상은, 다소의 위치 어긋남을 발생시키고 있는 경우가 많다. 따라서, 여기에서는, 당해 결함 화상의 시야보다도 넓은 범위에서, 레이아웃 데이터와 결함 화상 사이에서 패턴 매칭을 행한다.
다음으로, 스텝 45에 있어서, 처리 연산부(121)는, 검사 대상 레이어와 임의의 레이어와의 대조를 행한다. 예를 들어, 처리 연산부(121)는, 유저 인터페이스(126)로부터의 입력을 접수하여, 입력된 레이어의 레이아웃 데이터의 대조를 행한다. 이에 의해, 결함을 포함하는 레이어의 하층의 레이어 중에서 결함 요인이 될 수 있는 레이어를 선택하고, 대조를 행하는 것이 가능해진다. 여기에서는, 1개의 검사 대상 레이어에 대해 복수의 레이어를 선택하는 것이 가능하다.
다음으로, 스텝 46에 있어서, 처리 연산부(121)는, 유저 인터페이스(126)의 표시 장치 상에 결함 화상과 레이아웃 데이터를 겹쳐 표시한다. 또한, 도 4에서는 생략되어 있지만, 여기서 표시되는 결함 화상은, 결함 판정부(125)에 의해 결함 화상 및 참조 화상을 비교하여 추출된 결함 위치의 화상이다.
다음으로, 스텝 47에 있어서, 오퍼레이터가, 유저 인터페이스(126)의 표시 장치 상에 표시된 겹침 화상을 참조하면서, 입력 장치로 결함의 분류 정보를 입력한다. 여기서, 분류 판정 정의부(124)는, 입력 장치에 의해 입력되는 결함의 분류 정보를 접수하고, 결함 화상 상의 결함으로 그 분류 결과를 정의한다.
다음으로, 스텝 48에 있어서, 처리 연산부(121)는, 레이아웃 데이터와 결함 화상으로부터 결함 위치를 특정하고, 레이어의 패턴의 결함 밀도, 면적률, 치수 등의 산출 처리를 실행한다. 최종적으로, 산출 결과를 그래프화하여 해석 결과로서 표시 장치 상에 표시함으로써, 시스터매틱 결함인지의 여부의 판정을 행하는 것을 지원할 수 있다.
도 5는 레이어의 대조 처리와 겹침 표시 처리의 개념도이다. 이와 같이, 레이어(제조 공정)마다 분할된 복수의 레이아웃 데이터로부터 결함 요인이 될 수 있는 레이어를 선택하고, 대조를 행한다. 이때, 결함 화상의 결함 위치에 대응하는 레이아웃 데이터의 부분을 취득한다. 도 5에 도시하는 바와 같이, 복수의 레이어(레이어 1 및 레이어 N)간에서 결함 위치에 대응하는 동일한 부분이 취득되고 있다. 그리고, 표시 장치 상에 있어서 결함 화상과 레이어 1과 레이어 N을 겹쳐 표시한다. 이때, 복수의 레이어의 겹침 정보(예를 들어, 오프셋량)를 설계 레이아웃 정보 파일(20)로부터 취득하여, 복수의 레이어간의 오차를 보정하여 표시해도 된다.
<멀티 패터닝의 경우의 표시 처리>
다음으로, 1개의 제조 공정이, 멀티 패터닝과 같이 복수의 처리 공정으로 정의되어 있는 경우의 표시 처리에 대해 설명한다. 도 6은 어느 특정한 레이어에 있어서 멀티 패터닝으로 패턴을 생성하는 공정을 도시한 도면이다. 이 레이어의 예에서는, 1회째의 패턴 생성(50)을 실시한 후에, 2회째의 패턴 생성(51)을 실시한다. 그리고, 최종적으로, 목적으로 하는 패턴(52)이 생성된다.
도 7은 복수의 레이아웃 데이터를 복수의 파라미터를 사용하여 겹친 경우의 도면을 나타낸다.
본 실시예에 있어서, 설계 레이아웃 데이터(9)는, 각 패턴 생성 공정마다 분할되어 저장되어 있다. 여기에서는, 1개의 레이어가, 설계 레이아웃 데이터(1)의 패턴(61)과 설계 레이아웃 데이터(2)의 패턴(62)으로 정의되어 있다. 여기에서는, 겹침 정보로서, 2개의 파라미터 A(63) 및 파라미터 B(64)가 설정되어 있다. 2개의 패턴(61, 62)을 파라미터 A(63)를 사용하여 겹친 결과가, 겹침 결과(65)이다. 또한, 2개의 패턴(61, 62)을 파라미터 B(64)를 사용하여 겹친 결과가, 겹침 결과(66)이다.
또한, 2개의 파라미터(63, 64)는, 설계 레이아웃 정보 파일(20)로 정의되어 있어도 된다. 이 경우, 처리 연산부(121)가, 겹침 정보로서 2개의 파라미터(63, 64)를 설계 레이아웃 정보 파일(20)로부터 취득하고, 검사 화상과, 겹침 정보를 반영시킨 레이아웃 데이터를 표시 장치 상에 겹쳐 표시한다. 또한, 2개의 파라미터는 설계 레이아웃 정보 파일(20)이 아니라, 오퍼레이터가 입력하도록 해도 된다. 또한, 미리 파라미터의 범위를 설정해 두고, 처리 연산부(121)가, 자동적으로 소정의 수치 간격으로 복수의 파라미터를 산출해도 된다. 또한, 미리 복수의 파라미터의 정보를 기억부(122)에 저장해 두고, 겹침 표시 후에 오퍼레이터가 적당하다고 판단한 파라미터를 기억부(122)에 저장되어 있는 파라미터 정보에 피드백시켜, 갱신해 가도록 해도 된다.
도 8은 도 7의 파라미터 A를 반영시킨 레이아웃 데이터와, 이상적인 패턴을 포함하는 검사 화상을 겹쳐 표시한 도면을 나타낸다. 검사 화상(71)은, 설계 이상값으로 생성된 패턴을 포함한다. 또한, 파라미터 A(63)는, 2개의 패턴(61, 62)의 설계 이상값으로 겹침을 실행하기 위한 파라미터이다. 이와 같이, 설계 이상값으로 생성된 패턴에 대해서는, 2개의 패턴(61, 62)의 설계 이상값의 파라미터 A(63)로 겹치면, 검사 화상과 레이아웃 데이터의 겹침이 정확하게 중첩된 화상(72)으로 된다.
도 9는 도 7의 파라미터 A를 반영시킨 레이아웃 데이터와, 오차가 발생한 패턴을 포함하는 검사 화상을 겹쳐 표시한 도면을 나타낸다. 멀티 패터닝에 있어서는, 실제의 처리 공정에서 오차가 발생하여 2개의 패턴(61, 62)의 사이에 어긋남이 발생하는 경우가 있다. 오차가 발생한 패턴(81)에 대해서는, 2개의 패턴(61, 62)의 설계 이상값의 파라미터 A(63)로 겹치면, 표시가 일치하지 않고, 결함의 해석 및 분류 처리를 행하기 어려워진다.
도 10은 도 7의 파라미터 B를 반영시킨 레이아웃 데이터와, 오차가 발생한 패턴을 포함하는 검사 화상을 겹쳐 표시한 도면을 나타낸다. 파라미터 B(64)는, 겹침 정보로서, 2개의 패턴(61, 62)의 오프셋량의 파라미터를 포함한다. 오차가 발생한 패턴(81)에 대해, 2개의 패턴(61, 62)의 오프셋량을 포함하는 파라미터 B(64)를 사용함으로써, 검사 화상과 레이아웃 데이터의 겹침이 정확하게 중첩된 화상(91)으로 된다. 또한, 여기서, 이 오프셋량은, 실제의 검사 화상의 패턴으로부터 구해도 되고, 결함 분류 장치(6)의 기능인 레이아웃 데이터 표시의 시프트량으로부터 구해도 된다.
이와 같이, 멀티 패터닝에서는, 제조 장치의 위치 정합 오차 등으로부터 각 처리 공정에서 생성되는 패턴의 간격이, 설계 이상값과 일치하지 않는 경우가 있다. 본 실시 형태에서는, 이러한 경우에 있어서도, 검사 화상에 대해, 겹침 정보로서 오프셋량의 정보를 사용함으로써, 실제의 검사 화상의 패턴에 일치시키는 것이 가능해진다.
<정리>
본 실시 형태에 따르면, 결함 분류 장치(6)가, 기억부(122)와, 처리 연산부(121)와, 표시 장치를 포함하는 유저 인터페이스(126)를 구비하고, 기억부(122)는, 설계 레이아웃 데이터 파일(28)과, 결함 정보 데이터 파일(29)을 저장하고 있고, 처리 연산부(121)는, 유저 인터페이스(126)의 표시 장치 상에 결함 화상과 레이아웃 데이터를 겹쳐 표시한다. 이와 같이, 결함 부분을 포함하는 레이어에 대해, 결함 요인이 될 수 있는 다른 레이어(예를 들어, 하층의 레이어)의 레이아웃 화상을, 분할된 레이아웃 데이터로부터, 적절히 선택하고, 대조하고, 표시할 수 있도록 함으로써, 오퍼레이터는, 당해 결함에 대한 다른 레이어의 영향의 유무를 확인하는 것이 가능해진다. 예를 들어, 검사 대상 레이어가 Poly-Si 레이어였던 경우, 당해 결함의 하층의 레이어가, N형 또는 P형의 액티브 영역(불순물 주입 영역)인지, 또는, 비액티브 영역인지, 등의 정보를 얻을 수 있으므로, 그 정보에 기초하여, 당해 결함이 시스터매틱 결함에 해당하는지, 혹은, 해당하지 않는지, 등을 판단하는 것이 가능해진다. 또한, 액티브 영역이나 비액티브 영역의 어긋남의 상태(오차)도 파악할 수 있고, 결함의 특성을 상세하게 분석할 수 있다. 또한, 레이아웃 데이터에 기초하여, 셀, 주변 회로, 더미 패턴 등의 위치 정보에 기초하여 결함을 분류할 수도 있다.
또한, 본 실시 형태에 따르면, 설계 데이터 베이스 서버(5)는, 설계 레이아웃 데이터(9)를 분할하여 저장하고 있다. 설계 레이아웃 데이터(9)는, 제조 공정의 레이어마다 분할되거나, 혹은, 1개의 레이어가 복수회의 처리 공정에서 패턴을 생성하는 경우에는, 각 처리 공정마다 분할되어 있다. 이에 의해, 기억부(122)는, 분할된 설계 레이아웃 데이터(9)를 설계 레이아웃 데이터 파일(28)로서 저장하고, 처리 연산부(121)는, 그 분할된 레이아웃 데이터를 사용하여 결함 화상과 레이아웃 데이터의 겹침 표시를 실행할 수 있다. 따라서, 대규모화된 설계 레이아웃 데이터에 있어서도 용이하고 또한 효율적으로 결함의 분석 및 해석 처리를 실시할 수 있다.
또한, 본 실시 형태에 따르면, 기억부(122)가, 레이아웃 데이터의 겹침에 관한 겹침 정보로서, 레이어간의 오프셋량, 멀티 패터닝에 있어서의 패턴의 오프셋량 등의 정보를 저장하고 있고, 처리 연산부(121)는, 겹침 정보를 반영시킨 레이아웃 데이터와, 검사 화상을 표시 장치에 겹쳐 표시한다. 제조 장치의 위치 정합 오차 등으로부터 각 공정에서 생성되는 레이어나 패턴이, 설계 이상값과 일치하지 않는 경우가 있지만, 이러한 경우에 있어서도, 검사 화상에 대해, 겹침 정보로서 오프셋량의 정보를 사용함으로써, 실제의 검사 화상의 패턴에 일치시키는 것이 가능해진다. 따라서, 실제의 제조 프로세스에서의 제조 오차를 고려한 결함의 분석 및 해석 처리를 실시할 수 있다.
이상, 본 발명의 실시 형태에 대해 설명하였지만, 본 발명은 이미 설명한 실시 형태에 한정되는 것이 아니라, 본 발명의 기술적 사상에 기초하여 각종의 변형 및 변경이 가능하다.
예를 들어, 상술한 실시 형태의 구성에서는, 겹침 정보로서, 레이어나 패턴의 오프셋량(오차 정보)을 사용하고 있지만, 그 밖에도, 패턴의 폭의 정보도 사용해도 된다. 이에 의해, 실제의 검사 화상의 패턴의 위치뿐만 아니라, 패턴의 폭도 일치시킨 상태에서, 결함의 분석 및 해석 처리를 행하는 것이 가능해진다.
상술한 도 5의 예에서는, 검사 대상으로 되는 하층의 레이어의 레이아웃 데이터를 취득하여, 겹침 표시하고 있지만, 이에 한정되지 않는다. 예를 들어, 처리 연산부(121)가, 결함을 포함하는 레이어의 상층(다음 공정)의 레이어의 레이아웃 데이터를 취득하고, 다음 공정의 레이아웃 데이터를 검사 화상에 또한 겹쳐 표시해도 된다. 이 경우, 오퍼레이터는, 다음 공정에서 어느 정도까지의 제조 오차를 허용할 수 있는지를 분석하는 것이 가능해진다. 즉, 오퍼레이터는, 다음 공정의 우도(Likelihood)를 사전에 분석하는 것이 가능해진다.
상술한 실시 형태의 구성에서는, 처리 연산부(121)는, 기억부(122)의 설계 레이아웃 데이터 파일(28) 및 결함 정보 데이터 파일(29)로부터 결함 화상 및 레이아웃 데이터를 취득하고 있지만, 이 구성에 한정되지 않는다. 예를 들어, 처리 연산부(121)는, 레이아웃 데이터를 설계 데이터 베이스 서버(5)로부터 직접 수신하여 사용하도록 해도 된다. 또한, 처리 연산부(121)는, 결함 화상을 결함 데이터 처리 장치(4)로부터 직접 수신하여 사용하도록 해도 된다.
상술한 실시 형태의 구성은, 그들의 일부나 전부를, 예를 들어 집적 회로로 설계하는 등에 의해 하드웨어로 실현할 수 있다. 또한, 본 발명은 실시 형태의 기능을 실현하는 소프트웨어의 프로그램 코드로 실현해도 된다. 이 경우, 프로그램 코드를 기록한 비일시적인 컴퓨터 판독 가능 매체(non-transitory computer readable medium)를 정보 처리 장치[예를 들어, 결함 분류 장치(6)]에 제공하고, 그 정보 처리 장치(또는 CPU나 연산부)가 상기 컴퓨터 판독 가능 매체에 저장된 프로그램 코드를 판독한다. 이 경우, 상기 컴퓨터 판독 가능 매체로부터 판독된 프로그램 코드 자체가 전술한 실시 형태의 기능을 실현하게 되고, 그 프로그램 코드 자체, 및 그것을 기억한 상기 컴퓨터 판독 가능 매체는 본 발명을 구성하게 된다. 이러한 프로그램 코드를 공급하기 위한 비일시적인 컴퓨터 판독 가능 매체로서는, 예를 들어 플렉시블 디스크, CD-ROM, DVD-ROM, 하드 디스크, 광 디스크, 광자기 디스크, CD-R, 자기 테이프, 불휘발성의 메모리 카드, ROM 등이 사용된다.
또한, 프로그램 코드의 지시에 기초하여, 결함 분류 장치(6) 상에서 가동하고 있는 OS(오퍼레이팅 시스템) 등이 실제의 처리의 일부 또는 전부를 행하고, 그 처리에 의해 전술한 실시 형태의 기능이 실현되도록 해도 된다. 또한, 기억 매체로부터 판독된 프로그램 코드가, 결함 분류 장치(6) 상의 메모리 등의 기억부에 기입된 후, 그 프로그램 코드의 지시에 기초하여, 결함 분류 장치(6)의 CPU(또는 연산부) 등이 실제의 처리의 일부 또는 전부를 행하고, 그 처리에 의해 전술한 실시 형태의 기능이 실현되도록 해도 된다.
또한, 실시 형태의 기능을 실현하는 소프트웨어의 프로그램 코드를, 네트워크를 통하여 배신함으로써, 그것을 결함 분류 장치(6)의 기억부 또는 CD-RW, CD-R 등의 기억 매체에 저장하고, 사용 시에 그 장치의 결함 분류 장치(6)의 CPU(또는 연산부)가 당해 기억 장치나 당해 기억 매체에 저장된 프로그램 코드를 판독하여 실행하도록 해도 된다.
마지막으로, 여기서 설명한 프로세스 및 기술은 본질적으로 어떠한 특정한 장치에 관련되는 일은 없고, 컴포넌트의 어떠한 상응하는 조합에 의해서라도 실장할 수 있는 것을 이해할 필요가 있다. 또한, 범용 목적의 다양한 타입의 디바이스가 여기서 기술한 교시에 따라 사용 가능하다. 여기서 설명한 방법의 스텝을 실행하는 데, 전용의 장치를 구축하는 것이 유익한 것인지 판단할 수 없다. 본 발명은 구체예에 관련하여 기술하였지만, 이들은, 모든 관점에 있어서 한정을 위해서가 아니라 설명을 위해서이다. 본 분야의 당업자에게는, 본 발명을 실시하는 데 상응하는 하드웨어, 소프트웨어 및 펌웨어의 다수의 조합이 있을 수 있다는 것을 알 수 있을 것이다. 예를 들어, 본 실시 형태에 기재된 기능을 실현하는 프로그램 코드는, 어셈블러, C/C＋＋, perl, Shell, PHP, Java(등록 상표) 등의 광범위한 프로그램 또는 스크립트 언어로 실장할 수 있다.
또한, 도면에 있어서의 제어선이나 정보선은, 설명상 필요하다고 생각되는 것을 나타내고 있고, 제품상 반드시 모든 제어선이나 정보선을 나타내고 있다고는 할 수 없다. 모든 구성이 서로 접속되어 있어도 된다.
1 : 반도체 결함 검사 시스템
2 : 결함 검사 장치
3 : 리뷰 장치
4 : 결함 데이터 처리 장치
5 : 설계 데이터 베이스 서버
6 : 결함 분류 장치
7 : 네트워크
8 : 클린 룸
120 : 통신부
121 : 처리 연산부
122 : 기억부
123 : 레이아웃 변환 연산부
124 : 분류 판정 정의부
125 : 결함 판정부
126 : 유저 인터페이스

Claims (9)

  1. 반도체 웨이퍼의 결함을 분류하는 반도체 결함 분류 장치로서,
    표시부와,
    상기 반도체 웨이퍼 상의 검사 대상 부분을 포함하는 검사 화상과, 복수의 제조 공정을 포함하는 상기 반도체 웨이퍼의 설계 레이아웃 정보와, 상기 설계 레이아웃 정보가 제조 공정마다 분할된 복수의 제1 레이아웃 데이터와, 상기 제1 레이아웃 데이터에 대응하는 제조 공정간의 오차 정보를 포함하는 제1 겹침 정보를 저장하는 기억부와,
    상기 검사 화상과 상기 설계 레이아웃 정보를 상기 표시부에 표시하는 연산부
    를 구비하고,
    상기 제1 레이아웃 데이터에 대응하는 제조 공정이, 복수의 처리 공정을 포함하고,
    상기 기억부는, 상기 제1 레이아웃 데이터를 처리 공정마다 더욱 분할하여, 복수의 제2 레이아웃 데이터로서 저장하고 있고,
    상기 연산부는, 적어도 하나의 제1 레이아웃 데이터와 상기 검사 화상을 상기 기억부로부터 취득하고, 상기 제1 겹침 정보를 반영시킨 상기 제1 레이아웃 데이터와 상기 검사 화상을 상기 표시부에 겹쳐 표시하고, 적어도 하나의 제2 레이아웃 데이터와 상기 검사 화상을 상기 기억부로부터 취득하고, 상기 제2 레이아웃 데이터와 상기 검사 화상을 상기 표시부에 겹쳐 표시하는 것을 특징으로 하는 반도체 결함 분류 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 기억부가, 상기 제2 레이아웃 데이터의 겹침에 관한 제2 겹침 정보를 저장하고 있고,
    상기 연산부는, 상기 제2 겹침 정보를 반영시킨 상기 제2 레이아웃 데이터와, 상기 검사 화상을 상기 표시부에 겹쳐 표시하는 것을 특징으로 하는 반도체 결함 분류 장치.
  6. 제5항에 있어서,
    상기 제2 겹침 정보는, 상기 제2 레이아웃 데이터에 대응하는 처리 공정에 의해 생성되는 패턴의 오차 정보와, 상기 패턴의 폭 정보 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 결함 분류 장치.
  7. 제1항에 있어서,
    유저가 상기 제1 레이아웃 데이터를 선택하기 위한 입력부를 더 구비하고,
    상기 연산부는, 상기 입력부에 의해 선택된 제1 레이아웃 데이터와 상기 검사 화상을 상기 표시부에 겹쳐 표시하는 것을 특징으로 하는 반도체 결함 분류 장치.
  8. 제1항에 있어서,
    상기 연산부는, 검사 대상의 상기 반도체 웨이퍼의 다음 제조 공정에 대응하는 제1 레이아웃 데이터를 취득하고, 상기 다음 제조 공정에 대응하는 제1 레이아웃 데이터를 상기 검사 화상에 또한 겹쳐 표시하는 것을 특징으로 하는 반도체 결함 분류 장치.
  9. 표시부와 기억부와 연산부를 구비하는 정보 처리 장치에, 반도체 웨이퍼의 결함을 분류하기 위한 처리를 실행시키기 위한 프로그램을 기록한 비일시적인 컴퓨터 판독 가능 기록 매체로서,
    상기 기억부는, 상기 반도체 웨이퍼 상의 검사 대상 부분을 포함하는 검사 화상과, 복수의 제조 공정을 포함하는 상기 반도체 웨이퍼의 설계 레이아웃 정보와, 상기 설계 레이아웃 정보가 제조 공정마다 분할된 복수의 제1 레이아웃 데이터와, 상기 제1 레이아웃 데이터에 대응하는 제조 공정간의 오차 정보를 포함하는 제1 겹침 정보를 저장하고 있고, 또한 상기 제1 레이아웃 데이터를 처리 공정마다 더욱 분할하여, 복수의 제2 레이아웃 데이터로서 저장하고 있고,
    상기 제1 레이아웃 데이터에 대응하는 제조 공정이, 복수의 처리 공정을 포함하고,
    상기 프로그램은,
    상기 연산부에 의해, 적어도 하나의 제1 레이아웃 데이터와 상기 검사 화상을 상기 기억부로부터 취득하는 처리와,
    상기 연산부에 의해, 상기 제1 겹침 정보를 반영시킨 상기 제1 레이아웃 데이터와 상기 검사 화상을 상기 표시부에 겹쳐 표시하는 처리와,
    상기 연산부에 의해, 적어도 하나의 제2 레이아웃 데이터와 상기 검사 화상을 상기 기억부로부터 취득하고, 상기 제2 레이아웃 데이터와 상기 검사 화상을 상기 표시부에 겹쳐 표시하는 처리
    를 실행시키는 비일시적인 컴퓨터 판독 가능 기록 매체.
KR1020147029475A 2012-04-23 2013-04-11 반도체 결함 분류 장치 및 반도체 결함 분류 장치용 프로그램을 기록한 비일시적인 컴퓨터 판독 가능 기록 매체 KR101760559B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-097793 2012-04-23
JP2012097793A JP6080379B2 (ja) 2012-04-23 2012-04-23 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム
PCT/JP2013/060939 WO2013161577A1 (ja) 2012-04-23 2013-04-11 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム

Publications (2)

Publication Number Publication Date
KR20140147850A KR20140147850A (ko) 2014-12-30
KR101760559B1 true KR101760559B1 (ko) 2017-07-21

Family

ID=49482905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147029475A KR101760559B1 (ko) 2012-04-23 2013-04-11 반도체 결함 분류 장치 및 반도체 결함 분류 장치용 프로그램을 기록한 비일시적인 컴퓨터 판독 가능 기록 매체

Country Status (4)

Country Link
US (1) US9881365B2 (ko)
JP (1) JP6080379B2 (ko)
KR (1) KR101760559B1 (ko)
WO (1) WO2013161577A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6244329B2 (ja) * 2015-05-12 2017-12-06 東京エレクトロン株式会社 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
JP6771495B2 (ja) * 2015-08-12 2020-10-21 ケーエルエー コーポレイション 設計を利用する先行層欠陥箇所の点検
US11205119B2 (en) * 2015-12-22 2021-12-21 Applied Materials Israel Ltd. Method of deep learning-based examination of a semiconductor specimen and system thereof
US11580375B2 (en) * 2015-12-31 2023-02-14 Kla-Tencor Corp. Accelerated training of a machine learning based model for semiconductor applications
JP6833366B2 (ja) * 2016-07-06 2021-02-24 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム
US10650509B2 (en) 2016-09-08 2020-05-12 Synopsys, Inc. Video overlay
US11650576B2 (en) * 2017-01-18 2023-05-16 Asml Netherlands B.V. Knowledge recommendation for defect review
KR101753686B1 (ko) * 2017-02-16 2017-07-19 강무성 회로 해석 및 검증이 가능한 시뮬레이션 시스템
US10402963B2 (en) * 2017-08-24 2019-09-03 Kla-Tencor Corporation Defect detection on transparent or translucent wafers
WO2019115426A1 (en) * 2017-12-13 2019-06-20 Asml Netherlands B.V. Prediction of out of specification physical items
CN108318495A (zh) * 2018-04-11 2018-07-24 广东理工学院 瓷砖检测系统
EP3801932B1 (en) * 2018-06-07 2023-07-19 Wilco AG Inspection process and system
JP6767432B2 (ja) * 2018-06-11 2020-10-14 ファナック株式会社 縫い目検査装置
JP7053417B2 (ja) * 2018-09-13 2022-04-12 キオクシア株式会社 欠陥検査装置および欠陥検査方法
US10902620B1 (en) * 2019-04-18 2021-01-26 Applied Materials Israel Ltd. Registration between an image of an object and a description
CN112308816B (zh) * 2019-07-23 2024-02-06 纬创资通股份有限公司 影像辨识装置、影像辨识方法及其存储介质
CN113804244B (zh) * 2020-06-17 2024-06-25 富联精密电子(天津)有限公司 缺陷分析方法及装置、电子装置及计算机可读存储介质
CN112036514B (zh) * 2020-11-04 2021-07-13 腾讯科技（深圳）有限公司 一种图像分类方法、装置、服务器及计算机可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004534A1 (ja) * 2009-07-09 2011-01-13 株式会社 日立ハイテクノロジーズ 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4916116B2 (ja) * 2005-02-01 2012-04-11 株式会社ホロン パターン特定方法およびパターン特定装置
US20070053583A1 (en) 2005-09-08 2007-03-08 Advanced Mask Inspection Technology Inc. Image correcting apparatus, pattern inspection apparatus, and image correcting method, and reticle
JP2007102153A (ja) * 2005-09-08 2007-04-19 Advanced Mask Inspection Technology Kk 画像補正装置、パターン検査装置、画像補正方法、及びレチクル
JP5068591B2 (ja) 2007-06-29 2012-11-07 株式会社日立ハイテクノロジーズ 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム
US8980651B2 (en) * 2011-09-30 2015-03-17 Tokyo Electron Limited Overlay measurement for a double patterning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004534A1 (ja) * 2009-07-09 2011-01-13 株式会社 日立ハイテクノロジーズ 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム

Also Published As

Publication number Publication date
US9881365B2 (en) 2018-01-30
US20150213596A1 (en) 2015-07-30
KR20140147850A (ko) 2014-12-30
WO2013161577A1 (ja) 2013-10-31
JP2013225618A (ja) 2013-10-31
JP6080379B2 (ja) 2017-02-15

Similar Documents

Publication Publication Date Title
KR101760559B1 (ko) 반도체 결함 분류 장치 및 반도체 결함 분류 장치용 프로그램을 기록한 비일시적인 컴퓨터 판독 가능 기록 매체
US7681159B2 (en) System and method for detecting defects in a semiconductor during manufacturing thereof
US8595666B2 (en) Semiconductor defect classifying method, semiconductor defect classifying apparatus, and semiconductor defect classifying program
JP5479782B2 (ja) 欠陥画像処理装置、欠陥画像処理方法、半導体欠陥分類装置および半導体欠陥分類方法
JP5021503B2 (ja) パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
JP5081590B2 (ja) 欠陥観察分類方法及びその装置
JP5444092B2 (ja) 検査方法およびその装置
JP5357725B2 (ja) 欠陥検査方法及び欠陥検査装置
TW202012920A (zh) 晶圓檢查方法以及晶圓檢查系統
US8675949B2 (en) Reviewed defect selection processing method, defect review method, reviewed defect selection processing tool, and defect review tool
US20140226893A1 (en) Method and System for Image-Based Defect Alignment
TW201712774A (zh) 診斷半導體晶圓之方法以及系統
JP5323457B2 (ja) 観察条件決定支援装置および観察条件決定支援方法
US12062166B2 (en) Method and system for diagnosing a semiconductor wafer
US20130283227A1 (en) Pattern review tool, recipe making tool, and method of making recipe
JP5469704B2 (ja) 欠陥解析装置、欠陥解析方法および欠陥解析プログラム
JP2013236031A (ja) 欠陥分類装置、欠陥分類方法
JP2002134569A (ja) テストデータ解析装置、テストデータ解析方法および記録媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant