JP4734002B2 - 検査システム及び半導体装置の製造方法 - Google Patents
検査システム及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4734002B2 JP4734002B2 JP2005075410A JP2005075410A JP4734002B2 JP 4734002 B2 JP4734002 B2 JP 4734002B2 JP 2005075410 A JP2005075410 A JP 2005075410A JP 2005075410 A JP2005075410 A JP 2005075410A JP 4734002 B2 JP4734002 B2 JP 4734002B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- group
- groups
- lots
- recipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
リソグラフィ後の検査工程における線幅計測の目的は、(1)計測結果から次ロットの露光条件を求めること、(2)次工程に不良ロットを流さないこと、の2点である。
本発明の変形例に係る検査システムは、図7に示すように、解析手段13に測定点数算出部131を含む点が、図1に示す検査システムと異なる。分類手段11、検査選択手段12、解析手段13及び検査レシピ作成手段14は、図1と同様に、コンピュータシステムの演算記憶部(CPU)1の一部として構成してもよいし、LAN等で結ぶことにより、それぞれ専用のハードウェアで構成してもよい。
Nw={(σ2w*N/σ2f*σ2s*σ2p)}1/4 ・・・(1)
Nf={(σ2f*N/σ2w*σ2s*σ2p)}1/4 ・・・(2)
Ns={(σ2s*N/σ2w*σ2f*σ2p)}1/4 ・・・(3)
Np={(σ2p*N/σ2w*σ2f*σ2s)}1/4 ・・・(4)
ここで、Nは全サンプリング点数を示し、N=Nw・Nf・Ns・Npである。解析手段13は、例えば、次に計測するグループBの全サンプリング数Nを120として、それぞれのサンプリング数Nw,Nf,Ns,Npを算出する。なお、全サンプリング数Nが120点の場合の計測時間は、検査装置6a,6b,6c,・・・として1点当たりの計測時間が2.5秒のスキャッタロメトリ等を用いた場合に300秒となる。図7の検査レシピ作成手段14は、解析手段13が解析した解析情報に基づいて、次に検査するグループの検査領域、検査装置の種類及びサンプリング数Nw,Nf,Ns,Np等を含む検査レシピ60を作成する。
本発明は上記の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
2…データ記憶装置
3…入力装置
4…出力装置
5…プログラム記憶装置
6a…検査装置
6a,6b,6c…検査装置
6b…検査装置
11…分類手段
12…検査選択手段
13…解析手段
14…検査レシピ作成手段
21…分類記憶部
22…検査記憶部
23…解析記憶部
24…検査レシピ記憶部
60…検査レシピ
Claims (4)
- 複数のロットを該複数のロットにそれぞれ付された識別番号に応じて複数のグループに分類する分類手段と、
前記複数のグループの検査装置を前記複数のグループ毎に選択する検査選択手段と、
前記複数のグループ内の第1グループの不良を、第1の基準で選択された検査位置について前記検査装置を用いて検査した結果を解析する解析手段と、
前記第1の基準とは異なる基準により検査位置を選択して、前記解析手段による解析の結果に基づいて、前記複数のグループ内の前記第1グループの次に検査する第2グループの検査レシピを作成する検査レシピ作成手段
とを備え、
前記検査レシピ作成手段は、前記第1グループの前記不良の分布に基づいて、前記第2グループの前記検査位置を選択するための前記検査レシピを作成することを特徴とする検査システム。 - 前記検査装置は、前記ロットに含まれる被処理基体上に形成されたパターンの寸法を計測することを特徴とする請求項1に記載の検査システム。
- 複数のロットを該複数のロットにそれぞれ付された識別番号に応じて複数のグループに分類する分類手段と、
前記複数のグループの検査装置を前記複数のグループ毎に選択する検査選択手段と、
前記複数のグループ内の第1グループの不良を、第1の基準で選択された検査位置について前記検査装置を用いて検査した結果を解析する解析手段と、
前記第1の基準とは異なる基準により検査位置を選択して、前記解析手段による解析の結果に基づいて、前記複数のグループ内の前記第1グループの次に検査する第2グループの検査レシピを作成する検査レシピ作成手段
とを備え、
前記検査装置は、前記ロットに含まれる被処理基体上に形成されたパターンの寸法を計測することを特徴とする検査システム。 - 複数の被処理基体からなるロットを単位として、複数の前記ロットにより前記被処理基体上に処理を施す工程と、
前記複数のロットを該複数のロットにそれぞれ付された識別番号に応じて複数のグループに分類する工程と、
前記複数のグループの検査装置をそれぞれ選択する工程と、
前記複数のグループ内の第1グループの不良を、第1の基準で選択された検査位置について検査する工程と、
前記検査の結果を解析する工程と、
前記第1の基準とは異なる基準により検査位置を選択し、前記解析の結果に基づいて、前記第1グループの次に検査する第2グループの検査レシピを作成し、作成した前記検査レシピに基づいて前記第2グループの不良を検査する工程
とを含み、
前記第2グループの不良を検査する工程は、前記第1グループの前記不良の分布に基づいて、前記第2グループの前記検査位置を選択するための前記検査レシピを作成することを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005075410A JP4734002B2 (ja) | 2005-03-16 | 2005-03-16 | 検査システム及び半導体装置の製造方法 |
US11/373,986 US7629550B2 (en) | 2005-03-16 | 2006-03-14 | System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices |
US12/588,685 US7982155B2 (en) | 2005-03-16 | 2009-10-23 | System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005075410A JP4734002B2 (ja) | 2005-03-16 | 2005-03-16 | 検査システム及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261327A JP2006261327A (ja) | 2006-09-28 |
JP4734002B2 true JP4734002B2 (ja) | 2011-07-27 |
Family
ID=37082161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005075410A Expired - Fee Related JP4734002B2 (ja) | 2005-03-16 | 2005-03-16 | 検査システム及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7629550B2 (ja) |
JP (1) | JP4734002B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8670115B2 (en) | 2008-12-26 | 2014-03-11 | Hitachi High-Technologies Corporation | Inspection method and inspection apparatus |
US10522427B2 (en) * | 2011-07-06 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Techniques providing semiconductor wafer grouping in a feed forward process |
NL2009853A (en) | 2011-12-23 | 2013-06-26 | Asml Netherlands Bv | Methods and apparatus for measuring a property of a substrate. |
CN103357596A (zh) * | 2012-04-09 | 2013-10-23 | 中电电气(上海)太阳能科技有限公司 | 一种光伏组件电流分档方法 |
CN107138435B (zh) * | 2017-07-12 | 2023-08-08 | 富士电机(中国)有限公司 | 功率半导体器件的分类系统和分类方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231911A (ja) * | 2001-02-06 | 2002-08-16 | Canon Inc | Soi基体の欠陥検出方法 |
JP2003329741A (ja) * | 2002-05-16 | 2003-11-19 | Toshiba Microelectronics Corp | 半導体製品の管理システム |
JP2004296676A (ja) * | 2003-03-26 | 2004-10-21 | Renesas Technology Corp | 半導体装置の品質管理方法 |
JP2005175052A (ja) * | 2003-12-09 | 2005-06-30 | Tokyo Electron Ltd | 基板処理装置の制御方法及び基板処理装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997035337A1 (en) * | 1996-03-19 | 1997-09-25 | Hitachi, Ltd. | Process control system |
JP4250347B2 (ja) * | 2000-08-21 | 2009-04-08 | 株式会社東芝 | 不良クラスタリング検索方法、不良クラスタリング検索装置、不良クラスタリング検索プログラムを格納した記録媒体、救済回路最適化方法、工程管理方法、クリーンルーム管理方法、半導体装置の製造方法、問題工程及び問題装置の抽出方法、問題工程及び問題装置の抽出プログラムを格納した記録媒体、問題工程及び問題装置の抽出装置、及び検索母体のスクラップ判断方法 |
US7395170B2 (en) * | 2001-05-24 | 2008-07-01 | Test Advantage, Inc. | Methods and apparatus for data analysis |
EP1479025B1 (en) * | 2001-05-24 | 2010-09-29 | Test Advantage, Inc. | Methods and apparatus for semiconductor testing |
US8417477B2 (en) * | 2001-05-24 | 2013-04-09 | Test Acuity Solutions, Inc. | Methods and apparatus for local outlier detection |
US6781363B2 (en) * | 2001-06-21 | 2004-08-24 | Han-Ping Chen | Memory sorting method and apparatus |
JP3904419B2 (ja) | 2001-09-13 | 2007-04-11 | 株式会社日立製作所 | 検査装置および検査システム |
JP2004012365A (ja) | 2002-06-10 | 2004-01-15 | Nikon Corp | 基板検査システムおよび基板検査方法 |
JP4174399B2 (ja) | 2003-09-24 | 2008-10-29 | 株式会社東芝 | 検査システム,検査方法,及び電子装置の製造方法 |
-
2005
- 2005-03-16 JP JP2005075410A patent/JP4734002B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-14 US US11/373,986 patent/US7629550B2/en not_active Expired - Fee Related
-
2009
- 2009-10-23 US US12/588,685 patent/US7982155B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231911A (ja) * | 2001-02-06 | 2002-08-16 | Canon Inc | Soi基体の欠陥検出方法 |
JP2003329741A (ja) * | 2002-05-16 | 2003-11-19 | Toshiba Microelectronics Corp | 半導体製品の管理システム |
JP2004296676A (ja) * | 2003-03-26 | 2004-10-21 | Renesas Technology Corp | 半導体装置の品質管理方法 |
JP2005175052A (ja) * | 2003-12-09 | 2005-06-30 | Tokyo Electron Ltd | 基板処理装置の制御方法及び基板処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US7982155B2 (en) | 2011-07-19 |
US7629550B2 (en) | 2009-12-08 |
JP2006261327A (ja) | 2006-09-28 |
US20100068833A1 (en) | 2010-03-18 |
US20060226053A1 (en) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI784018B (zh) | 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法 | |
US9201022B2 (en) | Extraction of systematic defects | |
TWI603409B (zh) | 用於半導體檢查處方創建、缺陷檢閱及計量之適應性取樣 | |
JP5965467B2 (ja) | 検査データと組み合わせて設計データを使用するための方法及びシステム | |
US9401014B2 (en) | Methods and systems for utilizing design data in combination with inspection data | |
US6393602B1 (en) | Method of a comprehensive sequential analysis of the yield losses of semiconductor wafers | |
US8139843B2 (en) | Methods and systems for utilizing design data in combination with inspection data | |
JP4990548B2 (ja) | 半導体装置の製造方法 | |
JP4664708B2 (ja) | 欠陥レビューシステム、欠陥レビュー方法、及び電子装置の製造方法 | |
US7897297B2 (en) | Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask | |
JP3175765B2 (ja) | 半導体ウエハーの検査方法 | |
JP4734002B2 (ja) | 検査システム及び半導体装置の製造方法 | |
US7445945B1 (en) | Method and apparatus for dynamic adjustment of a sampling plan based on wafer electrical test data | |
Chao et al. | Scatterometry-based defect detection for DSA in-line process control | |
Perez | Risk minimization through metrology in semiconductor manufacturing | |
JP2005044840A (ja) | 検査データの解析プログラム、検査装置、レビュー装置、歩留り解析装置 | |
TWI820680B (zh) | 用於模型化邏輯結構之有效單元近似的方法和裝置 | |
JP2005142384A (ja) | 検査データ解析プログラム | |
Ridane et al. | Large field of view metrology: detecting critical edge placement error signatures not seen with small field of view in an HVM environment | |
Engbrecht et al. | An approach for improving yield with intentional defects | |
US7502702B1 (en) | Method and apparatus for dynamic adjustment of sensor and/or metrology sensitivities | |
Warrick et al. | Application of intentional defect arrays for assessing wafer inspection tool capabilities | |
JP2004281482A (ja) | 半導体ウェハ検査装置及び検査方法及び半導体装置 | |
JP2009188099A (ja) | 欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |