JP4174399B2 - 検査システム，検査方法，及び電子装置の製造方法 - Google Patents

検査システム，検査方法，及び電子装置の製造方法 Download PDF

Info

Publication number
JP4174399B2
JP4174399B2 JP2003332214A JP2003332214A JP4174399B2 JP 4174399 B2 JP4174399 B2 JP 4174399B2 JP 2003332214 A JP2003332214 A JP 2003332214A JP 2003332214 A JP2003332214 A JP 2003332214A JP 4174399 B2 JP4174399 B2 JP 4174399B2
Authority
JP
Japan
Prior art keywords
inspection
sample
confidence interval
population
extraction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003332214A
Other languages
English (en)
Other versions
JP2005101224A (ja
Inventor
昌史 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003332214A priority Critical patent/JP4174399B2/ja
Priority to US10/947,259 priority patent/US7047147B2/en
Publication of JP2005101224A publication Critical patent/JP2005101224A/ja
Priority to US11/377,250 priority patent/US7184913B2/en
Priority to US11/387,701 priority patent/US7103503B2/en
Application granted granted Critical
Publication of JP4174399B2 publication Critical patent/JP4174399B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G05B23/024—Quantitative history assessment, e.g. mathematical relationships between available data; Functions therefor; Principal component analysis [PCA]; Partial least square [PLS]; Statistical classifiers, e.g. Bayesian networks, linear regression or correlation analysis; Neural networks
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • G05B23/0264—Control of logging system, e.g. decision on which data to store; time-stamping measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は，半導体装置の製造工程における検査システム，検査方法，及びこれらを用いた電子装置の製造方法に関する。
半導体装置の製造工程には，成膜，リソグラフィ，エッチング等の様々なプロセスがある。各プロセスが終了した後には，所望の加工が施されているか否かを判断する検査が行われる。検査の例としては，ＣＶＤやスパッタ等の成膜プロセス後に行われる膜厚計測，リソグラフィ後に行われる合わせずれ検査，リソグラフィ及びエッチング後に行われる寸法計測等がある。
このような検査において要求されるものは，言うまでもなくデータの精度である。即ち，膜厚や寸法等の平均値，ばらつき等を正確に求めることが最も重要である。しかし，製造過程にあるチップ領域の全数検査は現実的には不可能であり，通常は，幾つかのチップ領域，或いはウェーハを適当に抜き取って標本検査を行う（例えば，非特許文献１参照。）。例えば通常のリソグラフィでは，２５枚程度のウェーハから構成されたロットを一つの処理単位とする。これらのロットを検査する合わせずれ検査においては，各ロットの中から多くとも５枚程度のウェーハを抜き取り，１枚のウェーハ当たり１０個程度のチップ領域を選択して合わせずれを計測し，計測した値をロットの平均値として取り扱う。このような標本検査により求めた平均値は，統計学で言うところの「標本平均」であり，ロット全体（母集団）の平均（母平均）の推定量である。
今，ロット内の合わせずれが正規分布N(μ, σ2）に従うと仮定する（μは母平均，σは既知の標準偏差）。ｎ点の標本により求めた標本平均ｘから，母平均μを推定する場合において区間推定の考えを利用すると，母平均μが９５％の確率で存在する範囲（９５％信頼区間）は，
ｘ−１．９６σ／（ｎ）1/2＜μ＜ｘ＋１．９６σ／（ｎ）1/2 ・・・（１）
となる。
ハリーＪ．レビンソン（Harry J. Levinson）著,「リソグラフィプロセスコントロール（Lithography Process Control）」，（米国），SPIE，１９９９年２月１日，ｐ.２７−４１
式（１）を用いた場合においては，ロットの標準偏差σと標本数ｎにより信頼区間の幅が変化するため，母平均μの推定精度が変動する。特に，標準偏差σが大きく標本数ｎが小さい場合は，母平均μの推定精度が悪くなるので，プロセス能力の把握やコントロールに悪影響を及ぼす。一方，一定の標本数ｎで検査を行う場合は，各ロットの標準偏差σによりデータの信頼区間がまちまちになる。このため，精度の高いプロセス管理を行うためには不都合である。
本発明は，上記した従来技術の欠点を除くためになされたものであって，その目的とするところは，プロセス能力や各ロットのばらつき（標準偏差σ）に関わらず，一定の精度を保った状態で検査可能な検査システム，検査方法，及びこれらを用いた電子装置の製造方法を提供することである。
上記目的を解決するために，本発明の第１の特徴は，（イ）母集団の中から標本となる試料を選択的に抽出し，抽出された試料の製品特性を検査する検査装置と，（ロ）試料を検査するための検査情報及び検査装置の検査結果を解析するための解析情報を格納する主記憶装置と，（ハ）解析情報に基づいて，検査結果の標本平均及び標本標準偏差を解析する統計データ解析部と，（ニ）標本平均及び標本標準偏差の解析結果を用いて母集団の信頼区間を解析する信頼区間解析部と，（ホ）信頼区間と信頼区間許容値とを比較する信頼区間比較手段と，（ヘ）信頼区間が信頼区間許容値を上回った場合に，検査装置が再検査する試料の抽出数を増加させる抽出数算出手段と，（ト）増加後の抽出数と抽出数上限値とを比較し，試料を再検査するか否かを判定する抽出数比較手段とを備える半導体装置の製造工程における検査システムであることを要旨とする。
本発明の第２の特徴は，（イ）検査装置が，母集団の中から標本となる試料を抽出し，抽出された試料の製品特性を検査するステップと，（ロ）試料を検査するための検査情報及び検査装置の検査結果を解析するための解析情報を主記憶装置に格納するステップと，（ハ）統計データ解析部が，解析情報に基づいて，検査結果の標本平均及び標本標準偏差を解析するステップと，（ニ）信頼区間解析部が，標本平均及び標本標準偏差を用いて母集団の信頼区間を解析するステップと，（ホ）信頼区間比較手段が，信頼区間と信頼区間許容値とを比較するステップと，（ヘ）抽出数算出手段が，信頼区間が信頼区間許容値を上回った場合に，検査装置が再検査する試料の抽出数を増加させるステップと，（ト）抽出数比較手段が，増加後の抽出数と抽出数上限値とを比較し，試料を再検査するか否かを判定するステップとを備える半導体装置の製造工程における検査方法であることを要旨とする。
本発明の第３の特徴は，特定の製造工程とその製造工程の結果を検査するインライン検査工程とを一組とした製造検査段階を複数回，順次繰り返して電子装置を製造する方法であって，インライン検査のそれぞれは，（イ）検査装置が製造検査段階が対象とする製造工程を経たロットの中から被検査対象試料を選択的に抽出し，抽出された被検査対象試料の製造工程に起因した特性を検査する工程と，（ロ）被検査対象試料を検査するための検査情報及び検査結果を解析するための解析情報を主記憶装置に格納する工程と，（ハ）統計データ解析部が，解析情報に基づいて，検査結果の標本平均及び標本標準偏差を解析する工程と，（ニ）信頼区間解析部が，標本平均及び標本標準偏差を用いて，ロットの信頼区間を解析する工程と，（ホ）信頼区間比較手段が，信頼区間と信頼区間許容値とを比較する工程と，（ヘ）抽出数算出手段が，信頼区間が信頼区間許容値を上回った場合に，検査装置が再検査する被検査対象試料の抽出数を増加させる工程と，（ト）抽出数比較手段が，増加後の抽出数と抽出数上限値とを比較し，被検査対象試料を再検査するか否かを判定する工程と，（チ）抽出数比較手段の判定結果に基づいて，次の製造検査段階に進む，若しくは検査中止をし，製造工程を中止する工程とを備える電子装置の製造方法であることを要旨とする。
本発明によれば，プロセス能力や各ロットのばらつきに関わらず，一定の精度を保った状態で検査可能な検査システム，検査方法，及びこれらを用いた電子装置の製造方法が提供できる。
次に，図面を参照して，本発明の第１及び第２の実施の形態を説明する。以下の図面の記載において，同一又は類似の部分には同一又は類似の符号を付している。また，図面は模式的なものであり，厚みと平均寸法の関係，各層の厚みの比率等は現実のものとは異なることに留意すべきである。また，図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。以下に示す第１及び第２の実施の形態は，この発明の技術的思想を具体化するための装置や方法を例示するものであって，この発明の技術的思想は構成部品の材質，形状，構造，配置等を下記のものに特定するものではない。この発明の技術的思想は，特許請求の範囲において種々の変更を加えることができる。
（第１の実施の形態）
本発明の第１の実施の形態に係る検査システムは，図１に示すように，検査装置１，主記憶装置３，中央処理装置（ＣＰＵ）５，入力装置７，出力装置９，プログラム記憶装置１１，及びデータ記憶装置１３を備える。主記憶装置３は，検査情報記憶部３１，解析情報記憶部３２，及び乱数記憶部３３を有する。ＣＰＵ５は，検査情報取得手段５１，検査結果解析手段５２，信頼区間比較手段５３，抽出数算出手段５４，抽出数比較手段５５，及び作業中止警告手段５６を有する。
検査装置１は，例えば図２に示すようなロットＬj（母集団）の中からウェーハ（試料）１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・を選択的に抽出し，抽出されたウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・の製品特性を検査する。ウェーハ１０ａの表面には，図３に示すように，複数のチップ領域Ｑ11，Ｑ12，Ｑ13，Ｑ14，・・・・・がそれぞれ形成されている。ウェーハ１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・も同様である。図１に示す検査装置１は，チップ領域１０11，１０12，１０13，１０14，・・・・・それぞれのパターンのリソグラフィ後の合わせずれや，トランジスタ，配線，コンタクトホール等の半導体装置の回路パターン，膜厚，溝の深さ等の寸法，電気的特性等を計測する。検査装置１の具体的な構成は特に限定されないが，例えば光学式合わせずれ検査装置，走査型電子顕微鏡，透過型電子顕微鏡，集束イオンビーム装置，原子間力顕微鏡，電気的特性測定装置等が利用可能である。
図１に示す検査情報記憶部３１は，検査装置１が図２に示したウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・を選択的に抽出し，製品特性を検査するための検査情報を格納する。検査情報記憶部３１は，抽出数記憶部３１ａ，抽出順位記憶部３１ｂ，信頼区間許容値記憶部３１ｃ，及び抽出数上限値記憶部３１ｄを有する。抽出数記憶部３１ａは，入力装置７から入力されたウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・の抽出数ａを格納する。抽出順位記憶部３１ｂは，入力装置７から入力されたウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・を優先的に抽出するための抽出順位を格納する。信頼区間許容値記憶部３１ｃは，入力装置７から入力された信頼区間の推定精度の許容値（後述する９５％信頼区間許容値ｃ0）を格納する。抽出数上限値記憶部３１ｄは，入力装置７から入力されたウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・の抽出数の上限値を格納する。
解析情報記憶部３２は，検査装置１が検査したチップ領域の製品特性等の検査結果を解析するための解析情報を格納する。解析情報記憶部３２は，統計データ解析情報記憶部３２ａ及び信頼区間解析情報記憶部３２ｂを有する。統計データ解析情報記憶部３２ａは，検査装置１が検査したロットＬjの検査結果から，統計データとなるロットＬjの母平均μ及び標本標準偏差ｓを解析するための解析式を格納する。信頼区間解析情報記憶部３２ｂは，例えば，ロットＬj（ｊ=１〜ｍ）のｎ点の標本から，母平均μの「９５％信頼区間」を解析するための９５％信頼区間ｃを求める解析式：
ｃ＝２．２６ｓ／（ｎ−１）1/2 ・・・（２）
或いは次式：
ｃ＝１．９６ｓ／ｎ1/2 ・・・（３）
を格納する。（２）式は，検査装置１が検査するロットＬjの母平均μの標準偏差σが，検査前に未知の場合に利用可能である。一方，（３）式は，検査するロットの母平均μの標準偏差σが，検査前に既知の場合に利用可能である。また，上述した「９５％信頼区間」とは，「ロットの母平均μの真の値が９５％の確率で存在する範囲」のことであり，標本平均をｘとすると，
ｘ−ｃ≦μ≦ｘ＋ｃ ・・・（４）
となる。
（３）式を用いた標本検査の具体例として，各ロットＬj（ｊ=１〜ｍ）の標準偏差σにおける母平均μの９５％信頼区間ｃ（片側）と標本数ｎの関係を図５に示す。図５に示す例は，検査装置１として走査型顕微鏡を使用し，ウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・上のチップ領域Ｑ11，Ｑ12，Ｑ13，Ｑ14，・・・・・それぞれのパターンの微小寸法（ＣＤ）の計測をモチーフとした結果を示す。検査装置１によるウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・の抽出は偏りなく行われ，ロットの標準偏差σは正規分布Ｎ（μ，σ2）に従うと仮定する。図５によれば，検査装置１が検査する標本数ｎを増やすことにより，標準偏差σの大小に関わらず９５％信頼区間ｃを小さく制御できることが理解できる。
さらに，検査装置１が検査したチップ領域Ｑ11，Ｑ12，Ｑ13，Ｑ14，・・・・・のパターンの微小寸法の標本平均ｘが１３０ｎｍ，標本標準偏差ｓが１４ｎｍ，標本数ｎが３０点である場合を仮定する。上述の値を（３）式に代入すると，検査結果から得られる９５％信頼区間ｃは，図５に示すように，５．０ｎｍとなる。この場合，ロットの母平均μが９５％の確率で存在する範囲は，（４）式に代入すると，１３０±５ｎｍとなる。一方，微小寸法の標準偏差σが１４ｎｍ，標本数ｎが５０点の場合に（３）を用いると，９５％信頼区間ｃは３．９ｎｍとなる。この場合，ロットの母平均μが９５％の確率で存在する範囲は，１３０±３．８ｎｍとなる。以上の結果より，（２）式及び（３）式を用いた標本調査方法によれば，標本数ｎを多くするほど９５％信頼区間ｃが小さくなり，母平均μの信頼区間の推定精度が高く制御できることが理解できる。
図５を見てわかるように，標準偏差σの値が小さくなるほど９５％信頼区間ｃは小さくなる。このため，標準偏差σの値が小さい場合においては，標準偏差σの値が大きい場合に比べて標本数ｎを増加しなくても，一定の検査精度を維持できることがわかる。母平均μの存在する割合（信頼度）は，上述した９５％が好適であるが，ユーザが求める精度に応じて決定すれば良い。
乱数記憶部３３は，ウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・の抽出数を任意に増加させるための乱数を格納する。
検査結果解析手段５２は，検査装置１が検査した検査結果の統計データ及び信頼区間を解析する。検査結果解析手段５２は，統計データ解析部５２ａ及び信頼区間解析部５２ｂを有する。統計データ解析部５２ａは，統計データ解析情報記憶部３２ａに格納された解析情報に基づいて，検査装置１が検査したウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・の製品特性から，ロットＬjの母平均μ及び標本標準偏差ｓを解析する。信頼区間解析部５２ｂは，信頼区間解析情報記憶部３２ｂに格納された解析式（（２）又は（３）式）に基づいて，統計データ解析部５２ａにより解析された母平均μ及び標本標準偏差ｓからロットＬjの母平均μの９５％信頼区間ｃを解析する。信頼区間比較手段５３は，信頼区間許容値記憶部３１ｃに格納された９５％信頼区間許容値ｃ0と，信頼区間解析部５２ｂにより解析された９５％信頼区間ｃとを比較する。ここで，「９５％信頼区間許容値ｃ0」とは，ロットの母平均μの真の値が９５％の確率で存在する範囲の幅（９５％信頼区間ｃ）の上限値を指す。
抽出数算出手段５４は，乱数記憶部３３に格納された乱数，及び抽出数記憶部３１ａに格納された抽出数ａに基づいて，検査装置１が抽出するウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・の数をランダムに算出する。抽出数比較手段５５は，抽出数算出手段５４が算出した抽出数ａと抽出数上限値記憶部３１ｄに格納された抽出数上限値ａmaxとを比較する。作業中止警告手段５６は，抽出数算出手段５４が算出した抽出数ａが抽出数上限値ａmaxより多い場合に検査作業を中止する旨を出力装置９を介して警告する。
入力装置７としては，キーボード，マウス等が使用可能である。出力装置９としては，液晶表示装置（ＬＣＤ），発光ダイオード（ＬＥＤ），パネル，エレクトロルミネッサンス（ＥＬ）パネル等が使用可能である。プログラム記憶装置１１は，ＣＰＵ５に接続された装置間のデータ送受信の制御等をＣＰＵ５に実行させるためのプログラムを保存する。データ記憶装置１３は，ＣＰＵ５の演算過程のデータを一時的に保存する。
次に，図１に示す検査システムの検査方法について図４のフローチャートを用いて説明する。
（イ）まず，ステップＳ１００において，図２に示すようなロットＬjの中からウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・を選択的に抽出するための抽出数ａ，抽出順位，信頼区間許容値ｃ0，及び抽出数上限値ａmaxが，図１に示した入力装置７を介して検査情報記憶部３１の抽出数記憶部３１ａ，抽出順位記憶部３１ｂ，信頼区間許容値記憶部３１ｃ，及び抽出数上限値記憶部３１ｄにそれぞれ格納される。例えば，ウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・の抽出数ａが５点，ロットＬjの信頼区間許容値ｃ0が５ｎｍ，抽出数上限値ａmaxが２０点であり，ウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・の抽出順位が，例えば図２に示すように１０ａ，１０ｆ，１０ｄ，１０ｂ，１０ｃ，１０ｅ・・・・・である場合，これらの検査情報は入力装置７を介して抽出数記憶部３１ａ，抽出順位記憶部３１ｂ，信頼区間許容値記憶部３１ｃ，抽出数上限値記憶部３１ｄにそれぞれ格納される。図示は省略したが，ウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・１枚当たりに検査するチップ領域数ｙ，検査対象の総数となる標本数ｎ（ｎ＝ａ×ｙ）も，入力装置７を介して主記憶装置３に格納しておく。
（ロ）続いて，検査結果から統計データを解析するための統計データ解析情報，及びロットＬj全体の９５％信頼区間ｃを解析するための信頼区間解析情報が，入力装置７を介して解析情報記憶部３２の統計データ解析情報記憶部３２ａ及び信頼区間解析情報記憶部３２ｂにそれぞれ格納される。例えば，検査対象となるロットＬjが正規分布に従う場合，検査結果の母平均μ及び標本標準偏差ｓを解析するための解析式が，入力装置７から統計データ解析情報記憶部３２ａに格納される。ロットＬjの母平均μの９５％信頼区間ｃを解析するための（２）式及び（３）式は，入力装置７を介して信頼区間解析情報記憶部３２ｂに格納される。
（ハ）次に，ステップＳ１０２において，図１に示す検査情報取得手段５１が，検査装置１の検査条件となる標本数ｎ，ウェーハの抽出数ａ，抽出順位等の検査情報を，抽出数記憶部３１ａ及び抽出順位記憶部３１ｂからそれぞれ取得する。続いて，ステップＳ１０４において，検査情報取得手段５１が取得した検査条件に基づいて，検査装置１が図２に示すようなロットＬj中のウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・を選択的に抽出し，製品特性を検査する。例えば，図２に示すロットＬjの抽出数ａが５，抽出順位が１０ａ，１０ｆ，１０ｄ，１０ｂ，１０ｃ，１０ｅ・・・・・と設定されている場合，検査装置１は，図２に示すウェーハ１０ａに形成されたチップ領域Ｑ11，Ｑ12，Ｑ13，Ｑ14，・・・・・の製品特性をまず検査し，続いてウェーハ１０ｆ，１０ｄ，１０ｂ，１０ｃの順に検査する。得られた検査結果は，データ記憶装置１３に格納される。
（ニ）次に，ステップＳ１０６において，図１に示す検査結果解析手段５２の統計データ解析部５２ａが検査装置１の検査結果を取得し，統計データ解析情報記憶部３２ａに格納された解析式又は解析プログラムに基づいて検査結果の標本平均ｘ及び標本標準偏差ｓを解析する。
（ホ）続いて，ステップＳ１０８において，信頼区間解析部５２ｂが，信頼区間解析情報記憶部３２ｂに格納された（２）式又は（３）式に基づいて，ステップＳ１０６において解析された母平均μ及び標本標準偏差ｓから図２に示すロットＬj全体の９５％信頼区間ｃを解析する。ここで，検査対象であるロットの標本標準偏差ｓが検査前から既知である場合には，信頼区間解析部５２ｂは（２）式を用いて解析する。一方，ロット全体の標本標準偏差ｓが検査前に判定不可能な場合には，信頼区間解析部５２ｂは（３）式を用いて解析する。
（ヘ）次に，ステップＳ１１０において，信頼区間比較手段５３は，信頼区間解析部５２ｂにより解析された信頼区間ｃと，検査情報記憶部３１の信頼区間許容値記憶部３１ｃに格納された信頼区間許容値ｃ0とを比較する。信頼区間ｃが信頼区間許容値ｃ0を下回った場合は，信頼区間ｃが精度良く推定されていると判断し，検査装置１による検査を終了する。一方，信頼区間ｃが信頼区間許容値ｃ0を上回った場合は，信頼区間ｃが精度良く推定されていないと判断し，ステップＳ１１２へ進む。
（ト）次に，ステップＳ１１２において，抽出数算出手段５４は，乱数記憶部３３から読み込んだ１以上の乱数と抽出数記憶部３１ａに格納された抽出数とを乗算し，検査装置１が再検査するためのウェーハの抽出数をステップＳ１０４において抽出した抽出数より増加させる。抽出数算出手段５４の抽出数の算出方法は，上述した方法に限定されない。例えば，抽出数算出手段５４は，主記憶装置３に予め記憶させた増加点数幅の値に基づいて，ウェーハの抽出数を一定数ずつ増加させても良い。
（チ）次に，ステップＳ１１４において，抽出数比較手段５５は，抽出数算出手段５４が増加した抽出数ａと，検査情報記憶部３１の抽出数上限値記憶部３１ｄに格納された抽出数上限値とａmaxを比較する。抽出数ａが抽出数上限値ａmaxに比べて小さい場合はステップＳ１０２へ進み，ステップＳ１０４において検査装置１による再検査を行う。一方，抽出数ａが抽出数上限値ａmaxに比べて小さい場合はステップＳ１１６へ進む。ステップＳ１１６において，作業中止警告手段５６は，検査装置１による検査を中止する旨の警告内容を出力装置７に表示させ，検査を終了する。
本発明の第１の実施の形態に係る検査方法によれば，検査装置１がロットから選択的に抽出し検査したウェーハの統計データ（標本平均ｘ，標本標準偏差ｓ）から，母集団であるロットの９５％信頼区間ｃが逐次解析される。９５％信頼区間ｃが予め設定された９５％信頼区間許容値ｃ0より大きければ，検査装置１が検査するウェーハの抽出数ａを増加させて再検査を行うことにより，９５％信頼区間ｃを再解析するので，各ロットの信頼区間の幅を一定値以下となるように制御できる。このため，プロセスや検査対象のばらつき（標準偏差σ）に関わらず，常に一定以上の検査精度を維持できる。
プロセスや検査装置１そのものの標準偏差σが大きい場合に高い検査精度を得ようとすると，通常より多くの検査が必要になる場合がある。しかし，あまりに多くのウェーハを抽出し検査することは，検査装置１のスループットやコストの観点から現実的なものではない。第１の実施の形態に係る検査方法においては，抽出数許容値ａmaxを超えても９５％信頼区間ｃが予め設定された９５％信頼区間許容値ｃ0より小さくならない場合には検査作業を中止し，中止状況を出力装置９を介してユーザに警告するので，検査装置１又は製造プロセスの検査不良が早期に発見できる。
図１に示す検査システムを用いて検査を行った場合の各ロットの母平均μの推移及び標本数ｎのシミュレーション結果を図６〜図８に示す。図６〜図８に示す例においては，１枚のウェーハが４０点のチップ領域を備え，２５枚のウェーハから１ロットＬjが構成されている。このロットＬj（ｊ=１〜ｍ）を全部で５０ロット（ｍ=５０）ロット検査した結果を示す。比較例として，１ロット中の全チップ領域，即ち４０×２５＝１０００チップ領域のパターンの微小寸法（線幅）を走査型電子顕微鏡により計測し，その平均値を母平均μ0として算出した結果を示す。さらに，従来技術による比較例として，１ロット中から５点のウェーハを抜き取り，各ウェーハから１０点のチップ領域のパターンの線幅を計測し，平均値μc を算出した結果を示す。
図１に示す検査システムを用いた検査方法においては，検査情報の初期値として，例えばウェーハの抽出数ａを５点，パターンの線幅の信頼区間許容値ｃ0を１．５ｎｍ，抽出数上限値ａmaxを１０点とした。続いて，検査装置１が検査情報の初期値に基づいて１ロットの中から５点のウェーハを抽出し，各ウェーハ上に形成されたチップ領域１０点のパターンの線幅を走査型電子顕微鏡で測定した。測定結果から，母平均μ，標本標準偏差ｓを統計的データに基づいて算出した。なお，ロット内の標準偏差σが正規分布Ｎ（μ，σ2）と見なされることは事前に確認していた。続いて，ロット全体の９５％信頼区間ｃを（２）式を用いて解析した。次に，算出した９５％信頼区間ｃの値と予め記憶された信頼区間許容値（ｃ0＝１．５）との大小を比較した。ｃ＞ｃ0であれば母平均μの推定精度が悪いと判断し，標本数を増やして再検査を繰り返し，ｃ＜ｃ0となった時点で計測を終了した。図６からわかるように，第１の実施の形態に係る検査方法から求めた母平均μは，全数計測した場合の母平均μ0に近くなることがわかる。また，図７からわかるように，検査装置１が各ロットから計測した標本数ｎはロット毎に異なるが，従来の検査方法に比べて標本数ｎが多くなるのがわかる。さらに，図８からわかるように，第１の実施の形態に係る検査方法を用いることにより，母平均μの９５％信頼区間ｃが１．５ｎｍ程度の一定の値に制御できることがわかる。一方，従来技術による比較例においては，平均値の９５％信頼区間ｃが各ロットにより異なるため，推定精度を一定に維持できない。以上より，本発明の第１の実施の形態に係る検査方法によれば，検査対象の製品特性のばらつきに関わらず，常に高い精度で検査できることがわかる。
（第２の実施の形態）
本発明の第２の実施の形態に係る検査システムは，図９に示すように，検査装置１，主記憶装置３Ｘ，中央処理制御装置（ＣＰＵ）５Ｘ，入力装置７，出力装置９，プログラム記憶装置１１，及びデータ記憶装置１３を備える。主記憶装置３は，検査情報記憶部３１及び解析情報記憶部３２Xを有する。ＣＰＵ５は，検査情報取得手段５１，検査結果解析手段５２Ｘ，抽出数算出手段５４Ｘ，抽出数比較手段５５Ｘ及び作業中止警告手段５６Ｘを有する。
図９に示す解析情報記憶部３２Xは，統計データ解析情報記憶部３２ａの他に抽出数解析情報記憶部３２ｃを有する。抽出数解析情報記憶部３２ｃは，検査装置１がｋ番目に検査するロットの標本数（チップ領域の計測総数）ｎｋを，検査情報記憶部３１に予め格納された９５％信頼区間許容値ｃ0に基づいて解析するための解析式：
ｃ0≧１．９６ｓk-1／ｎk 1/2 ・・・（５）
及び検査装置１がｋ番目のロットの中から抽出するウェーハの抽出数ａkを解析するための解析式：
ａk＝ｎk／ｙ ・・・（６）
を格納する。ここで，ｓは標本標準偏差，ｙはウェーハ１枚当たりに計測するチップ領域数を示す。ＣＰＵ５Ｘの抽出数算出手段５４Ｘは，抽出数解析情報記憶部３２ｃに格納された解析式に基づいて，ｋ番目に計測するロットの標本数ｎk及びウェーハの抽出数ａkを算出する。抽出数比較手段５５Ｘは，抽出数算出手段５４Ｘが算出した抽出数ａkと抽出数上限値記憶部３１ｄに格納された抽出数上限値ａmaxとを比較する。作業中止警告手段５６Ｘは，抽出数ａkが，抽出数上限値ａmaxと比べて多い場合に検査作業を中止する旨を出力装置９を介して警告する。他は，図１に示す検査システムと同様であるので，説明を省略する。
次に，図９に示す検査システムの検査方法について，図１０のフローチャートを用いて説明する。
（イ）まず，ステップＳ２００において，図２に示すようなロットＬjの中からａ枚のウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・を選択的に抽出し，ウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・上に形成された標本数ｎ１の製品特性を計測するための検査情報が，入力装置７を介して検査情報記憶部３１に格納される。具体的には，まず，１ロット目（ｋ＝１）の各ウェーハに形成されたチップ領域の総数（標本数）ｎmaxを計測するためのウェーハの抽出数ａ0，抽出順位，信頼区間許容値ｃ0，及び抽出数許容値ａmaxが，主記憶装置３の抽出数記憶部３１ａ，抽出順位記憶部３１ｂ，信頼区間許容値記憶部３１ｃ，抽出数上限値記憶部３１ｄにそれぞれ入力装置７を介して格納される。
（ロ）続いて，検査装置１により得られた検査結果から，統計データを解析するための統計データ解析式，及び９５％信頼区間許容値ｃ0に基づいて，検査装置１が次に検査する他のロットの標本数ｎkを解析するための解析式，及び他のロットから抽出するウェーハの抽出数ａkを決定するための解析式が，入力装置７を介して解析情報記憶部３２Ｘの統計データ解析情報記憶部３２ａ及び抽出数解析情報記憶部３２ｃにそれぞれ格納される。例えば，検査装置１により得られた検査結果の母平均μ及び標本標準偏差ｓを解析するための解析式又は解析プログラムが，入力装置７から統計データ解析情報記憶部３２ａに格納される。さらに，上述した（４）式及び（５）式が，入力装置７を介して抽出数解析情報記憶部３２ｃに格納される。
（ハ）次に，ステップＳ２０２において，図１に示す測定情報取得手段５１が，検査装置１の検査情報を抽出数記憶部３１ａ及び抽出順位記憶部３１ｂからそれぞれ取得する。続いて，ステップＳ２０４において，測定情報取得手段５１が取得した検査条件に基づいて，検査装置１が図２に示すようなロットＬj中のウェーハ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，・・・・・を選択的に抽出し，検査する。例えば，検査装置１は，抽出数記憶部３１ａに格納されたウェーハの抽出数ａ0及びロットの標本数ｎmaxに基づいて１ロット目のチップ領域全数の製品特性を計測する。
（ニ）次に，ステップＳ２０６において，図９に示す統計データ解析部５２ａが，統計データ解析情報記憶部３２ａに格納された解析式又は解析プログラムを用いて，検査装置１が出力した検査結果の母平均μ及び標本標準偏差ｓを解析する。続いて，ステップＳ２０８において，抽出数算出手段５４Ｘが，抽出数解析情報記憶部３２ｃに格納された式（５），式（６）及び信頼区間許容値記憶部３１ｃに格納された信頼区間許容値ｃ0に基づいて，標本数ｎk及びウェーハの抽出数ａkを算出する。ウェーハの抽出数ａkは，検査情報記憶部３１の抽出数記憶部３１ａに格納される。
（ホ）次に，ステップＳ２０８において，抽出数比較手段５５Ｘは，抽出数算出手段５７により算出された抽出数ａkと，検査情報記憶部３１の抽出数上限値記憶部３１ｄに格納された抽出数上限値ａmaxとを比較する。抽出抽出数ａkが抽出数上限値ａmaxを下回った場合は，ロットの母平均μの９５％信頼区間ｃが一定幅以下に制御されていると判断し，ステップＳ２１２へ進む。続いて，ステップＳ２１２において，検査装置１は次に検査する他のロットを搬入する。このようにして，ステップＳ２０２〜ステップＳ２１０が繰り返される。一方，抽出数算出手段５４Ｘにより算出された抽出数ａkが，抽出数上限値ａmaxを上回った場合は，ステップＳ２１４へ進み，作業中止警告手段５６Ｘが作業を中止する旨を出力装置９を介して表示し，検査を終了する。
図１１に各ロット中に形成されたチップ領域を全数計測した場合のロット間の標準偏差σの変動の様子を示す。図１１に示すように，各ロットの標準偏差σは，検査装置１に初期に導入されたロットの値が大きく，後期に導入されるロットの値が低くなっている。このように，半導体装置の製造工程においては，プロセスが成熟するに伴って，検査対象の標準偏差σの値が小さくなるのが一般的である。そこで，標準偏差σの値の大きなプロセスの立ち上げ時にウェーハの抽出数ａk，或いは標本数ｎkを多くし，プロセスが成熟するに伴ってウェーハの抽出数ａk，或いは標本数ｎkを少なくすることにより，一定の検査精度を維持した状態で迅速に検査を行うことができることが理解できる。本発明の第２の実施の形態に係る検査システムによれば，検査装置１が次に検査する他のロットの抽出数ａk或いは標本数ｎkが，過去に計測されたロットの統計データに基づいて決定される。このため，母平均μの測定精度を維持した状態で，プロセスの成熟度に応じたウェーハの抽出数ａk或いは標本数ｎkの選択が可能となり，検査作業の迅速化が図れる。また，プロセスや検査装置１そのものの標準偏差σが大きすぎる場合に高い検査精度を得ようとすると，通常より多くの検査が必要になる。しかし，あまりに多くのウェーハを抽出し検査することは，検査装置１のスループットやコストの観点から現実的なものではない。第２の実施の形態に係る検査方法においては，抽出数許容値ａmaxを超えても９５％信頼区間ｃが予め設定された値より小さくならない場合には検査作業を中止し，中止状況を出力装置９を介してユーザに警告するので，検査装置１又はプロセスのトラブルによる検査不良を早期に発見できる。
図９に示す検査システムを用いて検査を行った場合の各ロットの平均値の推移及びウェーハの抽出数のシミュレーション結果を図１２〜図１３に示す。図１２〜図１３に示す例においては，１枚のウェーハ当たり４０チップ領域を備え，１ロットＬj当たり２５枚のウェーハから構成されるロットＬj（ｊ=１〜ｍ）を全部で５０ロット（ｍ=５０）検査した結果を示す。比較例として，１ロット中の全チップ領域，即ち４０×２５＝１０００チップ領域のパターン線幅を走査型電子顕微鏡により計測し，その平均値を母平均μ0として算出した結果を示す。さらに，従来技術による比較例として１ロット中から５点のウェーハを抜き取り，各ウェーハから１０点のチップ領域のパターン線幅を計測した平均値μc を算出した結果を示す。図１２からわかるように，本発明の第２の実施の形態に係る検査方法により求めた線幅の母平均μは，全数計測した場合の母平均μ0の値に近くなる。また，図１３からわかるように，各ロットから計測した標本数ｎkは，データのばらつきの多い初期においては多く，プロセスが成熟する後期においては小さくなっているのがわかる。
（電子装置の製造方法）
次に，図１４及び図１５を参照しながら，本発明の実施の形態に係る電子装置の製造方法を説明する。なお，以下に述べる電子装置の製造方法はＣＭＯＳ構造の半導体集積回路を一例として説明するが，半導体集積回路の製造方法以外にも，多くの電子装置の製造方法に適用できることは勿論である。
本発明の実施の形態に係る電子装置の製造方法は，図１４に示すように，ステップＳ３００のパターン設計工程，ステップＳ３１０のマスク製造工程，ステップＳ３２０の前工程，ステップＳ３３０の後工程からなり，その後，ステップＳ３４０の出荷工程へ流される。通常は，ステップＳ３１０のマスク製造工程までが準備段階である。その後は，ステップＳ３２０〜Ｓ３３０に示すような，一連の製造工程とその製造工程の結果を検査するインライン検査とが一組となった製造検査段階が複数回，順次繰り返して実施される。上述した検査システム及び検査方法は，そのインライン検査として適宜行うことができ，例えばイオン注入後のシート抵抗ρs等の検査や各薄膜の膜厚等の検査も含む。ここでは，上述した検査方法を，平面的なパターンの形状や寸法の検査，即ちｐウェル形成領域パターニング後の検査工程，素子形成分離領域パターニング後の検査工程，及び配線パターニング後の検査工程に応用した例を示す。
（イ）まず，ステップＳ３００において，プロセスシミュレーション等の種々のシミュレーション結果をもとにＣＡＤシステムのマスクデータを作成する。そして，ステップＳ３１０において，電子ビーム露光装置等のパターンジェネレータを使用して，所定の線幅やパターン形状を有する必要な枚数のマスク（レチクル）のセットを，互いに所定の合わせ余裕で製造する。
（ロ）次に，シリコンウェーハを用意する。このウェーハの主表面に熱酸化膜（ＳｉＯ2）を形成後，ステップＳ３２１ａにおいて，フォトレジスト膜を塗布し，これをフォトリソグラフィ技術によりパターニングしてｐウェル形成領域を開口する。次に，ステップＳ３２１ｂにおいて，図１に示す検査装置１は，例えば図４に示すフローチャートに従って，各ロットの中から検査対象試料となるウェーハを選択的に抽出し，ウェーハ上に形成されたｐウェル形成領域のパターン寸法を検査する。例えば，ステップＳ１０６において，図１の検査結果解析手段５２は，パターン寸法の統計データを解析する。さらに，ステップＳ１０８において，検査結果解析手段５２は，その統計データから得られたパターン寸法の母平均μの９５％信頼区間ｃを解析する。ステップＳ１１０において，解析された９５％信頼区間ｃが，予め主記憶装置３に格納された信頼区間許容値ｃ0を下回った場合はロットの検査を終了し，次のロットを検査する。一方，信頼区間許容値ｃ0を上回った場合は，図１に示す抽出数算出手段５４は，ステップＳ１１２において検査装置１が検査すべきウェーハの抽出数を増加させる。ここで，ステップＳ１１４において，抽出数算出手段５４が算出した点数が，主記憶装置３に予め格納された抽出点数上限値に比べて小さければ，検査したロットの再検査を行う。一方，抽出数算出手段５４が算出した点数が，主記憶装置３に予め格納された抽出点数上限値に比べて大きければ，ステップＳ１１６において，作業中止警告手段５６により検査作業の中止を出力装置９を介して警告し，製造工程を中止する。ステップＳ３２１ｂの検査に合格すれば，図１４に示すステップＳ３２１ｃに進む。
（ハ）次に，ステップＳ３２１ｃにおいて，ｐウェル形成領域に熱酸化膜を通してボロンイオン（Ｂ+）をイオン注入する。次に，フォトレジスト膜を除去し，所定の清浄化工程を終えてから，イオン注入されたボロンを熱処理（熱拡散）してｐウェルを形成する。次に，ウェーハの主表面の熱酸化膜を全て除去（剥離）してから，ステップＳ３２１ｄにおいて，再びウェーハの主表面に熱酸化膜を形成する。続いて，ステップＳ３２１ｅにおいて，検査装置１が，ウェーハ上に形成された熱酸化膜の膜厚を検査する。この膜厚検査が，図４のステップＳ１０４に対応する。ステップＳ１０４においては，検査装置１は，各ロットの中から検査対象試料となるウェーハを選択的に抽出し，ウェーハ上に形成された熱酸化膜の膜厚を検査する。そして，ステップＳ１０６において，図１の検査結果解析手段５２が，検査した熱酸化膜の膜厚の統計データを解析する。さらに，ステップＳ１０８において，検査結果解析手段５２は，膜厚の統計データから，母平均μの９５％信頼区間ｃを解析する。その後，ステップＳ１１０において，解析された９５％信頼区間ｃが，予め主記憶装置３に格納された信頼区間許容値ｃ0を下回った場合はロットの検査を終了し，次のロットを検査する。一方，信頼区間許容値ｃ0を上回った場合は，検査すべきウェーハの抽出数を増加させて再検査する。ステップＳ３２１ｅの検査に合格すれば，ステップＳ３２１ｆへ進む。
（ニ）次に，ステップＳ３２１ｆにおいて，熱酸化膜の表面に窒化膜をＣＶＤ法を用いて成長させる。次に，ステップＳ３２１ｇにおいて，ウェーハ上に形成された窒化膜の膜厚を，図４に示すフローチャートに従って検査する。ステップＳ３２１ｇにおける検査は，ステップＳ３２１ｅと同様であるので，重複した記載を省略する。ステップＳ３２１ｇの検査に合格すれば，ステップＳ３２１ｈに進む。次に，ステップＳ３２１ｈにおいて，この窒化膜の上にフォトリソグラフィ技術によりパターニングされたフォトレジスト膜を形成する。続いて，ステップＳ３２１ｉにおいて，検査装置１が，ロットの中からウェーハを選択的に抽出し，ウェーハに形成されたフォトレジスト膜のパターン形状や寸法を図４に示すフローチャートに従って検査する。ステップＳ３２１ｉにおける検査は，ステップＳ３２１ｂと同様であるので，重複した記載を省略する。ステップＳ３２１ｉの検査に合格すれば，ステップＳ３２１ｊに進む。
（ホ）引き続き，ステップＳ３２１ｊにおいて，ウェーハ上に形成されたフォトレジスト膜をマスクに反応性イオンエッチング（ＲＩＥ）を行って，素子分離形成領域の窒化膜を除去する。続いて，ステップＳ３２１ｋにおいて，検査装置１が，ロットの中からウェーハを選択的に抽出し，ウェーハに形成されたＲＩＥ後のパターン形状や寸法を図４に示すフローチャートに従って検査する。そして，ステップＳ３２１ｌにおいて，ウェーハの主表面の一部をエッチングし，素子分離溝を形成する。この工程により素子形成領域と素子分離領域が区画される。この時点では，素子形成領域は窒化膜によって被覆されている。その後，窒化膜のパターニングに用いたフォトレジスト膜を除去する。続いて，ステップＳ３２１ｍにおいて，検査装置１が，ロットの中からウェーハを選択的に抽出し，ウェーハに形成された素子分離形領域のパターン形状や寸法を図４に示すフローチャートに従って検査する。
（ヘ）次に，ステップＳ３２１ｎにおいて，上述した素子分離溝の底部に反転層防止不純物をイオン注入し，ステップＳ３２１ｏにおいて，素子分離溝にＣＶＤ法で酸化膜を埋め込む。引き続き，ステップＳ３２１ｐにおいて，窒化膜をストッパとして化学的機械研磨（ＣＭＰ）によりウェーハの主表面を平坦化し，この窒化膜を除去してから素子形成領域にダミー酸化膜を形成した後，ステップＳ３２１ｑにおいて，ゲートしきい値電圧制御（Ｖth制御）イオン注入を行う。その後，Ｖth制御イオン注入時の保護膜として使用されたダミー酸化膜を剥離し，図１５のステップＳ３２１ｒにおいて，熱酸化を行ってゲート酸化膜を形成する。続いて，ステップＳ３２１ｓにおいて，検査装置１が，ロットの中からウェーハを選択的に抽出し，ウェーハに形成されたゲート酸化膜のパターン形状や寸法を図４に示すフローチャートに従って検査する。
（ト）次に，ステップＳ３２１ｔにおいて，ＣＶＤ炉を用いてゲート酸化膜の上部にポリシリコン膜を成膜し，フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をポリシリコン膜上に形成する。続いて，ステップＳ３２１ｕにおいて，検査装置１が，ロットの中からウェーハを選択的に抽出し，ウェーハに形成されたフォトレジスト膜のパターン形状の合わせずれや寸法を図４に示すフローチャートに従って検査する。さらに，ステップＳ３２１ｖにおいて，このフォトレジスト膜をマスクとして，ゲート電極及びポリシリコン配線をＲＩＥでエッチングする。その後，フォトレジスト膜を除去する。引き続き，ステップＳ３２１ｗにおいて，ゲート電極及びポリシリコン配線のパターンの寸法や合わせずれを検査装置１により検査する。引き続き，ステップＳ３２１ｘにおいて，ウェーハにソース／ドレイン領域をフォトリソグラフィ技術により形成する。
（チ）次に，ステップＳ３２２ａにおいて，トランジスタ間を接続する第１層金属配線とゲート電極を形成するポリシリコン膜間の絶縁のため，第１層間絶縁膜をＣＶＤ法で堆積させる。次に，ステップＳ３２２ｂにおいて，図４に示すフローチャートに従って，第１層間絶縁膜の膜厚を検査する。次に，ステップＳ３２２ｃにおいて，第１層間絶縁膜の上にフォトリソグラフィ技術によりパターニングされたフォトレジスト膜を形成する。次に，ステップＳ３２２ｄにおいて，フォトレジスト膜の膜厚を，図４に示すフローチャートに従って検査する。引き続き，ステップＳ３２２ｅにおいて，フォトレジスト膜をマスクにＲＩＥを行い，この第１層間絶縁膜中にソース／ドレイン領域に到達するコンタクトホールを開口する。次に，ステップＳ３２２ｆにおいて，コンタクトホールの寸法を，図４に示すフローチャートに従って検査する。
（リ）以下同様に，ステップＳ３２２ｇにおけるダマシン溝の形成，ステップＳ３２２ｈにおける検査，ステップＳ３２２ｉにおける金属堆積，ステップ３２２ｊにおける検査を行う。さらに，ＣＭＰ法により，第１層間絶縁膜の表面を平坦化し，コンタクトホールの内部と溝の内部にＣｕを埋め込み，この上に第２層間絶縁膜をＣＶＤ法で堆積させる。このようにして，順次多層配線を形成する。なお，最上層には，機械的損傷防止と，水分や不純物の浸入の防止を目的とした膜厚１μｍ程度のパッシベーション膜が最上層の金属配線の上にＣＶＤ法により積層される。パッシベーション膜にはＰＳＧ膜や窒化膜などが利用される。
（ヌ）多層配線構造及び検査が完了すれば，ステップＳ３３０において，所定のチップサイズのチップに分割される。そして，パッケージング材料にチップがマウントされ，チップ上の電極パッドとリードフレームのリードとが接続される。その後，パッケージの組立が行われ，半導体装置の製造・機能に関する特性検査等を経た後，電子装置が完成する。ステップＳ３４０において，以上の工程を全てクリアした電子装置は，水分，静電気等から保護するための包装が施され，製品として出荷される。
本発明の実施の形態に係る電子装置の製造方法によれば，各製造工程後の製品特性のばらつきに関わらず，常に高い精度で検査を行うことができる。
（その他の実施の形態）
本発明は上記の実施の形態によって記載したが，この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態，実施例及び運用技術が明らかとなろう。例えば，本発明の実施の形態においては，ウェーハの検査システム及び検査方法について記述したが，本発明は半導体装置に使用するウェーハに限定されず，例えば液晶装置，磁気記録媒体，光記録媒体，薄膜磁気ヘッド，超伝導素子等の製造工程のような母集団の中から標本を一部抜き取って検査するような他の工業製品の製造工程に利用可能であることは勿論である。例えば，薄膜磁気ヘッドの製造工程は，工程数は少ないものの，半導体集積回路と同様なＣＶＤ工程，フォトリソグラフィー工程，エッチング工程等の繰り返しからなるものであり，本発明の検査方法が適用できることは容易に理解できるであろう。このように，本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって，本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第１の実施の形態に係る検査システムを示すブロック図である。 図１に示す検査装置１に導入されるロットの一例を示す図である。 図２に示すウェーハの一部拡大図である。 本発明の第１の実施の形態に係る検査方法を示すフローチャートである。 標準偏差σにおけるロット全体の平均値の９５％信頼区間ｃ（片側）と標本数ｎの一般的な関係を示す説明図である。 本発明の第１の実施の形態に係る検査方法を用いた場合における各ロットの母平均の９５％信頼区間の推移のシミュレーション結果を示すグラフである。 本発明の第１の実施の形態に係る検査方法を用いた場合において，検査装置が検査する各ロット毎の標本数の推移を示すグラフである。 本発明の第１の実施の形態に係る検査方法を用いた場合における各ロットの母平均の９５％信頼区間の推移を示すグラフである。 本発明の第２の実施の形態に係る検査システムを示すブロック図である。 本発明の第２の実施の形態に係る検査方法を示すフローチャートである。 各ロット中に形成されたチップ領域を全数計測した場合の各ロットの標準偏差の推移を示す。 本発明の第２の実施の形態に係る検査方法を用いた場合における各ロットの母平均の９５％信頼区間の推移を示すグラフである。 本発明の第２の実施の形態に係る検査方法を用いた場合において，検査装置が検査する各ロット毎の標本数の推移を示すグラフである。 本発明の実施の形態に係る電子装置の製造方法を示すフローチャート（その１）である。 本発明の実施の形態に係る電子装置の製造方法を示すフローチャート（その２）である。
符号の説明
１…検査装置
３，３Ｘ…主記憶装置
５，５Ｘ…ＣＰＵ
７…入力装置
９…出力装置
１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，…ウェーハ
１１…プログラム記憶装置
１３…データ記憶装置
３１…検査情報記憶部
３１ａ…抽出数記憶部
３１ｂ…抽出順位記憶部
３１ｃ…信頼区間許容値記憶部
３１ｄ…抽出数上限値記憶部
３２…解析情報記憶部
３２ａ…統計データ解析情報記憶部
３２ｂ…信頼区間解析情報記憶部
３２ｃ…抽出数解析情報記憶部
３３…乱数記憶部
５１…検査情報取得手段
５２，５２x…検査結果解析手段
５２ａ…統計データ解析部
５２ｂ…信頼区間解析部
５３…信頼区間比較手段
５４，５４x…抽出数算出手段
５５，５５x…抽出数比較手段
５６…作業中止警告手段

Claims (8)

  1. 母集団の中から標本となる試料を選択的に抽出し，抽出された前記試料の製品特性を検査する検査装置と，
    前記試料を検査するための検査情報及び前記検査装置の検査結果を解析するための解析情報を格納する主記憶装置と，
    前記解析情報に基づいて，前記検査結果の標本平均及び標本標準偏差を解析する統計データ解析部と，
    前記標本平均及び前記標本標準偏差の解析結果を用いて前記母集団の信頼区間を解析する信頼区間解析部と，
    前記信頼区間と信頼区間許容値とを比較する信頼区間比較手段と，
    前記信頼区間が前記信頼区間許容値を上回った場合に，前記検査装置が再検査する前記試料の抽出数を増加させる抽出数算出手段と，
    増加後の前記抽出数と抽出数上限値とを比較し，前記試料を再検査するか否かを判定する抽出数比較手段
    とを備えることを特徴とする半導体装置の製造工程における検査システム。
  2. 母集団の中から標本となる試料を抽出し，抽出された前記試料の製品特性を検査する検査装置と，
    前記試料を検査するための検査情報及び前記検査装置の検査結果を解析するための解析情報を格納する主記憶装置と，
    前記解析情報に基づいて，前記検査結果の標本標準偏差を解析する統計データ解析部と，
    前記標本標準偏差及び信頼区間許容値を用いて，前記試料の次に検査する他の母集団の試料の抽出数を算出する抽出数算出手段と，
    前記他の母集団の試料の抽出数と抽出数上限値とを比較し，前記他の母集団の試料を検査するか否かを判定する抽出数比較手段
    とを備えることを特徴とする半導体装置の製造工程における検査システム。
  3. 前記抽出数比較手段の比較結果に基づいて，前記検査装置による検査作業の中止を警告する中止警告手段を更に有することを特徴とする請求項１又は２に記載の半導体装置の製造工程における検査システム。
  4. 検査装置が，母集団の中から標本となる試料を抽出し，抽出された前記試料の製品特性を検査するステップと，
    前記試料を検査するための検査情報及び前記検査装置の検査結果を解析するための解析情報を主記憶装置に格納するステップと，
    統計データ解析部が，前記解析情報に基づいて，前記検査結果の標本平均及び標本標準偏差を解析するステップと，
    信頼区間解析部が，前記標本平均及び前記標本標準偏差を用いて前記母集団の信頼区間を解析するステップと，
    信頼区間比較手段が，前記信頼区間と信頼区間許容値とを比較するステップと，
    抽出数算出手段が，前記信頼区間が前記信頼区間許容値を上回った場合に，前記検査装置が再検査する前記試料の抽出数を増加させるステップと，
    抽出数比較手段が，増加後の前記抽出数と抽出数上限値とを比較し，前記試料を再検査するか否かを判定するステップ
    とを備えることを特徴とする半導体装置の製造工程における検査方法。
  5. 検査装置が，母集団の中から標本となる試料を抽出し，抽出された前記試料の製品特性を検査するステップと，
    前記試料を検査するための検査情報及び前記検査装置の検査結果を解析するための解析情報を主記憶装置に格納するステップと，
    統計データ解析部が，前記解析情報に基づいて，前記検査結果の標本標準偏差を解析するステップと，
    抽出数算出手段が，前記標本標準偏差及び信頼区間許容値に基づいて，前記試料の次に検査する他の母集団の試料の抽出数を算出するステップと，
    抽出数比較手段が，前記他の母集団の試料の抽出数と抽出数上限値とを比較し，前記他の母集団の試料を検査するか否かを判定するステップ
    とを備えることを特徴とする半導体装置の製造工程における検査方法。
  6. 前記検査装置が検査するステップは，ウェーハ上に形成されたチップ領域のパターンの合わせずれ，又は，前記チップ領域のパターンの寸法を検査するステップであることを特徴とする請求項４又は５に記載の半導体装置の製造工程における検査方法。
  7. 前記抽出数比較手段の比較結果に基づいて，前記検査装置による検査作業の中止を警告するステップを更に有することを特徴とする請求項４〜６のいずれか１項に記載の半導体装置の製造工程における検査方法。
  8. 特定の製造工程とその製造工程の結果を検査するインライン検査工程とを一組とした製造検査段階を複数回，順次繰り返して電子装置を製造する方法であって，前記インライン検査のそれぞれは，
    検査装置が前記製造検査段階が対象とする前記製造工程を経たロットの中から被検査対象試料を選択的に抽出し，抽出された前記被検査対象試料の前記製造工程に起因した特性を検査する工程と，
    前記被検査対象試料を検査するための検査情報及び検査結果を解析するための解析情報を主記憶装置に格納する工程と，
    統計データ解析部が，前記解析情報に基づいて，前記検査結果の標本平均及び標本標準偏差を解析する工程と，
    信頼区間解析部が，前記標本平均及び前記標本標準偏差を用いて，前記ロットの信頼区間を解析する工程と，
    信頼区間比較手段が，前記信頼区間と信頼区間許容値とを比較する工程と，
    抽出数算出手段が，前記信頼区間が前記信頼区間許容値を上回った場合に，前記検査装置が再検査する前記被検査対象試料の抽出数を増加させる工程と，
    抽出数比較手段が，増加後の前記抽出数と抽出数上限値とを比較し，前記被検査対象試料を再検査するか否かを判定する工程と，
    前記抽出数比較手段の判定結果に基づいて，次の製造検査段階に進む，若しくは検査中止をし，製造工程を中止する工程
    とを備えることを特徴とする電子装置の製造方法。
JP2003332214A 2003-09-24 2003-09-24 検査システム，検査方法，及び電子装置の製造方法 Expired - Fee Related JP4174399B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003332214A JP4174399B2 (ja) 2003-09-24 2003-09-24 検査システム，検査方法，及び電子装置の製造方法
US10/947,259 US7047147B2 (en) 2003-09-24 2004-09-23 Testing system, a computer implemented testing method and a method for manufacturing electronic devices
US11/377,250 US7184913B2 (en) 2003-09-24 2006-03-17 Testing system, a computer implemented testing method and a method for manufacturing electronic devices
US11/387,701 US7103503B2 (en) 2003-09-24 2006-03-24 Testing system, a computer implemented testing method and a method for manufacturing electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003332214A JP4174399B2 (ja) 2003-09-24 2003-09-24 検査システム，検査方法，及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005101224A JP2005101224A (ja) 2005-04-14
JP4174399B2 true JP4174399B2 (ja) 2008-10-29

Family

ID=34460628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003332214A Expired - Fee Related JP4174399B2 (ja) 2003-09-24 2003-09-24 検査システム，検査方法，及び電子装置の製造方法

Country Status (2)

Country Link
US (3) US7047147B2 (ja)
JP (1) JP4174399B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI336823B (en) * 2004-07-10 2011-02-01 Onwafer Technologies Inc Methods of and apparatuses for maintenance, diagnosis, and optimization of processes
JP4734002B2 (ja) * 2005-03-16 2011-07-27 株式会社東芝 検査システム及び半導体装置の製造方法
US7851757B2 (en) * 2005-11-04 2010-12-14 Nagayama Ip Holdings, Llc Phase plate for electron microscope and method for manufacturing same
JP5177958B2 (ja) * 2006-03-31 2013-04-10 Ｈｏｙａ株式会社 処理データ管理システム、磁気ディスク製造装置用の処理システム、および、磁気ディスク製造装置のデータ管理方法
US7704850B2 (en) * 2006-09-08 2010-04-27 Asml Netherlands B.V. Semiconductor device for measuring an overlay error, method for measuring an overlay error, lithographic apparatus and device manufacturing method
JP5369643B2 (ja) 2008-06-10 2013-12-18 富士通セミコンダクター株式会社 欠陥検査装置
US8374815B2 (en) * 2010-04-28 2013-02-12 Apple Inc. Self-calibrating test system
JP5903037B2 (ja) * 2012-06-07 2016-04-13 日本電信電話株式会社 信頼区間推定装置、信頼区間推定方法及び信頼区間推定プログラム
KR101409440B1 (ko) * 2012-11-27 2014-06-18 한국지질자원연구원 통계적 분석 방법을 이용한 지하수 수질 시계열 자료의 오염 등급 정량화 및 지하수 수질등급 평가방법
JP6002599B2 (ja) * 2013-02-22 2016-10-05 日本電信電話株式会社 センサデータ統合装置、センサデータ統合方法及びプログラム
KR101650041B1 (ko) * 2013-09-24 2016-08-22 주식회사 엘지화학 전지셀의 품질 규격을 산정하는 방법 및 그것을 이용한 품질관리 시스템
JP7183126B2 (ja) * 2019-07-17 2022-12-05 東京エレクトロン株式会社 基板処理装置、情報処理装置及び情報処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216066B1 (ko) * 1997-05-20 1999-08-16 윤종용 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법
US6456736B1 (en) * 1999-02-16 2002-09-24 Applied Materials, Inc. Automatic field sampling for CD measurement
WO2002010729A1 (en) * 2000-07-31 2002-02-07 Asml Us, Inc. In-situ method and apparatus for end point detection in chemical mechanical polishing

Also Published As

Publication number Publication date
US20060161385A1 (en) 2006-07-20
US20060167653A1 (en) 2006-07-27
US7047147B2 (en) 2006-05-16
US20050119850A1 (en) 2005-06-02
JP2005101224A (ja) 2005-04-14
US7184913B2 (en) 2007-02-27
US7103503B2 (en) 2006-09-05

Similar Documents

Publication Publication Date Title
US7103503B2 (en) Testing system, a computer implemented testing method and a method for manufacturing electronic devices
US5773315A (en) Product wafer yield prediction method employing a unit cell approach
US7401004B2 (en) System for reviewing defects, a computer implemented method for reviewing defects, and a method for fabricating electronic devices
JP4990548B2 (ja) 半導体装置の製造方法
US6433871B1 (en) Method of using scatterometry measurements to determine and control gate electrode profiles
US7381577B2 (en) Early detection test for identifying defective semiconductor wafers in a front-end manufacturing line
US6975953B2 (en) Analysis method for semiconductor device, analysis system and a computer program product
US20080312875A1 (en) Monitoring and control of integrated circuit device fabrication processes
US7427519B2 (en) Method of detecting end point of plasma etching process
US6963393B2 (en) Measurement of lateral diffusion of diffused layers
US7982155B2 (en) System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices
US6562635B1 (en) Method of controlling metal etch processes, and system for accomplishing same
US6943569B1 (en) Method, system and apparatus to detect defects in semiconductor devices
US6773939B1 (en) Method and apparatus for determining critical dimension variation in a line structure
US6927080B1 (en) Structures for analyzing electromigration, and methods of using same
JP2009164452A (ja) 半導体装置の評価方法および半導体ウエハ
Hodges et al. Improved gate process control at the 130-nm node using spectroscopic-ellipsometry-based profile metrology
US20230411224A1 (en) System and method for detecting defects on a wafer and related non-transitory computer-readable medium
US6778876B1 (en) Methods of processing substrates based upon substrate orientation
US6881594B1 (en) Method of using scatterometry for analysis of electromigration, and structures for performing same
KR100531952B1 (ko) 얕은 트랜치 절연 프로파일의 모니터링 패턴 형성방법
US9768084B1 (en) Inline monitoring of transistor-to-transistor critical dimension
US20100200853A1 (en) Semiconductor device and manufacturing method thereof
WO2002027782A2 (en) Fault detection method and apparatus using multiple dimension measurements
US7282374B1 (en) Method and apparatus for comparing device and non-device structures

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees