JP2004281482A - 半導体ウェハ検査装置及び検査方法及び半導体装置 - Google Patents
半導体ウェハ検査装置及び検査方法及び半導体装置 Download PDFInfo
- Publication number
- JP2004281482A JP2004281482A JP2003067472A JP2003067472A JP2004281482A JP 2004281482 A JP2004281482 A JP 2004281482A JP 2003067472 A JP2003067472 A JP 2003067472A JP 2003067472 A JP2003067472 A JP 2003067472A JP 2004281482 A JP2004281482 A JP 2004281482A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- image data
- semiconductor wafer
- data
- target area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】検査が中断されることなくウェハ全面の検査対象の各チップ領域について欠陥検査が可能な半導体ウェハ検査装置及びその検査方法及びその利用を経て形成された半導体装置を提供する。
【解決手段】画像データ取得機構１３は、検査対象領域の画像を画像データ処理部１５にて信号処理し、画像データをメモリ部１６に蓄積する。画像データ演算処理部１７は、画像データ中の比較検査すべき画像データについて比較して、異なるデータを検出し欠陥データとして取得する。出力部１８は少なくとも上記欠陥データに関する検査結果を出力する。制御部１２は、例えば一つのチップ領域の欠陥に関する検出量の制限値を持つ。画像データ演算処理部１７で得られた欠陥データの検出量が制限値を越えると、画像データ取得機構１３による検査対象領域を検査途中で変更させる。
【選択図】 図１
【解決手段】画像データ取得機構１３は、検査対象領域の画像を画像データ処理部１５にて信号処理し、画像データをメモリ部１６に蓄積する。画像データ演算処理部１７は、画像データ中の比較検査すべき画像データについて比較して、異なるデータを検出し欠陥データとして取得する。出力部１８は少なくとも上記欠陥データに関する検査結果を出力する。制御部１２は、例えば一つのチップ領域の欠陥に関する検出量の制限値を持つ。画像データ演算処理部１７で得られた欠陥データの検出量が制限値を越えると、画像データ取得機構１３による検査対象領域を検査途中で変更させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置製造に係り、特に、半導体ウェハにおけるパターン欠陥や異物の付着などの異常を検出するための半導体ウェハ検査装置及び検査方法及びその利用を経て形成された半導体装置に関する。
【０００２】
【従来の技術】
ＬＳＩ製造に必要なパターンは、例えばレチクル等のフォトマスクを利用して半導体ウェハ（以下、ウェハともいう）に縮小投影露光される。すなわち、半導体ウェハは被投影領域を次々と移動させながら繰り返しパターンが投影露光される。また、露光工程間には、成膜工程やエッチング工程、洗浄工程等様々な処理工程の実施を経る。これにより、ある用途に応じたチップ製品をウェハ一枚からなるべく多数確保する必要がある。かつ、各々性能を均一化し高歩留まりで量産化しなければならない。
【０００３】
ＬＳＩ製造のプロセスにおける最適化条件の模索やプロセスコントロールに影響してウェハ内の欠陥は増減する。露光パターンの不具合に起因するパターン欠陥やパーティクル発生によるウェハ上への異物付着の検査は、一般には比較検査で達成される。すなわち、隣り合う集積回路チップ領域の同一パターン領域の画像データを取り込んで信号処理を経て比較検査する。検査結果により欠陥と判定される箇所が特定される。このような検査は半導体ウェハ検査装置にて実施される。
【０００４】
【発明が解決しようとする課題】
従来、半導体ウェハ検査装置においては、ウェハ１枚あたりで検出される欠陥数には制限があり、対応する記憶容量に依存する。ウェハのパターンデフォーカス等のような大量の欠陥になると、検査途中で欠陥数が制限値を越えてしまう場合がある。このようなウェハに対し、検査装置は検査を中断してしまい、通常に検査を続行することができない。
【０００５】
対策としては、検査装置をリセットしつつ、検査対象のウェハを複数回に分けて全て検査する。あるいは、欠陥数が多いと推測される同じショットや隣接のショット領域を、以降未検査とするレシピ変更等、検査装置の再設定をする。そして、別の検査対象のウェハを検査する時は上記レシピ変更を元に戻す。
【０００６】
上記いずれの対策においてもオペレータは相当の時間を要し、改善の余地がある。また、未検査のチップ領域を残して検査終了する可能性があり、検査不十分となる恐れがある。
本発明は、上記のような事情を考慮してなされたもので、検査が中断されることなくウェハ全面の検査対象の各チップ領域について欠陥検査が可能な半導体ウェハ検査装置及びその検査方法及びその利用を経て形成された半導体装置を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体ウェハ検査装置は、半導体ウェハ上における検査対象領域の画像データを取得する画像データ取得機構と、少なくとも前記画像データ中の比較検査すべき画像データについて比較し欠陥データを取得する画像データ演算処理部と、少なくとも前記欠陥データを保持するデータ保持部と、少なくとも前記欠陥データに関する検査結果を出力する出力部と、少なくとも前記画像データ演算処理部で得られた欠陥データの検出量に応じて前記画像データ取得機構による前記検査対象領域を検査途中で変更させる制御部と、を具備したことを特徴とする。
【０００８】
上記本発明に係る半導体ウェハ検査装置によれば、画像データ取得機構は欠陥データの検出量に応じて検査対象領域を変更するようになる。これにより、検査は欠陥が多く存在する領域のみに留まることなく、ウェハ全体の各チップ領域について網羅できる。検査速度も改善できる。
【０００９】
なお、上記本発明に係る半導体ウェハ検査装置において、好ましい実施態様として次の特徴を有する。
前記検査対象領域は前記半導体ウェハ上における各チップ領域であることを特徴とする。隣り合うチップ領域を比較する検査に有用である。
前記検査対象領域は前記半導体ウェハ上の複数チップ分の走査領域であることを特徴とする。隣り合うチップ領域だけでなくウェハ面内で同列にあるチップ領域の一つと比較する検査に有用である。
前記制御部は予め前記検査対象領域における欠陥データの検出量に関する制限値を取得することを特徴とする。制限値は欠陥データを蓄積する記憶容量に応じて決めたり、欠陥数の良否判定に関る制限値として決めたり、任意に設定することが可能である。
【００１０】
本発明に係る半導体ウェハ検査方法は、半導体ウェハ上における検査対象領域の画像データを取得する画像データ取得工程と、少なくとも前記画像データ中の比較検査すべき画像データについて比較し欠陥データを取得する画像データ演算処理工程と、少なくとも前記欠陥データを保持するデータ保持工程と、少なくとも前記欠陥データに関する検査結果を出力する出力工程と、を具備し、前記画像データ取得工程は前記画像データ演算処理工程で得られた欠陥データの検出量に応じて前記検査対象領域を検査途中で変更することを特徴とする。
【００１１】
上記本発明に係る半導体ウェハ検査方法によれば、画像データ取得工程は欠陥データの検出量に応じて検査対象領域を変更する。これにより、検査は欠陥が多く存在する領域のみに留まることなく、ウェハ全体の各チップ領域について網羅できる。検査速度も改善できる。
【００１２】
なお、上記本発明に係る半導体ウェハ検査方法において、実施態様として次のような好ましい特徴を有する。
前記画像データ演算処理工程は予め前記検査対象領域における欠陥データの検出量に関する制限値を取得し、前記画像データ取得工程は前記制限値への到達を境に前記検査対象領域を検査途中で変更することを特徴とする。制限値は欠陥データを蓄積する記憶容量に応じて決めたり、欠陥数の良否判定に関る制限値として決めたり、任意に設定することが可能である。
前記検査対象領域のうち少なくとも検査途中で検査から除外された領域に相当する実際の半導体ウェハ上のチップ領域は、後工程において明示されることを特徴とする。特定チップ除外依頼用として後の工程で役立つ。
前記画像データ演算処理工程は前記半導体ウェハにおける複数のチップ領域についてそれぞれ比較検査を行うことを特徴とする。比較検査の精度向上、検査効率の向上に寄与する。
【００１３】
本発明に係る半導体装置は、上述いずれかの半導体ウェハ検査装置、あるいは半導体ウェハ検査方法の利用を経て形成されることを特徴とする。高信頼性の半導体装置の量産に寄与する。
【００１４】
【発明の実施の形態】
図１は、本発明の一実施形態に係る半導体ウェハ検査装置の要部構成を示すブロック図である。半導体ウェハ１０は、半導体プロセス製造途中のものを含み、スクライブライン１０１を隔ててチップ領域１０２の所定パターンが繰り返し配置されている。ステージ１１は半導体ウェハ１０が水平に載置されＸ，Ｙ方向に移動可能である。これにより、半導体ウェハ１０上で検査箇所を移動させる。
【００１５】
制御部１２は、画像データ取得機構１３、画像データ演算処理部１７、出力部１８を制御する。画像データ取得機構１３は、例えばウェハ１０上の検査箇所にカメラ１４が配されるようステージ１１を制御する。さらに画像データ取得機構１３は、検査対象領域の画像を画像データ処理部１５にて信号処理し、画像データをメモリ部１６に蓄積する。画像データ演算処理部１７は、画像データ中の比較検査すべき画像データについて比較して、異なるデータを検出し欠陥データとして取得する。出力部１８は少なくとも上記欠陥データに関する検査結果を出力する。
【００１６】
この実施形態では、制御部１２に欠陥データの検出量に関する特別な制限値が設定される。この制限値は、検査対象領域にもよるが、例えば１つのチップ領域１０２中に許容される欠陥数に相当するものである。制限値は欠陥データを蓄積する記憶容量に応じて決めたり、欠陥数の良否判定に関る制限値として決めたり、任意に設定することが可能である。
【００１７】
このような制限値を設定して、制御部１２は、少なくとも画像データ演算処理部１７で得られた欠陥データの検出量に応じて画像データ取得機構１３による検査対象領域を検査途中で変更させる。すなわち、現在検査しているチップ領域の欠陥数が上記設定の制限値を越えた場合、次のチップ領域に検査対象領域を強制的に移すのである。
【００１８】
また、上記検査対象領域には、半導体ウェハ上における各チップ領域で、隣り合うチップ領域と比較する他、複数チップ分の走査領域である場合がある。ここでいう走査領域とは、検査対象が隣り合うチップ領域だけでなくウェハ面内で同列にある複数チップ領域どうし比較する検査に利用される。この場合、１つの走査領域内での欠陥データの検出量に関する特別な制限値が設定されてもよい。
【００１９】
このような制限値を設定して、制御部１２は、少なくとも画像データ演算処理部１７で得られた欠陥データの検出量に応じて画像データ取得機構１３による検査対象領域を検査途中で変更させる。すなわち、現在検査している走査領域中に欠陥数が上記設定の制限値を越えた場合、次の走査領域に検査対象領域を移すのである。
【００２０】
上記実施形態によれば、制御部１２に欠陥データの検出量に関する特別な制限値を設定する。これにより、画像データ取得機構１３は、チップ領域の比較検査中、特定の領域で欠陥データが爆発的に多くなるような場合、検査途中で検査対象領域を変更するようになる。従って、検査は欠陥が多く存在する領域のみに留まることなく、ウェハ全体の各チップ領域について網羅できる。従来の検査装置のような検査中断という事態もほとんどなくなり、通常に検査を続行できる。また、検査速度も改善できる。
【００２１】
図２は、本発明の一実施形態に係る半導体ウェハ検査方法の要部の第一例を示す流れ図である。図１のブロック図を参照して説明する。
半導体ウェハをセットし、予め一つのチップ領域に対応した欠陥データ検出量（欠陥数）に関する制限値を設定しておく（処理Ｓ２０）。半導体ウェハ上における検査対象領域、少なくとも隣り合うチップ領域の画像データを取得する（処理Ｓ２１）。そこで少なくとも画像データ中の比較検査すべき画像データについて比較し少なくとも欠陥位置情報を含む欠陥データを取得する（処理Ｓ２２）。メモリ等に欠陥データを保持していき、欠陥データに関する検査結果を出力する（処理Ｓ２３）。処理Ｓ２３に伴い、欠陥データ検出量を計数する。制限値に達した場合、計数をリセットし上記隣り合うチップ領域の検査対象領域を検査途中で次の隣り合うチップ領域に変更する（処理Ｓ２４）。制限値に達していない場合、比較検査は続行される（処理Ｓ２５）。制限値に達することなく上記隣り合うチップ領域が全て検査終了すると、計数はリセットされ次の隣り合うチップ領域に検査対象領域が移される（処理Ｓ２６）。
【００２２】
図３は、本発明の一実施形態に係る半導体ウェハ検査方法の要部の第二例を示す流れ図である。図１のブロック図を参照して説明する。
半導体ウェハをセットし、予め一回分のスキャン検査、すなわち一つの走査領域に対応した欠陥データ検出量（欠陥数）に関する制限値を設定しておく（処理Ｓ３０）。半導体ウェハ上における検査対象領域、少なくとも一走査領域内における複数のチップ領域の画像データを取得する（処理Ｓ３１）。そこで少なくとも画像データ中の比較検査すべき画像データについて比較し少なくとも欠陥位置情報を含む欠陥データを取得する（処理Ｓ３２）。メモリ等に欠陥データを保持していき、欠陥データに関する検査結果を出力する（処理Ｓ３３）。処理Ｓ３３に伴い、欠陥データ検出量を計数する。制限値に達した場合、計数をリセットし上記一走査領域内における複数のチップ領域の検査対象領域を、検査途中で次の一走査領域内における複数のチップ領域に変更する（処理Ｓ３４）。制限値に達していない場合、比較検査は続行される（処理Ｓ３５）。制限値に達することなく上記一走査領域内のチップ領域が全て検査終了すると、計数はリセットされ次の一走査領域内における複数のチップ領域に検査対象領域が移される（処理Ｓ３６）。
【００２３】
以上説明したように、本発明によれば、画像データ取得工程は欠陥データの検出量に応じて検査対象領域を変更する。これにより、検査は欠陥が多く存在する領域のみに留まることなく、ウェハ全体の各チップ領域について網羅できる。検査速度も改善できる。個々のオペレータのスキルに対する依存性は低くなり、信頼性が増す。この結果、検査が中断されることなくウェハ全面の検査対象の各チップ領域について欠陥検査が可能な半導体ウェハ検査装置及びその検査方法及びその利用を経て形成された半導体装置を提供することができる。
【図面の簡単な説明】
【図１】一実施形態に係る半導体ウェハ検査装置の要部構成を示すブロック図。
【図２】一実施形態に係る半導体ウェハ検査方法の要部の第一例を示す流れ図。
【図３】一実施形態に係る半導体ウェハ検査方法の要部の第二例を示す流れ図。
【符号の説明】
１０…半導体ウェハ、１０１…スクライブライン、１０２…チップ領域、１１…ステージ、１２…制御部、１３…画像データ取得機構、１４…カメラ、１５…画像データ処理部、１６…メモリ部、１７…画像データ演算処理部、１８…出力部、Ｓ２０〜Ｓ２６、Ｓ３０〜Ｓ３６…各処理ステップ。
【発明の属する技術分野】
本発明は半導体装置製造に係り、特に、半導体ウェハにおけるパターン欠陥や異物の付着などの異常を検出するための半導体ウェハ検査装置及び検査方法及びその利用を経て形成された半導体装置に関する。
【０００２】
【従来の技術】
ＬＳＩ製造に必要なパターンは、例えばレチクル等のフォトマスクを利用して半導体ウェハ（以下、ウェハともいう）に縮小投影露光される。すなわち、半導体ウェハは被投影領域を次々と移動させながら繰り返しパターンが投影露光される。また、露光工程間には、成膜工程やエッチング工程、洗浄工程等様々な処理工程の実施を経る。これにより、ある用途に応じたチップ製品をウェハ一枚からなるべく多数確保する必要がある。かつ、各々性能を均一化し高歩留まりで量産化しなければならない。
【０００３】
ＬＳＩ製造のプロセスにおける最適化条件の模索やプロセスコントロールに影響してウェハ内の欠陥は増減する。露光パターンの不具合に起因するパターン欠陥やパーティクル発生によるウェハ上への異物付着の検査は、一般には比較検査で達成される。すなわち、隣り合う集積回路チップ領域の同一パターン領域の画像データを取り込んで信号処理を経て比較検査する。検査結果により欠陥と判定される箇所が特定される。このような検査は半導体ウェハ検査装置にて実施される。
【０００４】
【発明が解決しようとする課題】
従来、半導体ウェハ検査装置においては、ウェハ１枚あたりで検出される欠陥数には制限があり、対応する記憶容量に依存する。ウェハのパターンデフォーカス等のような大量の欠陥になると、検査途中で欠陥数が制限値を越えてしまう場合がある。このようなウェハに対し、検査装置は検査を中断してしまい、通常に検査を続行することができない。
【０００５】
対策としては、検査装置をリセットしつつ、検査対象のウェハを複数回に分けて全て検査する。あるいは、欠陥数が多いと推測される同じショットや隣接のショット領域を、以降未検査とするレシピ変更等、検査装置の再設定をする。そして、別の検査対象のウェハを検査する時は上記レシピ変更を元に戻す。
【０００６】
上記いずれの対策においてもオペレータは相当の時間を要し、改善の余地がある。また、未検査のチップ領域を残して検査終了する可能性があり、検査不十分となる恐れがある。
本発明は、上記のような事情を考慮してなされたもので、検査が中断されることなくウェハ全面の検査対象の各チップ領域について欠陥検査が可能な半導体ウェハ検査装置及びその検査方法及びその利用を経て形成された半導体装置を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体ウェハ検査装置は、半導体ウェハ上における検査対象領域の画像データを取得する画像データ取得機構と、少なくとも前記画像データ中の比較検査すべき画像データについて比較し欠陥データを取得する画像データ演算処理部と、少なくとも前記欠陥データを保持するデータ保持部と、少なくとも前記欠陥データに関する検査結果を出力する出力部と、少なくとも前記画像データ演算処理部で得られた欠陥データの検出量に応じて前記画像データ取得機構による前記検査対象領域を検査途中で変更させる制御部と、を具備したことを特徴とする。
【０００８】
上記本発明に係る半導体ウェハ検査装置によれば、画像データ取得機構は欠陥データの検出量に応じて検査対象領域を変更するようになる。これにより、検査は欠陥が多く存在する領域のみに留まることなく、ウェハ全体の各チップ領域について網羅できる。検査速度も改善できる。
【０００９】
なお、上記本発明に係る半導体ウェハ検査装置において、好ましい実施態様として次の特徴を有する。
前記検査対象領域は前記半導体ウェハ上における各チップ領域であることを特徴とする。隣り合うチップ領域を比較する検査に有用である。
前記検査対象領域は前記半導体ウェハ上の複数チップ分の走査領域であることを特徴とする。隣り合うチップ領域だけでなくウェハ面内で同列にあるチップ領域の一つと比較する検査に有用である。
前記制御部は予め前記検査対象領域における欠陥データの検出量に関する制限値を取得することを特徴とする。制限値は欠陥データを蓄積する記憶容量に応じて決めたり、欠陥数の良否判定に関る制限値として決めたり、任意に設定することが可能である。
【００１０】
本発明に係る半導体ウェハ検査方法は、半導体ウェハ上における検査対象領域の画像データを取得する画像データ取得工程と、少なくとも前記画像データ中の比較検査すべき画像データについて比較し欠陥データを取得する画像データ演算処理工程と、少なくとも前記欠陥データを保持するデータ保持工程と、少なくとも前記欠陥データに関する検査結果を出力する出力工程と、を具備し、前記画像データ取得工程は前記画像データ演算処理工程で得られた欠陥データの検出量に応じて前記検査対象領域を検査途中で変更することを特徴とする。
【００１１】
上記本発明に係る半導体ウェハ検査方法によれば、画像データ取得工程は欠陥データの検出量に応じて検査対象領域を変更する。これにより、検査は欠陥が多く存在する領域のみに留まることなく、ウェハ全体の各チップ領域について網羅できる。検査速度も改善できる。
【００１２】
なお、上記本発明に係る半導体ウェハ検査方法において、実施態様として次のような好ましい特徴を有する。
前記画像データ演算処理工程は予め前記検査対象領域における欠陥データの検出量に関する制限値を取得し、前記画像データ取得工程は前記制限値への到達を境に前記検査対象領域を検査途中で変更することを特徴とする。制限値は欠陥データを蓄積する記憶容量に応じて決めたり、欠陥数の良否判定に関る制限値として決めたり、任意に設定することが可能である。
前記検査対象領域のうち少なくとも検査途中で検査から除外された領域に相当する実際の半導体ウェハ上のチップ領域は、後工程において明示されることを特徴とする。特定チップ除外依頼用として後の工程で役立つ。
前記画像データ演算処理工程は前記半導体ウェハにおける複数のチップ領域についてそれぞれ比較検査を行うことを特徴とする。比較検査の精度向上、検査効率の向上に寄与する。
【００１３】
本発明に係る半導体装置は、上述いずれかの半導体ウェハ検査装置、あるいは半導体ウェハ検査方法の利用を経て形成されることを特徴とする。高信頼性の半導体装置の量産に寄与する。
【００１４】
【発明の実施の形態】
図１は、本発明の一実施形態に係る半導体ウェハ検査装置の要部構成を示すブロック図である。半導体ウェハ１０は、半導体プロセス製造途中のものを含み、スクライブライン１０１を隔ててチップ領域１０２の所定パターンが繰り返し配置されている。ステージ１１は半導体ウェハ１０が水平に載置されＸ，Ｙ方向に移動可能である。これにより、半導体ウェハ１０上で検査箇所を移動させる。
【００１５】
制御部１２は、画像データ取得機構１３、画像データ演算処理部１７、出力部１８を制御する。画像データ取得機構１３は、例えばウェハ１０上の検査箇所にカメラ１４が配されるようステージ１１を制御する。さらに画像データ取得機構１３は、検査対象領域の画像を画像データ処理部１５にて信号処理し、画像データをメモリ部１６に蓄積する。画像データ演算処理部１７は、画像データ中の比較検査すべき画像データについて比較して、異なるデータを検出し欠陥データとして取得する。出力部１８は少なくとも上記欠陥データに関する検査結果を出力する。
【００１６】
この実施形態では、制御部１２に欠陥データの検出量に関する特別な制限値が設定される。この制限値は、検査対象領域にもよるが、例えば１つのチップ領域１０２中に許容される欠陥数に相当するものである。制限値は欠陥データを蓄積する記憶容量に応じて決めたり、欠陥数の良否判定に関る制限値として決めたり、任意に設定することが可能である。
【００１７】
このような制限値を設定して、制御部１２は、少なくとも画像データ演算処理部１７で得られた欠陥データの検出量に応じて画像データ取得機構１３による検査対象領域を検査途中で変更させる。すなわち、現在検査しているチップ領域の欠陥数が上記設定の制限値を越えた場合、次のチップ領域に検査対象領域を強制的に移すのである。
【００１８】
また、上記検査対象領域には、半導体ウェハ上における各チップ領域で、隣り合うチップ領域と比較する他、複数チップ分の走査領域である場合がある。ここでいう走査領域とは、検査対象が隣り合うチップ領域だけでなくウェハ面内で同列にある複数チップ領域どうし比較する検査に利用される。この場合、１つの走査領域内での欠陥データの検出量に関する特別な制限値が設定されてもよい。
【００１９】
このような制限値を設定して、制御部１２は、少なくとも画像データ演算処理部１７で得られた欠陥データの検出量に応じて画像データ取得機構１３による検査対象領域を検査途中で変更させる。すなわち、現在検査している走査領域中に欠陥数が上記設定の制限値を越えた場合、次の走査領域に検査対象領域を移すのである。
【００２０】
上記実施形態によれば、制御部１２に欠陥データの検出量に関する特別な制限値を設定する。これにより、画像データ取得機構１３は、チップ領域の比較検査中、特定の領域で欠陥データが爆発的に多くなるような場合、検査途中で検査対象領域を変更するようになる。従って、検査は欠陥が多く存在する領域のみに留まることなく、ウェハ全体の各チップ領域について網羅できる。従来の検査装置のような検査中断という事態もほとんどなくなり、通常に検査を続行できる。また、検査速度も改善できる。
【００２１】
図２は、本発明の一実施形態に係る半導体ウェハ検査方法の要部の第一例を示す流れ図である。図１のブロック図を参照して説明する。
半導体ウェハをセットし、予め一つのチップ領域に対応した欠陥データ検出量（欠陥数）に関する制限値を設定しておく（処理Ｓ２０）。半導体ウェハ上における検査対象領域、少なくとも隣り合うチップ領域の画像データを取得する（処理Ｓ２１）。そこで少なくとも画像データ中の比較検査すべき画像データについて比較し少なくとも欠陥位置情報を含む欠陥データを取得する（処理Ｓ２２）。メモリ等に欠陥データを保持していき、欠陥データに関する検査結果を出力する（処理Ｓ２３）。処理Ｓ２３に伴い、欠陥データ検出量を計数する。制限値に達した場合、計数をリセットし上記隣り合うチップ領域の検査対象領域を検査途中で次の隣り合うチップ領域に変更する（処理Ｓ２４）。制限値に達していない場合、比較検査は続行される（処理Ｓ２５）。制限値に達することなく上記隣り合うチップ領域が全て検査終了すると、計数はリセットされ次の隣り合うチップ領域に検査対象領域が移される（処理Ｓ２６）。
【００２２】
図３は、本発明の一実施形態に係る半導体ウェハ検査方法の要部の第二例を示す流れ図である。図１のブロック図を参照して説明する。
半導体ウェハをセットし、予め一回分のスキャン検査、すなわち一つの走査領域に対応した欠陥データ検出量（欠陥数）に関する制限値を設定しておく（処理Ｓ３０）。半導体ウェハ上における検査対象領域、少なくとも一走査領域内における複数のチップ領域の画像データを取得する（処理Ｓ３１）。そこで少なくとも画像データ中の比較検査すべき画像データについて比較し少なくとも欠陥位置情報を含む欠陥データを取得する（処理Ｓ３２）。メモリ等に欠陥データを保持していき、欠陥データに関する検査結果を出力する（処理Ｓ３３）。処理Ｓ３３に伴い、欠陥データ検出量を計数する。制限値に達した場合、計数をリセットし上記一走査領域内における複数のチップ領域の検査対象領域を、検査途中で次の一走査領域内における複数のチップ領域に変更する（処理Ｓ３４）。制限値に達していない場合、比較検査は続行される（処理Ｓ３５）。制限値に達することなく上記一走査領域内のチップ領域が全て検査終了すると、計数はリセットされ次の一走査領域内における複数のチップ領域に検査対象領域が移される（処理Ｓ３６）。
【００２３】
以上説明したように、本発明によれば、画像データ取得工程は欠陥データの検出量に応じて検査対象領域を変更する。これにより、検査は欠陥が多く存在する領域のみに留まることなく、ウェハ全体の各チップ領域について網羅できる。検査速度も改善できる。個々のオペレータのスキルに対する依存性は低くなり、信頼性が増す。この結果、検査が中断されることなくウェハ全面の検査対象の各チップ領域について欠陥検査が可能な半導体ウェハ検査装置及びその検査方法及びその利用を経て形成された半導体装置を提供することができる。
【図面の簡単な説明】
【図１】一実施形態に係る半導体ウェハ検査装置の要部構成を示すブロック図。
【図２】一実施形態に係る半導体ウェハ検査方法の要部の第一例を示す流れ図。
【図３】一実施形態に係る半導体ウェハ検査方法の要部の第二例を示す流れ図。
【符号の説明】
１０…半導体ウェハ、１０１…スクライブライン、１０２…チップ領域、１１…ステージ、１２…制御部、１３…画像データ取得機構、１４…カメラ、１５…画像データ処理部、１６…メモリ部、１７…画像データ演算処理部、１８…出力部、Ｓ２０〜Ｓ２６、Ｓ３０〜Ｓ３６…各処理ステップ。
Claims (10)
- 半導体ウェハ上における検査対象領域の画像データを取得する画像データ取得機構と、
少なくとも前記画像データ中の比較検査すべき画像データについて比較し欠陥データを取得する画像データ演算処理部と、
少なくとも前記欠陥データを保持するデータ保持部と、
少なくとも前記欠陥データに関する検査結果を出力する出力部と、
少なくとも前記画像データ演算処理部で得られた欠陥データの検出量に応じて前記画像データ取得機構による前記検査対象領域を検査途中で変更させる制御部と、
を具備したことを特徴とする半導体ウェハ検査装置。 - 前記検査対象領域は前記半導体ウェハ上における各チップ領域であることを特徴とする請求項１記載の半導体ウェハ検査装置。
- 前記検査対象領域は前記半導体ウェハ上の複数チップ分の走査領域であることを特徴とする請求項１記載の半導体ウェハ検査装置。
- 前記制御部は予め前記検査対象領域における欠陥データの検出量に関する制限値を取得することを特徴とする請求項１〜３いずれか一つに記載の半導体ウェハ検査装置。
- 半導体ウェハ上における検査対象領域の画像データを取得する画像データ取得工程と、
少なくとも前記画像データ中の比較検査すべき画像データについて比較し欠陥データを取得する画像データ演算処理工程と、
少なくとも前記欠陥データを保持するデータ保持工程と、
少なくとも前記欠陥データに関する検査結果を出力する出力工程と、
を具備し、
前記画像データ取得工程は前記画像データ演算処理工程で得られた欠陥データの検出量に応じて前記検査対象領域を検査途中で変更することを特徴とする半導体ウェハ検査方法。 - 前記画像データ演算処理工程は予め前記検査対象領域における欠陥データの検出量に関する制限値を取得し、前記画像データ取得工程は前記制限値への到達を境に前記検査対象領域を検査途中で変更することを特徴とする請求項５記載の半導体ウェハ検査方法。
- 前記検査対象領域のうち少なくとも検査途中で検査から除外された領域に相当する実際の半導体ウェハ上のチップ領域は、後工程において明示されることを特徴とする請求項５または６記載の半導体ウェハ検査方法。
- 前記画像データ演算処理工程は前記半導体ウェハにおける複数のチップ領域についてそれぞれ比較検査を行うことを特徴とする請求項５〜７いずれか一つに記載の半導体ウェハ検査方法。
- 前記請求項１〜４いずれかの半導体ウェハ検査装置の利用を経て形成されたことを特徴とする半導体装置。
- 前記請求項５〜８いずれかの半導体ウェハ検査方法の利用を経て形成されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003067472A JP2004281482A (ja) | 2003-03-13 | 2003-03-13 | 半導体ウェハ検査装置及び検査方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003067472A JP2004281482A (ja) | 2003-03-13 | 2003-03-13 | 半導体ウェハ検査装置及び検査方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004281482A true JP2004281482A (ja) | 2004-10-07 |
Family
ID=33285052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003067472A Withdrawn JP2004281482A (ja) | 2003-03-13 | 2003-03-13 | 半導体ウェハ検査装置及び検査方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004281482A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100435291C (zh) * | 2006-06-12 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 晶片背面缺陷的移除方法 |
| US8270703B2 (en) | 2008-06-10 | 2012-09-18 | Fujitsu Semiconductor Limited | Defect inspection apparatus, defect inspection method, and manufacture method for semiconductor device |
-
2003
- 2003-03-13 JP JP2003067472A patent/JP2004281482A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100435291C (zh) * | 2006-06-12 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 晶片背面缺陷的移除方法 |
| US8270703B2 (en) | 2008-06-10 | 2012-09-18 | Fujitsu Semiconductor Limited | Defect inspection apparatus, defect inspection method, and manufacture method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI784018B (zh) | 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法 | |
| TWI642124B (zh) | 用於混合模式之晶圓檢測的方法及系統 | |
| JP5284792B2 (ja) | 検査サンプル上で検出された欠陥分類のための方法とシステム | |
| JP5392520B2 (ja) | 調整方法及び基板処理方法 | |
| JP4537467B2 (ja) | 試料検査装置及び試料検査方法 | |
| WO2016181930A1 (ja) | 基板の検査方法、基板処理システム及びコンピュータ記憶媒体 | |
| TW201625915A (zh) | 用於程序窗特徵化之虛擬檢測系統 | |
| JP5566265B2 (ja) | 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法 | |
| TWI663665B (zh) | 用於在一單一檢驗程序中之多個程序步驟之檢驗 | |
| JP3647416B2 (ja) | パターン検査装置及びその方法 | |
| KR20160040658A (ko) | 프로그램된 결함을 사용한 웨이퍼 검사 프로세스의 설정 | |
| JP2007064843A (ja) | 試料検査装置、試料検査方法及びプログラム | |
| TWI782210B (zh) | 整合式掃描式電子顯微鏡及用於先進製程控制之光學分析技術 | |
| TWI807442B (zh) | 程序控制之晶粒內度量衡方法及系統 | |
| JPH04107946A (ja) | 自動外観検査装置 | |
| KR102350548B1 (ko) | 웨이퍼 검사 방법 | |
| JP5837649B2 (ja) | 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体 | |
| US20120106827A1 (en) | Wafer inspection method | |
| JP4734002B2 (ja) | 検査システム及び半導体装置の製造方法 | |
| JP2004281482A (ja) | 半導体ウェハ検査装置及び検査方法及び半導体装置 | |
| KR20120129302A (ko) | 웨이퍼 결함 고속 검사장치 | |
| US20180315670A1 (en) | Guided Metrology Based on Wafer Topography | |
| JP2000067243A (ja) | 自動欠陥情報収集制御方法及び自動欠陥情報収集制御プログラムを記録した記録媒体 | |
| JP2006284617A (ja) | パターン検査方法 | |
| JP3808320B2 (ja) | パターン検査装置およびパターン検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |