KR101608695B1 - 웨이퍼의 검사 및/또는 분류를 위한 컴퓨터-구현된 방법들 - Google Patents

웨이퍼의 검사 및/또는 분류를 위한 컴퓨터-구현된 방법들 Download PDF

Info

Publication number
KR101608695B1
KR101608695B1 KR1020117004319A KR20117004319A KR101608695B1 KR 101608695 B1 KR101608695 B1 KR 101608695B1 KR 1020117004319 A KR1020117004319 A KR 1020117004319A KR 20117004319 A KR20117004319 A KR 20117004319A KR 101608695 B1 KR101608695 B1 KR 101608695B1
Authority
KR
South Korea
Prior art keywords
characteristic
wafer
determining
defects
classifying
Prior art date
Application number
KR1020117004319A
Other languages
English (en)
Other versions
KR20110048528A (ko
Inventor
위르겐 라이흐
루이스 빈트로
프라산나 디그헤
앤드류 스테인바흐
다니엘 카발드지에브
스테판 비엘락
Original Assignee
케이엘에이-텐코어 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코어 코오포레이션 filed Critical 케이엘에이-텐코어 코오포레이션
Publication of KR20110048528A publication Critical patent/KR20110048528A/ko
Application granted granted Critical
Publication of KR101608695B1 publication Critical patent/KR101608695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Image Processing (AREA)

Abstract

웨이퍼를 검사 및/또는 분류하기 위한 컴퓨터-구현된 방법들이 제공된다. 하나의 컴퓨터-구현된 방법은 하나 이상의 결함 검출 파라미터들을 사용하여 웨이퍼 상의 결함들을 검출하는 단계를 포함하며, 이는 검사 시스템에 의하여 생성되는, 웨이퍼로부터 분산된 광에 응답하는 출력을 사용하여 결정되는 웨이퍼의 비-공간적으로 로컬화된 특성에 기반하여 결정된다. 다른 컴퓨터-구현된 방법은 검사 시스템에 의하여 생성되는, 웨이퍼로부터 분산된 광에 응답하는 출력을 사용하여 결정되는 웨이퍼의 비-공간적으로 로컬화된 특성과 출력을 사용하여 결정되는 웨이퍼의 공간적으로 로컬화된 특성의 조합에 기반하여 웨이퍼를 분류하는 단계를 포함한다.

Description

웨이퍼의 검사 및/또는 분류를 위한 컴퓨터-구현된 방법들{COMPUTER-IMPLEMENTED METHODS FOR INSPECTING AND/OR CLASSIFYING A WAFER}
본 발명은 일반적으로 웨이퍼의 검사 및/또는 분류를 위한 컴퓨터-구현된 방법들과 관련된다. 특정 실시예들은 웨이퍼의 비-공간적으로 로컬화된 특성에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하는 단계 및/또는 웨이퍼의 비-공간적 로컬화된 특성과 웨이퍼의 공간적으로 로컬화된 특성의 조합에 기반하여 웨이퍼를 분류하는 단계를 포함하는 방법과 관련된다.
다음의 설명 및 실시예들은 본 섹션에 그들이 포함됨으로 인하여 종래 기술인 것으로 인정되지 않는다.
로직 및 메모리 디바이스들과 같은 반도체 디바이스들을 제조하는 것은 통상적으로 반도체 디바이스들의 다중 레벨들 및 다양한 피쳐(feature)들을 형성하기 위하여 다수의 반도체 제작 프로세스들을 사용하여 반도체 웨이퍼와 같은 표본(specimen)을 프로세싱하는 단계를 포함한다. 예를 들어, 리소그래피는 반도체 웨이퍼 상에 정렬되는 레지스트로 패턴을 전사하는 단계를 통상적으로 수반하는 반도체 제작 프로세스이다. 반도체 제작 프로세스의 부가적인 실시예들은 화학-기계적 연마, 에칭, 증착, 및 이온 주입을 포함하나, 이에 제한되는 것은 아니다. 다수의 반도체 디바이스들은 반도체 웨이퍼 상의 배열로(arrangement) 제작되고, 그 후 개별적인 반도체 디바이스들로 분리될 수 있다.
검사 프로세스들은 제조 프로세스에서 더 높은 수율 및 이에 따른 더 높은 이윤을 증진하기 위하여 웨이퍼들상에 결함들을 검출하기 위한 반도체 제조 프로세스 동안에 다양한 단계들에서 사용된다. 검사는 항상 집적 회로들과 같은 반도체 디바이스들의 제작의 중요한 부분을 차지해왔다. 그러나, 반도체 디바이스들의 디멘젼(dimension)들이 감소함에 따라, 더 작은 결함들이 디바이스들이 고장나게 할 수 있기 때문에 검사는 수용가능한 반도체 디바이스들의 성공적인 제조에 훨씬 더 중요해졌다. 예를 들어, 반도체 디바이스의 디멘젼들이 감소함에 따라, 감소된 크기의 결함들의 검출은 상대적으로 작은 결함들이 반도체 디바이스들에서 원치 않는 수차(aberration)들을 야기할 수 있기 때문에 필수적인 것이 될 수 있다.
계측 프로세스들은 또한 프로세스를 모니터링하고 제어하기 위하여 반도체 제조 프로세스 동안에 다양한 단계들에서 사용된다. 계측 프로세스들은 웨이퍼 상에 결함들이 검출되는 검사 프로세스들과 달리, 계측 프로세스들이 검사 툴들을 사용하여 일반적으로 결정될 수 없는 웨이퍼의 하나 이상의 특성들을 측정하는데 사용된다는 점에서 검사 프로세스들과 상이하다. 예를 들어, 계측 프로세스들은 프로세스의 성능이 하나 이상의 특성들로부터 결정될 수 있도록, 프로세스 동안에 웨이퍼 상에 형성되는 피쳐들의 디멘젼(예를 들어, 라인 폭, 두께 등)과 같은 웨이퍼의 하나 이상의 특성들을 측정하는데 사용된다. 또한, 웨이퍼의 하나 이상의 특성들이 (특성(들)에 대한 미리 결정된 범위 위에서) 수용가능하지 않다면, 웨이퍼의 하나 이상의 특성들의 측정들은, 프로세스에 의하여 측정되는 부가적인 웨이퍼들이 수용가능한 특성(들)을 갖도록, 프로세스의 하나 이상의 파라미터들을 변경하는데 사용될 수 있다.
그러나, 프로세스 모니터링 및 제어 애플리케이션들을 위해 웨이퍼의 하나 이상의 특성들을 측정하기 위하여 계측 프로세스들 및 툴들을 사용하는데 대한 다수의 단점들이 존재한다. 예를 들어, 대부분의 계측 툴들은 특히 검사 시스템들과 비교하여 상대적으로 느리다. 따라서, 계측 프로세스들은 종종 계측 결과들이 상대적으로 편리한 방식으로 획득될 수 있도록, 웨이퍼들상에 제한된 개수의 위치들 또는 하나의 위치에서 수행된다. 그러나, 반도체 디바이스들을 제조하는데 사용되는 다수의 프로세스들은 웨이퍼들의 표면에 걸쳐 변화하는 특성(들)을 갖는 웨이퍼들을 생성한다. 따라서, 웨이퍼 상의 제한된 개수의 위치들 또는 한 위치에서 수행되는 계측 측정들을 사용하는 것은 프로세스가 정확하게 모니터링되고 제어될 수 있도록, 웨이퍼들의 특성(들)에 관한 충분한 정보를 제공하지 않을 수 있다. 추가로, 인라인 모니터링(inline monitoring)을 위해 웨이퍼에 걸친 특성들을 측정하고 애플리케이션들을 제어하기 위하여 계측 툴들을 사용하는 것은 그러한 측정들이 수행될 수 있는 시간으로 인하여 실현 가능하지 않다. 특히, 표면 조도, 저항, 막 두께 등과 같은 현재 이용가능한 계측 툴들에 의하여 수행되는 계측 측정들은 측정들이 생산에서의 사이클 시간에 영향을 미칠(예를 들어, 사이클 시간을 증가시킬) 수 있기 때문에 인라인 모니터링을 위해 웨이퍼들의 높은 샘플링에 적합하지 않다.
웨이퍼들의 계측형 특성들을 결정하기 위하여 검사 시스템들에 의해 생성되는 출력을 사용하려는 시도들이 이루어져 왔다. 예를 들어, 통상적으로 검사 시스템들은 다수의 콜렉터(collector)들 또는 채널들로 구성된다. 각각의 이러한 콜렉터들 또는 채널들은 이에 제한되는 것은 아니지만 다양한 형태들 및 크기들의 결함들 및 입자들, 스크래치들, 표면 조도, 막 두께, 막 조성, 막 잔여물, 물질 결정도, 표면 광학 상수들, 나노-피쳐 특성들, 패턴 선 폭들, 및 이전의 프로세스 또는 패터닝 파라미터들을 포함하는 검사 표면의 다수의 특성들을 포착할 수 있다. 단일 콜렉터 또는 채널을 이용하는 다수의 표면 특성들의 편리하고 비용 효율적인 검출은 차선적일 수 있다. 예를 들어, 몇몇 경우들에서 점 결함(point defect)들은 암시야(DF: dark field) 콜렉터로 실질적으로 강하게 분산될 수 있고, 하드웨어 또는 소프트웨어의 동적 범위 제한들은 특정 콜렉터를 이용한 상이한 웨이퍼 특성(예를 들어, 상대적으로 낮은 진폭, 표면 조도의 상대적으로 긴 공간적 주파수 변화들)의 최적의 검출을 허용하지 않을 수 있다.
다수의 DF 검사 시스템들에서, 배경 표면 분산(헤이즈(haze)) 또는 패턴 노이즈는 결함 검출을 위하여 글로벌하게 또는 로컬로 임계치를 결정하는데 이용된다. 결함들은 종종 입자들, 피트(pit)들, 스크래치들, 손실 물질(missing material), 또는 적어도 하나의 공간 디멘젼에서 타이트하게 한정된 다른 피쳐들이다. 이러한 임계 동작에 의하여 검출되는 결함들의 개수, 타입, 크기 및/또는 공간적 위치는 그 후 레코드되고, 이러한 정보로부터 웨이퍼의 전체 속성(예를 들어, 품질)의 결정이 이루어진다.
상기 개시된 방법에서, 검사 시스템에 의하여 측정가능한 다수의 웨이퍼 특성은 웨이퍼의 디스포지셔닝(dispositioning)에서 대체로 무시된다. 이러한 특성들은 표면 조도, 형태, 막 두께, 막 조성, 막 잔여물, 및 웨이퍼 표면에 걸친 다른 이전 프로세스-유도된 변화들을 포함할 수 있다. 몇몇 경우들에서, 이러한 특성들은 검사 이후에 "오프-라인" 분석을 위해 이용된다. 이러한 낮은 공간적 주파수 특성들의 이용 및/또는 데이터 프로세싱은 높은 공간적 주파수(예를 들어, 점 결함) 샘플 특성들과 독립적이다.
따라서, 웨이퍼의 비-공간적으로 로컬화된 특성에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하는 단계 및/또는 웨이퍼의 비-공간적으로 로컬화된 특성과 웨이퍼의 공간적으로 로컬화된 특성의 조합에 기반하여 웨이퍼를 분류하는 단계를 포함하는 웨이퍼를 검사 및/또는 분류하기 위한 컴퓨터-구현된 방법들을 개발하는 것이 바람직할 것이다.
다양한 컴퓨터-구현된 방법 실시예들의 하기 설명은 어떤 방식으로든 첨부된 청구항들의 주제를 제한하도록 해석되어서는 안 된다.
일 실시예는 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법과 관련된다. 방법은 검사 시스템에 의하여 생성되는, 웨이퍼로부터 분산된 광에 응답하는 출력을 사용하여 웨이퍼의 제1 특성을 결정하는 단계를 포함한다. 제1 특성은 2개의 디멘젼(dimension)들에서 공간적으로 로컬화되지 않는다(즉, 여기서 2개의 디멘젼들에서의 자신의 측방 스케일들은 시스템의 점 확산(point spread) 함수보다 크다). 방법은 또한 제1 특성에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 더 포함한다. 또한, 방법은 하나 이상의 결함 검출 파라미터들 및 출력을 사용하여 웨이퍼 상의 결함들을 검출하는 단계를 포함한다. 결함들은 적어도 1개의 디멘젼에서 공간적으로 로컬화된다(예를 들어, 여기서 자신의 측방 스케일은 적어도 1개의 디멘젼에서 시스템의 점 확산 함수보다 작다).
일 실시예에서, 제1 특성을 결정하는데 사용되는 출력은 헤이즈로 인하여 분산된 광에 응답하는 출력을 포함한다. 다른 실시예에서, 제1 특성을 결정하는데 사용되는 출력은 패턴 노이즈로 인하여 분산된 광에 응답하는 출력을 포함한다.
일 실시예에서, 제1 특성은 표면 조도, 웨이퍼에 걸친 표면 조도 변화, 막 두께, 막 조성, 막 잔류물, 하나 이상의 패턴 디멘젼들, 표면 조성, 형태, 또는 웨이퍼에서의 형태 변화들을 포함한다. 다른 실시예에서, 제1 특성은 표면 조도의 모든 표면 공간 주파수 대역들의 단지 서브세트 위에 표면 조도 변화들을 포함한다. 부가적인 실시예에서, 2개의 디멘젼들에서 상기 제1 특성의 측방 스케일들이 시스템의 점 확산 함수보다 더 크다는 점에서 제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않는다.
일 실시예에서, 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 웨이퍼에 대하여 글로벌하게 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 포함한다. 다른 실시예에서, 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 웨이퍼의 상이한 영역들에 대하여 로컬하게 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 포함한다.
몇몇 실시예들에서, 제1 특성을 결정하는 단계는 상기 웨이퍼에 걸쳐 한 방향을 따라 제1 특성의 변화를 결정하는 단계를 포함하고, 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 제1 특성의 변화에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 포함한다. 다른 실시예에서, 제1 특성을 결정하는 단계는 웨이퍼의 상이한 영역들에서 제1 특성의 변화를 결정하는 단계를 포함한다. 그러한 일 실시예에서, 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 상이한 영역들에서 제1 특성의 변화에 기반하여 상이한 영역들에 대해 개별적으로 하나 이상의 결함 검출 파라미터들을 선택하는 단계를 포함한다. 다른 그러한 실시예에서, 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 상이한 영역들에서 제1 특성의 변화에 기반하여 상이한 영역들에서 개별적으로 결함들의 검출이 수행될지 결정하는 단계를 포함한다.
일 실시예에서, 제1 특성을 결정하는데 사용되는 출력은 웨이퍼에 대하여 검사 시스템에 의하여 생성되는 출력의 단지 일부분을 포함하고, 웨이퍼 상의 결함들을 검출하는데 사용되는 출력은 웨이퍼에 대하여 검사 시스템에 의하여 생성되는 출력의 상이한 부분을 포함한다. 그러한 일 실시예에서, 제1 특성을 결정하는데 사용되는 출력의 일부분 및 결함들을 검출하는데 사용되는 출력의 상이한 부분은 검사 시스템의 조명 및 수집(collection) 서브시스템들의 상이한 구성들에 의하여 생성된다. 다른 실시예에서, 제1 특성을 결정하는데 사용되는 출력 및 웨이퍼 상의 결함들을 검출하는데 사용되는 출력은 검사 시스템의 조명 및 수집 서브시스템들의 동일한 구성에 의하여 생성된다.
일 실시예에서, 방법은 제1 특성 및 결함들의 조합에 기반하여 웨이퍼를 분류하는 단계를 더 포함한다.
상기 개시되는 컴퓨터-구현된 방법의 각각의 실시예들의 단계들 각각은 본 명세서에 설명되는 바와 같이 추가로 수행될 수 있다. 또한, 상기 개시된 컴퓨터-구현된 방법의 실시예들 각각은 본 명세서에 개시된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 추가로, 상기 개시된 컴퓨터-구현된 방법의 실시예들 각각은 본 명세서에 개시된 시스템들 중 임의의 것에 의하여 수행될 수 있다.
다른 실시예는 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법과 관련된다. 방법은 검사 시스템에 의하여 생성되는, 웨이퍼로부터 분산된 광에 응답하는 출력을 사용하여 상기 웨이퍼의 제1 특성을 결정하는 단계를 포함한다. 제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않는다. 방법은 출력을 사용하여 웨이퍼의 제2 특성을 결정하는 단계를 더 포함한다. 제2 특성은 적어도 1개의 디멘젼에서 공간적으로 로컬화된다. 방법은 제1 특성 및 제2 특성의 조합에 기초하여 웨이퍼를 분류하는 단계를 더 포함한다.
일 실시예에서, 2개의 디멘젼들에서 제1 특성의 측방 스케일들이 시스템의 점 확산(point spread) 함수보다 크다는 점에서 제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않는다. 다른 실시예에서, 제1 특성은 표면 조도, 상기 웨이퍼에 걸친 표면 조도 변화, 막 두께, 막 조성, 막 잔류물, 하나 이상의 패턴 디멘젼들, 표면 조성, 형태, 또는 웨이퍼에서의 형태 변화들을 포함한다. 제2 특성은 웨이퍼 상의 결함들을 포함하고, 웨이퍼를 분류하는 단계는 출력을 사용하여 결함들이 검출된 이후에 수행된다.
일 실시예에서, 웨이퍼를 분류하는 단계가 제1 특성 및 제2 특성에 동일하게 기반하도록, 제1 특성 및 제2 특성의 조합이 제1 특성 및 제2 특성을 동일하게 처리함으로써 생성된다.
일 실시예에서, 웨이퍼를 분류하는 단계는 웨이퍼 상에 수행될 하나 이상의 동작들을 결정하는 단계를 포함한다. 다른 실시예에서, 웨이퍼를 분류하는 단계는 웨이퍼의 전체 속성(attribute)을 결정하는 단계를 포함한다. 부가적인 실시예에서, 웨이퍼를 분류하는 단계는 웨이퍼의 적어도 일부를 생성하는데 사용되는 프로세스의 속성을 결정하는 단계를 포함한다.
일 실시예에서, 웨이퍼를 분류하는 단계는 웨이퍼 상의 하나 이상의 공간적 위치들에서 제1 특성의 존재 또는 부재와 하나 이상의 공간적 위치들에서의 제2 특성의 존재 또는 부재의 조합에 기반하여 웨이퍼를 분류하는 단계를 포함한다. 다른 실시예에서, 웨이퍼를 분류하는 단계는 웨이퍼 상의 하나 이상의 공간적 위치들에서 제1 특성의 값과 하나 이상의 공간적 위치들에서 제2 특성의 값의 조합에 기반하여 웨이퍼를 분류하는 단계를 포함한다. 부가적인 실시예에서, 웨이퍼를 분류하는 단계는, 웨이퍼 상의 위치에서의 제1 특성과 웨이퍼 상의 동일한 위치에서의 제2 특성의 조합에 기반하여 웨이퍼 상의 위치에 대한 단일 특성을 결정하는 단계, 및 단일 특성에 기반하여 웨이퍼를 분류하는 단계를 포함한다.
일 실시예에서, 웨이퍼를 분류하는 단계는, 웨이퍼의 영역에 제1 특성 및 제2 특성 중 하나가 존재하는지 결정하는 단계, 및 영역에 제1 특성 및 제2 특성 중 하나가 존재한다면 존재하는 제1 특성 또는 제2 특성에만 기반하여 웨이퍼를 분류하는 단계를 포함한다. 다른 실시예에서, 웨이퍼를 분류하는 단계는, 웨이퍼의 영역에서의 제1 특성 및 제2 특성의 값들을 결정하는 단계, 및 웨이퍼의 영역에 제1 특성 및 제2 특성의 값들에 기반하여 단지 제1 특성 또는 제2 특성에만 기반하여 웨이퍼를 분류하는 단계를 포함한다. 추가적인 실시예에서, 웨이퍼를 분류하는 단계는, 웨이퍼의 영역에 제1 특성 및 제2 특성이 모두 존재하는 경우와, 웨이퍼의 상이한 영역들에 제1 특성 및 제2 특성이 존재하고 웨이퍼의 영역에 제1 특성 및 제2 특성 모두 존재하지 않는 경우에 상이하게 웨이퍼를 분류하는 단계를 포함한다. 부가적인 실시예에서, 웨이퍼를 분류를 위해 사용되는 제1 특성은 웨이퍼의 스케일로 결정되고, 분류하는 단계를 위해 사용되는 제2 특성은 웨이퍼의 스케일로 결정되는 제2 특성의 속성을 포함한다.
일 실시예에서, 제1 특성과 제2 특성의 조합은 제1 특성과 제2 특성의 오버레이(overlay)를 포함한다. 다른 실시예에서, 제1 특성과 제2 특성의 조합은 제1 특성과 제2 특성의 영역-기반 오버레이를 포함한다. 부가적인 실시예에서, 제1 특성과 제2 특성의 조합은 제1 특성과 제2 특성의 공간적 조합을 포함한다. 추가적인 실시예에서, 제1 특성과 제2 특성의 조합은 제1 특성과 제2 특성의 통계적 조합을 포함한다. 상기 개시된 오버레이, 영역-기반 오버레이, 공간적 조합, 및 통계적 결합은 제1 특성과 제2 특성의 값들의 몇몇 조합, 제1 특성과 제2 특성의 부재, 및 제1 특성과 제2 특성의 존재를 사용하여 수행될 수 있다.
일 실시예에서, 방법은 출력을 사용하여 웨이퍼의 부가적인 특성들을 결정하는 단계를 더 포함한다. 그러한 일 실시예에서, 웨이퍼를 분류하는 단계는 부가적인 특성들 전부 및 제1 특성과 제2 특성의 조합에 기반하여 웨이퍼를 분류하는 단계를 포함한다. 그러한 다른 실시예에서, 웨이퍼를 분류하는 단계는 부가적인 특성들의 전부보다 적은 부가적인 특성들과 제1 특성과 제2 특성의 조합에 기반하여 웨이퍼를 분류하는 단계를 포함한다.
일 실시예에서, 제2 특성은 웨이퍼 상의 결함들을 포함한다. 그러한 일 실시예에서, 방법은 제1 특성에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 포함하고, 제2 특성을 결정하는 단계는 하나 이상의 결함 검출 파라미터들 및 출력을 사용하여 웨이퍼 상의 결함들을 검출하는 단계를 포함한다.
일 실시예에서, 제2 특성은 웨이퍼 상의 결함들을 포함하며, 방법은 결함들의 영역에서 제1 특성에 기반하여 결함들을 분류하는 단계를 더 포함한다. 다른 실시예에서, 제2 특성은 웨이퍼 상의 결함들의 하나 이상의 속성들을 포함하며, 방법은 결함들의 하나 이상의 속성들 중 적어도 하나와 결합하여 결함들의 영역에서의 제1 특성에 기반하여 결함들을 분류하는 단계를 포함한다. 부가적인 실시예에서, 방법은 제1 특성의 영역에서의 제2 특성에 기반하여 제1 특성의 하나 이상의 속성들을 결정하는 단계를 포함한다.
상기 개시되는 컴퓨터-구현된 방법의 실시예들 각각의 단계들 각각은 본 명세서에 개시되는 바와 같이 추가로 수행될 수 있다. 또한, 상기 개시된 컴퓨터-구현된 방법의 실시예들 각각은 본 명세서에 개시된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 추가로, 상기 개시되는 컴퓨터-구현된 방법의 실시예들 각각은 본 명세서에 개시되는 시스템들 중 임의의 것에 의하여 수행될 수 있다.
본 발명의 다른 목적들 및 장점들은 다음의 첨부된 도면들을 참고하고 하기의 상세한 설명을 판독할 때 명백해질 것이다.
도 1은 둘 이상의 특성들,적어도 1개의 디멘젼에서 공간적으로 로컬화되는 2개의 특성들 및 2개의 디멘젼들에서 공간적으로 로컬화되지 않는 다른 특성을 갖는 웨이퍼의 일 실시예의 평면도를 개시하는 개략도이며; 그리고
도 2는 본 명세서에 개시되는 하나 이상의 컴퓨터-구현된 방법들을 수행하도록 구성되는 시스템의 일 실시예 및 본 명세서에 개시되는 하나 이상의 컴퓨터-구현된 방법들을 수행하기 위한 컴퓨터 시스템상에서 실행가능한 프로그램 명령들을 포함하는 컴퓨터-판독가능 매체의 일 실시예를 개시하는 블록도이다.
본 발명은 다양한 변형들 및 대안적인 형태들을 허용하나, 본 발명의 특정 실시예들이 도면들에서 예시로서 도시되고, 본 명세서에서 상세히 설명될 것이다. 그러나, 도면들 및 그것에 대한 상세한 설명은 개시된 특정 형태로 본 발명을 제한하도록 의도되지 않고, 그와 반대로, 본 발명은 첨부된 청구항들에 의하여 정의되는 바와 같이 본 발명의 정신 및 범위 내에서 벗어나지 않는 모든 변형들, 동등물들 및 대안들을 커버하도록 의도된다는 것을 이해해야 한다.
본 명세서에서 사용될 때, "웨이퍼"라는 용어는 일반적으로 반도체 또는 비-반도체 물질로 형성되는 기판들을 지칭한다. 그러한 반도체 또는 비-반도체 물질의 실시예들은 단결정 실리콘, 갈륨 비화물, 및 인듐 인화물을 포함하나, 이에 제한되는 것은 아니다. 그러한 기판들은 반도체 제작 설비들에서 공통적으로 발견 및/또는 프로세싱될 수 있다.
하나 이상의 층들이 웨이퍼 위에 형성될 수 있다. 예를 들어, 그러한 층들은 레지스트, 유전체 물질, 도전성 물질, 및 반도체 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 다수의 상이한 타입의 그러한 층들이 본 기술분야에 공지되며, 본 명세서에서 사용될 때 웨이퍼라는 용어는 모든 타입의 그러한 층들이 형성될 수 있는 웨이퍼를 포함하도록 의도된다.
웨이퍼 상에 형성되는 하나 이상의 층들은 패터닝되거나 비-패터닝(unpattern)될 수 있다. 이러한 방식으로, 웨이퍼는 패터닝된 웨이퍼 또는 비-패터닝된 웨이퍼일 수 있다. 예를 들어, 웨이퍼는 다수의 다이(die)들을 포함할 수 있으며, 각각의 다이는 반복가능한 패터닝된 피쳐(feature)들을 갖는다. 그러한 물질의 층들의 형성 및 프로세싱은 궁극적으로 완성된 디바이스들을 초래할 수 있다. 다수의 상이한 타입의 디바이스들은 웨이퍼 상에 형성될 수 있고, 본 명세서에서 사용될 때 웨이퍼라는 용어는 본 기술분야에서 공지된 임의의 타입의 디바이스가 제작되는 웨이퍼를 포함하도록 의도된다.
실시예들은 웨이퍼와 관련하여 본 명세서에 설명되나, 실시예들은 레티클과 같은 다른 표본을 검사 및/또는 분류하기 위하여 사용될 수 있으며, 이는 또한 마스크 또는 포토마스크로서 공통적으로 지칭될 수 있다. 다수의 상이한 타입의 레티클들이 본 기술분야에 공지되고, 본 명세서에서 사용될 때 "레티클", "마스크" 및 "포토마스크"와 같은 용어들은 본 기술분야에 공지되는 모든 타입의 레티클들을 포함하도록 의도된다.
"제1" 및 "제2"라는 용어들은 본 명세서에서 상이한 특성들 등의 사이에서 구분하기 위하여 사용된다. "제1" 및 "제2"라는 용어들은 특성들 등의 시간적, 공간적, 또는 우선권 속성들을 표시하는데 사용되지 않는다.
이제 도면들을 참고하여, 도면들은 비율에 따라 도시되지 않음을 유념하라. 특히, 도면들의 엘리먼트들 중 일부의 스케일은 엘리먼트들의 특성들을 강조하기 위하여 크게 과장된다. 도면들은 동일한 스케일로 도시되지 않음을 또한 유념하라. 유사하게 구성될 수 있는 둘 이상의 도면들에서 도시되는 엘리먼트들은 동일한 참조 번호들을 사용하여 표시되었다.
일 실시예는 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법과 관련된다. 본 명세서에 개시된 방법들과 대조적으로, 결함 검출을 위하여 이전에 사용된 방법들에서, 특정 공간 주파수 대역에서의 표면 조도와 같은 하나 이상의 특성들의 존재 또는 부재는 마이크로-스크래치들과 같은 다른 특성들의 검출 또는 측정에 영향을 미치지 않을 것이다. 대조적으로, 본 명세서에 개시된 실시에들은 다른 것에 기반하여 하나의 특성의 개선된 측정 능력을 허용한다.
방법은 검사 시스템에 의하여 생성되는, 웨이퍼로부터 분산된 광에 응답하는 출력을 사용하여 웨이퍼의 제1 특성을 결정하는 단계를 포함한다. 웨이퍼로부터 분산된 광에 응답하는 출력은 임의의 적절한 출력을 포함할 수 있다. 검사 시스템은 본 명세서에서 추가로 개시되는 바와 같이 구성될 수 있다. 일 실시예에서, 제1 특성을 결정하는데 사용되는 출력은 헤이즈로 인하여 분산된 광에 응답하는 출력을 포함한다. 예를 들어, 제1 특성은 배경 표면 분산 또는 헤이즈에 기반하여 결정될 수 있다. 또한, 제1 특성은 SURFmonitor 프로세스 서명 및 계측 모듈 및/또는 SP2 검사 시스템과 같은 상업적으로 이용가능한 소프트웨어 및/또는 하드웨어를 사용하여 헤이즈 분석에 의하여 결정될 수 있으며, 이들 둘 모두는 캘리포니아 산 호세의 KLA-Tencor로부터 상업적으로 이용가능하다. 제1 특성은 또한 2008년 1월 17일자로 미국 특허 출원 번호 제2008/0013083호로서 발행된, 2007년 2월 9일자로 출원되고 Kirk 등에 의하여 공동으로 허여된 미국 특허 출원 번호 제11/673,150호,에 개시되는 시스템들 및 방법들을 사용하여 결정될 수 있으며, 이들 모두는 본 명세서에 완전히 참조로서 통합된다. 다른 실시예에서, 제1 특성을 결정하는데 사용되는 출력은 패턴 노이즈로 인하여 분산된 광에 응답하는 출력을 포함한다. 예를 들어, 제1 특성은 패턴 노이즈에 기반하여 결정될 수 있다. 제1 특성은 또한 출력 및 임의의 적절한 방법 및/또는 알고리즘을 사용하여 결정될 수 있다.
제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않는다. 특히, 제1 특성은 웨이퍼의 상부 표면에 실질적으로 평행한 평면에서 연장하는 2개의 디멘젼들에서 공간적으로 로컬화되지 않는다. 다시 말해, 2개의 디멘젼들은 웨이퍼의 x-y 플레임에서 정의된다. 또한, 제1 특성은 2개의 디멘젼들에서 강한 공간적 로컬화를 갖지 않는다. 예를 들어, 2개의 디멘젼들에서 강한 공간적 로컬화를 갖지 않는 웨이퍼들의 특성들은 표면 조도 또는 증착된 막의 두께 및 광학 상수들 및 본 명세서에 개시되는 다른 실시예들을 포함한다. 이러한 방식으로, 제1 특성은 통상적으로 "결함들"로서 공지되는 것보다는 차라리 수십 마이크론들에서 mm 내지 cm의 스케일들을 갖는 특성을 포함할 수 있다. 또한, 그러한 제1 특성들의 값들이 웨이퍼를 "결함이 있도록" 할 수 있으나, 특성들 자신은 일반적으로 상기 용어가 공통적으로 사용됨에 따라 "결함들"로 간주되지는 않는다. 대신에, 그러한 제1 특성은 웨이퍼의 계측형 특성들로 간주되고, 이는 일반적으로 검사 시스템을 사용하여 결정되지 않을 수 있다. 그러나, 제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않는 결함의 특성 또는 결함을 포함할 수 있다. 예를 들어, 제1 특성은 수십 마이크론들에서 mm 내지 cm의 스케일들을 갖거나 그렇지 않으면 본 명세서에 개시되는 바와 같이 2개의 디멘젼들에서 공간적으로 로컬화되지 않는 결함을 포함할 수 있다.
일 실시예에서, 제1 특성은 표면 조도, 웨이퍼에 걸친 표면 조도 변화, 막 두께, 막 조성, 막 잔여물, 하나 이상의 패턴 디멘젼들, 표면 조성, 형태, 또는 웨이퍼에서의 형태 변화들을 포함한다. 예를 들어, 제1 특성은 표면 조도의 상대적으로 긴 공간적 주파수 변화들 및 상대적으로 낮은 진폭을 포함할 수 있다. 따라서, 제1 특성은 웨이퍼의 다수의 상이한 비-공간적으로 로컬화된 특성들을 포함할 수 있다. 또한, 제1 특성은 검사 시스템에 의하여 생성되는 웨이퍼로부터 분산되는 광에 응답하는 출력으로부터 결정될 수 있는 웨이퍼의 임의의 다른 비-공간적으로 로컬화된 특성을 포함할 수 있다. 그러한 제1 특성은 출력 및 임의의 적절한 방법 및/또는 알고리즘을 사용하여 결정될 수 있다.
다른 실시예에서, 제1 특성은 단지 표면 조도의 모든 표면 공간적 주파수 대역들의 서브세트 위에서의 표면 조도 변화들을 포함한다. 다시 말해, 제1 특성은 표면 조도의 모든 표면 공간적 주파수 대역들의 일부만을 포함할 수 있다. 따라서, 제1 특성은 모든 표면 공간 주파수 대역들에 걸쳐 결정되는 웨이퍼의 표면 조도보다 표면 조도에 관한 보다 상세한 정보를 제공할 수 있다. 특히, 조도를 갖는 웨이퍼 상의 스팟(spot)이 조명될 때, 표면 조도는 공간 주파수 대역들의 함수로서 표면 조도의 분포를 갖는 광 회절격자(light grating)처럼 작용한다. 이러한 방식으로, 표면 조도가 모든 표면 공간 주파수 대역들에 걸쳐 결정될 때, 결정된 표면 조도는 표면 공간적 주파수 대역들 전부의 평균(또는 다른 함수)인 표면 조도에 대한 단일 값을 나타낸다. 몇몇 애플리케이션들에서, 그러한 특성들은 표면 조도에 관한 덜 상세한 정보를 제공한다. 그러나, 표면 조도의 표면 공간 주파수 대역들 전부의 단지 일부에 대한 제1 특성을 결정함으로써, 표면 조도에 관하여 보다 상세한 정보가 제공될 수 있다. 그러한 제1 특성들은 하기에서 참조로서 통합되는, Biellak 등에 의한 본 특허 출원에 개시되는 것들과 같은 검사 시스템들에 의하여 생성되는 출력을 사용하여 결정될 수 있다.
부가적인 실시예에서, 2개의 디멘젼들에서 제1 특성의 측방 스케일들이 검사 시스템의 점 확산 함수보다 크다는 점에서 제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않는다. 예를 들어, 제1 특성은 검사 시스템 점 확산 함수보다 훨씬 큰 길이 스케일상에서 측정될 수 있는 웨이퍼 특성일 수 있다. 그러한 일 실시예에서, 도 1에 도시되는 바와 같이, 웨이퍼(10)는 표면 조도(12)를 가질 수 있다. 도 1에 도시되는 바와 같이, 표면 조도가 실질적으로 웨이퍼(10)의 전체 표면에 걸쳐 연장되는 2개의 디멘젼들에서 표면 조도는 공간적으로 로컬화되지 않는다. 제2개의 디멘젼들에서 공간적으로 로컬화되지 않는 제1 특성은 실질적으로 전체 웨이퍼에 걸쳐 연장할 것이나, 제1 특성은 실질적으로 전체 웨이퍼에 걸쳐 연장하지 않을 것이고, 여전히 2개의 디멘젼들에서 공간적으로 로컬화되지 않을 것이다(예를 들어, 제1 특성이 측정될 수 있는 길이 스케일 또는 검사 시스템의 점 확산 함수에 대한 제1 특성의 측방 스케일로 인하여).
일 실시예에서, 제1 특성을 결정하는 단계는 웨이퍼에 걸쳐 일 방향을 따라 제1 특성의 변화를 결정하는 단계를 포함한다. 예를 들어, 제1 특성을 결정하는 단계는 막 두께로 인하여 2-디멘젼 표면의 특정 방향을 따라 공간적 주파수 헤이즈 변화를 결정하는 단계를 포함할 수 있다. 제1 특성의 변화는 일 방향을 따라 웨이퍼의 적어도 일부에 걸쳐, 또는 일 방향을 따라 웨이퍼의 전체 디멘젼에 걸쳐 결정될 수 있다. 일 방향을 따르는 제1 특성의 변화는 하나 이상의 값들(예를 들어, 평균, 최대 값, 최소 값, 표준 편차 등)로서 및/또는 일 방향에 따른 위치의 함수로서 결정될 수 있다. 제1 특성의 변화는 또한 웨이퍼에 걸쳐 둘 이상의 방향을 따라 및/또는 웨이퍼의 둘 이상의 부분에 대하여 개별적으로 결정될 수 있다. 제1 특성의 변화는 임의의 적절한 방법 및/또는 알고리즘을 사용하여 상기 개시되는 바와 같이 결정될 수 있다.
다른 실시예에서, 제1 특성을 결정하는 단계는 웨이퍼의 상이한 영역들에서 제1 특성의 변화를 결정하는 단계를 포함한다. 예를 들어, 웨이퍼의 제1 특성의 변화를 결정하는 단계는 예컨대 막 조성 또는 형태 변화들로 인하여, 웨이퍼의 특정 영역들에서 낮은 공간적 주파수 헤이즈 변화를 결정하는 단계를 포함할 수 있다. 웨이퍼의 몇몇 부분들(예를 들어, 단지 웨이퍼의 일부, 전체 웨이퍼, 검사 시스템에 의하여 스캐닝되는 웨이퍼의 전체 부분) 내에 검사 시스템에 의하여 생성되는 웨이퍼로부터 분산되는 광에 응답하는 출력은 웨이퍼의 상이한 영역들에서 제1 특성의 일부 변화를 결정하는데 사용될 수 있다. 상이한 영역들에서의 제1 특성의 변화는 하나 이상의 값들(예를 들어, 평균, 최대 값, 최소 값, 표준 편차 등)로서 및/또는 웨이퍼에 걸친 또는 상이한 영역들에 걸친 위치의 함수로서 결정될 수 있다. 제1 특성의 변화가 결정되는 상이한 영역들은 전체 웨이퍼, 검사 시스템에 의하여 스캐닝되는 웨이퍼의 전체 부분, 또는 웨이퍼의 단지 일부 부분에 걸쳐 연장될 수 있다. 또한, 상이한 영역들의 일부 또는 전부는 웨이퍼 상에서 서로에 인접할 수 있고/있거나 상이한 영역들의 일부 또는 전부는 웨이퍼 상에서 서로로부터 이격될 수 있다. 상이한 영역들은 (예를 들어, 상이한 영역들의 규칙적인 그리드(grid) 어레이에서와 같이)상이한 형태들 및 크기들 또는 동일한 형태들 및 크기들을 가질 수 있다. 상이한 영역들의 형태들 및 크기들은 예를 들어, 제1 특성의 변화 및/또는 제1 특성에 따라 변화될 수 있다. 예를 들어, 상이한 영역들은 하나의 상이한 영역이 웨이퍼 상의 다른 영역들에서 제1 특성의 값들과 상이한 제1 특성의 값들을 갖는 웨이퍼 상의 영역으로서 정의되고, 이에 따라 웨이퍼의 다른 상이한 영역으로서 정의되도록, 웨이퍼에 걸쳐 제1 특성의 변화를 분석함으로써 결정될 수 있다. 제1 특성의 변화는 임의의 적절한 방법 및/또는 알고리즘을 사용하여 상기 개시되는 바와 같이 결정될 수 있다.
방법은 검사 동안에 스캐닝되는 웨이퍼의 전체 부분 또는 전체 웨이퍼에 대하여 검사 시스템에 의해 생성되는 웨이퍼로부터 분산되는 광에 응답하는 출력 전부를 저장하는 단계 및 저장된 출력의 전부 또는 일부를 사용하여 제1 특성을 결정하는 단계 및/또는 웨이퍼에 대하여 저장된 출력의 전부 또는 일부를 사용하여 웨이퍼 상의 위치의 함수로서 제1 특성을 결정하는 단계를 더 포함할 수 있다. 방법은 전체 웨이퍼 위에서, 또는 웨이퍼의 일 방향을 따라 스캐닝되는 웨이퍼의 전체 부분, 또는 저장된 출력의 전부 또는 일부를 사용하여 웨이퍼에 걸친 위치의 함수로서 웨이퍼의 상이한 영역들에서의 제1 특성의 변화를 결정하는 단계를 더 포함할 수 있다. 또한, 방법은 웨이퍼에 대한 저장된 출력의 전부 또는 일부(예를 들어, 웨이퍼의 전체 부분 또는 전체 웨이퍼에 걸친 제1 특성의 일부 통계적 값 또는 평균 값)를 사용하여 제1 특성의 하나 이상의 속성들을 결정하는 단계를 포함할 수 있다. 방법은 2007년 9월 20일자로 출원된, Bhaskar 등에 의한 공동으로 허여된 미국 특허 출원 제60/974,030호에 개시된 것과 같은 시스템을 사용하여 출력을 저장하는 단계를 포함할 수 있으며, 상기 출원은 본 명세서에 참조로서 완전히 통합된다. 본 명세서에 개시되는 실시예들은 본 특허 출원에 개시되는 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다.
방법은 또한 제1 특성에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 포함한다. 본 명세서에서 추가로 개시되는 바와 같이, 결함 검출 파라미터(들)는 적어도 1개의 디멘젼에서 공간적으로 로컬화되는 웨이퍼 상의 결함들을 검출하기 위하여 사용될 수 있다. 특히, 결함들은 1 또는 2개의 디멘젼들에서 공간적으로 로컬화될 수 있다. 예를 들어, 결함들은 변화하는 형태들 및 크기들의 결합들 및 입자들을 포함할 수 있다. 또한, 결함들은 점 결함들, 입자들, 피트(pit)들, 스크래치들, 손실 물질, 또는 적어도 하나의 공간 디멘젼에서 타이트하게 한정되는 다른 피쳐들을 포함할 수 있다. 그러한 입자들 및 결함들의 실시예들이 도 1에 도시된다. 특히, 입자들(14) 및 스크래치(16)가 웨이퍼(10)상에 위치된다. 도 1에 도시되는 바와 같이, 입자들(14)은 2개의 디멘젼들에 로컬화되고, 스크래치(16)는 1개의 디멘젼에 로컬화된다. 다시 말해, 입자들(14)은 2개의 디멘젼들에서 강한 공간적 로컬화를 갖고, 스크래치(16)는 1개의 디멘젼에서 강한 공간적 로컬화를 갖는다. 이러한 방식으로, 그러한 결함들에 의하여 생성되는 신호들은 적어도 1개의 디멘젼에서 강한 공간적 로컬화를 가질 것이다(예를 들어, 스크래치는 수 센티미터의 길이일 수 있으나, 대개 1 마이크론 폭에 훨씬 못 미친다). 본 명세서에서 사용될 때 "결함"이라는 용어는 특히 웨이퍼를 "결함이 있게" 할 수 있으나 그들 자신이 "결함들"로 간주되지는 않는, 본 명세서에 개시되는 웨이퍼의 다른 특성들(제1 특성들)과 대조적으로 적어도 1개의 디멘젼에서 공간적으로 로컬화되는 결함들을 지칭한다.
이러한 방식으로, 표면 검사 시스템에서, 낮은 공간 주파수 체제(예를 들어, 검사 시스템 점 확산 함수보다 훨씬 큰 거리 스케일들)에서 결정되는 웨이퍼 특성(들)은 점 결함들과 같은 더 높은 공간 주파수 웨이퍼 특성(들)을 포착 또는 검출하기 위하여 이용되는 데이터 프로세싱을 조정하는데 사용된다. 또한, 방법은 공간적으로 한정된 결함들의 검출의 최적화를 돕기 위하여 웨이퍼의 낮은 공간적 주파수 특성(들)을 사용할 수 있다. 제1 특성에 기반하여 결정되는 하나 이상의 결함 검출 파라미터들은 임의의 결함 검출 방법 및/또는 알고리즘의 본 명세서에 개시된 파라미터(들) 중 임의의 것을 포함하는 임의의 파라미터(들)를 포함할 수 있다. 또한, 결함 검출 파라미터(들)는 본 명세서에 개시되는 제1 특성들 중 둘 이상을 사용하여 본 명세서에 추가로 개시되는 것과 같이 결정될 수 있다. 상이한 결함 검출 파라미터(들)는 본 명세서에 개시되는 제1 특성들 중 단 하나를 사용하여 결정될 수 있다. 대안적으로, 상이한 결함 검출 파라미터들은 상이한 제1 특성들을 사용하여 결정될 수 있다(예를 들어, 하나의 결함 검출 파라미터들은 제1 특성들 중 하나에 기반하여 결정될 수 있고, 또 다른 결함 검출 파라미터는 제1 특성들 중 또 다른 것에 기반하여 결정될 수 있다).
일 실시예에서, 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 웨이퍼에 대하여 글로벌하게 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 포함한다. 다시 말해, 하나 이상의 결함 검출 파라미터들은 웨이퍼의 스케일로 결정되고, 결함 검출을 위하여 웨이퍼에 대하여 생성되는 출력에 글로벌하게 공급될 수 있다. 이러한 방식으로, 결정된 하나 이상의 결함 검출 파라미터들은 검사 시스템에 의하여 웨이퍼에 대하여 생성되는 출력 전부에 적용될 수 있다. 예를 들어, 결정되는 하나 이상의 결함 검출 파라미터들은 결함 검출을 위하여 사용될 글로벌한 임계치를 포함할 수 있다. 이러한 방식으로, 표면 검사 시스템에서, 낮은 공간적 주파수 체제(예를 들어, 검사 시스템 점 확산 함수보다 훨씬 큰 거리 스케일들)에서 결정되는 웨이퍼 특성(들)은 점 결함들과 같은 더 높은 공간적 주파수 웨이퍼 특성(들)을 포착 또는 검출하기 위하여 이용되는 데이터 프로세싱을 글로벌하게 조정하기 위하여 사용될 수 있다.
다른 실시예에서, 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 웨이퍼의 상이한 영역들에 대하여 로컬하게 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 포함한다. 예를 들어, 결정되는 하나 이상의 결함 검출 파라미터들은 결함 검출을 위하여 사용될 로컬 임계치들을 포함할 수 있다. 이러한 방식으로, 표면 검사 시스템에서, 낮은 공간적 주파수 체제(예를 들어, 검사 시스템 점 확산 함수보다 훨씬 큰 거리 스케일들)에서 결정되는 웨이퍼 특성(들)은 다양한 웨이퍼 영역들에서 로컬하게 점 결함들과 같은 더 높은 공간적 주파수 웨이퍼 특성(들)을 포착하거나 검출하는데 이용되는 데이터 프로세싱을 조정하기 위하여 사용될 수 있다. 하나 이상의 결함 검출 파라미터들은 임의의 로컬 기반에 독립적으로 결정될 수 있다. 예를 들어, 하나 이상의 결함 검출 파라미터들은 웨이퍼의 하나의 영역에 대하여 결정될 수 있으며, 하나 이상의 결함 검출 파라미터들은 웨이퍼의 다른 영역에 대하여 개별적으로 결정될 수 있다.
상기 개시되는 바와 같이, 제1 특성을 결정하는 것은 웨이퍼에 걸친 한 방향을 따라 제1 특성의 변화를 결정하는 단계를 포함할 수 있다. 그러한 일 실시예에서, 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 제1 특성에서의 변화에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 포함한다. 예를 들어, 웨이퍼 헤이즈 또는 패턴 노이즈로부터 추출되는 낮은 공간적 주파수 샘플 특성(들)의 변화들은 스크래치들, 피트들 및 입자들과 같은 공간적으로 한정된 결함들의 검출을 위한 최적의 검사 시스템 알고리즘(들)을 제안할 수 있다. 그러한 일 실시예에서, 예를 들어, 막 두께 변화로 인하여, 2-디멘젼 표면의 특정 방향을 따르는 공간적 주파수 헤이즈 변화는 상이한 알고리즘이 스크래치 또는 마이크로-스크래치 검출을 위하여 이용될 것을 제안할 수 있으며, 이들 중 하나는 상기 방향을 따라 헤이즈 변화들을 보다 효율적으로 필터링한다. 사용할 결함 검출 알고리즘(들) 및/또는 방법(들)을 결정하는 것 이외에, 제1 특성의 변화가 (특정 알고리즘의 하나 이상의 임계치들에 대한 값들과 같은) 임의의 다른 결함 검출 파라미터(들)를 결정하는데 사용될 수 있다.
상기 개시되는 바와 같이, 제1 특정을 결정하는 단계는 웨이퍼의 상이한 영역들에서 제1 특성의 변화를 결정하는 단계를 포함할 수 있다. 그러한 일 실시예에서, 상이한 영역들에서 개별적으로 제1 특성의 변화에 기반하여 상이한 영역들에 대한 하나 이상의 결함 검출 파라미터들을 선택하는 단계를 포함한다. 예를 들어, 예를 들어, 막 조성 또는 형태 변화들로 인하여, 웨이퍼의 특정 영역들에서 낮은 공간적 주파수 헤이즈 변화는 이러한 영역들에서 고정된 점 결함 검출 임계치에 부가하여 또는 그것을 대체하여 동적 점 결함 검출 임계치의 사용을 제안할 수 있다. 웨이퍼의 상이한 영역들에서 사용하기 위한 결함 검출 알고리즘(들) 및/또는 방법(들)을 결정하는 것 이외에, 제1 특성의 변화는 웨이퍼의 상이한 영역들에 대한 (특정 알고리즘의 하나 이상의 임계치들에 대한 값들과 같은) 임의의 다른 결함 검출 파라미터(들)를 결정하는데 사용될 수 있다.
그러한 다른 실시예에서, 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 결함들의 검출이 상이한 영역들에서 개별적으로 제1 특성들의 변화에 기반하여 상이한 영역들에서 수행될 것인지를 결정하는 단계를 포함한다. 예를 들어, 몇몇 경우들에서, 워터마크와 같은 특정 영역에서의 낮은 공간적 주파수 특성들은 거짓(false) 또는 유해성(nuisance) 결함들을 방지하기 위하여 영역에서 결함 프로세싱이 발생해서는 안 된다고 제안할 수 있다.
방법은 하나 이상의 결함 검출 파라미터들 및 출력을 사용하여 웨이퍼 상의 결함들을 검출하는 단계를 더 포함한다. 예를 들어, 상기 개시되는 바와 같이, 하나 이상의 결함 검출 파라미터들은 임계치(예를 들어, 글로벌 또는 로컬 임계치)를 포함할 수 있다. 이러한 방식으로, 하나 이상의 결함 검출 파라미터들을 사용하여 결함들을 검출하는 단계는 검사 시스템에 의하여 생성되는 출력에 그러한 임계치를 글로벌하게 또는 로컬로 인가하는 단계를 포함할 수 있다. 다른 실시예에서, 상기 개시되는 바와 같이, 하나 이상의 결함 검출 파라미터들은 결함 검출 방법 및/또는 알고리즘을 포함할 수 있다. 따라서, 결함들을 검출하는 단계는 웨이퍼에 대한 검사 시스템에 의하여 생성되는 출력에 결함 검출 방법 및/또는 알고리즘을 글로벌하게 또는 로컬하게 인가하는 단계를 포함할 수 있다.
따라서, 결함 검출 파라미터(들)는 결함들이 검출되기 이전에 제1 특성에 기반하여 결정된다. 예를 들어, 제1 특성은 출력에 기반하여 결정되고, 결함 검출 파라미터(들)는 제1 특성에 기반하여 검출되며, 그 후, 결함들은 출력 및 결함 검출 파라미터(들)를 사용하여 검출된다. 이러한 방식으로, 출력은 일단 제1 특성을 결정하기 위하여, 그리고 다시 결함들을 검출하기 위하여 두 번 프로세싱될 수 있다.
출력이 결함 검출을 위하여 재프로세싱될 수 있도록, 출력은 상기 개시된 바와 같이 저장될 수 있다. 그러한 실시예들에서, 상기 개시된 바와 같이, 전체 웨이퍼, 검사 시스템에 의하여 스캐닝되는 웨이퍼의 전체 부분, 또는 웨이퍼의 일부 부분에 대하여 생성되는 출력이 저장될 수 있다. 이러한 방식으로, 전체 웨이퍼에 대하여 생성되는 출력, 검사 시스템에 의하여 스캐닝되는 웨이퍼의 전체 부분, 또는 웨이퍼의 일부 부분은 일단 제1 특성을 결정하기 위하여, 그리고 그 후에 다시 결함들을 검출하기 위하여 두 번 프로세싱될 수 있다.
그러나, 웨이퍼의 상대적으로 작은 부분들에 대하여 생성되는 출력은 웨이퍼의 상이한 부분들에 대하여 제1 특성을 결정하기 위하여 그리고 그 후 상이한 부분들에서 결함들을 검출하기 위하여 개별적으로 프로세싱될 수 있다. 웨이퍼의 상대적으로 작은 부분에 대한 출력이 제1 특성을 결정하고 그 후 상기 부분에서 결함들을 검출하기 위하여 프로세싱된 이후에, 상기 출력은 폐기될 수 있다. 따라서, 상대적으로 작은 양의 출력은 임의의 한 시점에서 메모리에 저장될 수 있어, 방법을 수행하기 위하여 사용되는 시스템의 메모리 요건들을 감소시킬 수 있다.
일 실시예에서, 제1 특성을 결정하는데 사용되는 출력은 웨이퍼에 대하여 검사 시스템에 의하여 생성되는 출력의 일부만을 포함하고, 웨이퍼 상의 결함들을 검출하는데 사용되는 출력은 웨이퍼에 대하여 검사 시스템에 의하여 생성되는 출력의 상이한 부분을 포함한다. 그러한 일 실시예에서, 제1 특성을 결정하는데 사용되는 출력의 부분 및 결함들을 검출하는데 사용되는 출력의 상이한 부분은 검사 시스템의 조명 및 수집 서브시스템들의 상이한 구성들에 의하여 생성된다. 상이한 구성들은 수집(예를 들어, 넓은 분산 각도들 대 좁은 분산 각도들), 조명(예를 들어, 직각(또는 거의 직각) 대 빗각), 파장, 편광 등 또는 이들의 일부 조합에서만 상이할 수 있다. 출력의 상이한 부분들은 동시에 또는 순차적으로 검사 시스템에 의하여 생성될 수 있다. 그러나, 동일한 출력이 제1 특성을 결정하기 위하여 그리고 결함들을 검출하기 위하여 사용될 수 있다. 예를 들어, 일 실시예에서, 제1 특성을 결정하는데 사용되는 출력 및 웨이퍼 상의 결함들을 검출하는데 사용되는 출력은 검사 시스템의 조명 및 수집 서브시스템들의 동일한 구성에 의하여 생성될 수 있다. 상기 실시예들 전부에서, 검사 시스템의 조명 및 수집 서브시스템들은 하기에서 참조로서 통합되는 Biellak 등에 의한 특허 출원에서 개시되는 바와 같이 구성될 수 있다.
몇몇 실시예들에서, 방법은 제1 특성 및 결함들의 조합에 기반하여 웨이퍼를 분류하는 단계를 포함한다. 제1 특성 및 결함들의 조합에 기반하여 웨이퍼를 분류하는 단계는 본 명세서에서 추가로 개시되는 실시예들 중 임의의 것에 따라 수행될 수 있다.
상기 개시되는 컴퓨터-구현된 방법의 실시예들 각각은 본 명세서에 개시되는 임의의 다른 컴퓨터-구현된 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 또한, 상기 개시되는 컴퓨터-구현된 방법의 실시예들 각각은 본 명세서에 개시되는 시스템들 중 임의의 것에 의하여 수행될 수 있다.
다른 실시예는 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법과 관련된다. 방법은 검사 시스템에 의하여 생성되는 웨이퍼로부터 분산되는 광에 응답하는 출력을 사용하여 웨이퍼의 제1 특성을 결정하는 단계를 포함한다. 웨이퍼로부터 분산되는 광에 응답하는 출력은 본 명세서에서 추가로 설명되는 출력을 포함하는 임의의 적절한 출력을 포함할 수 있다. 검사 시스템은 본 명세서에서 개시되는 바와 같이 구성될 수 있다. 제1 특성은 출력 및 임의의 적절한 방법 및/또는 알고리즘을 사용하여 본 명세서에 개시되는 바와 같이 결정될 수 있다. 제1 특성은 또한 상기 개시되는 바와 같이 웨이퍼 스케일 또는 몇몇 로컬 스케일로 결정될 수 있다.
제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않는다. 제1 특성은 본 명세서에 개시되는 임의의 그러한 제1 특성들을 포함할 수 있다. 예를 들어, 일 실시예에서, 2개의 디멘젼들에서 제1 특성의 측방 스케일들이 시스템의 점 확산 함수보다 크다는 점에서 제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않는다. 다른 실시예에서, 제1 특성은 표면 조도, 웨이퍼에 걸친 표면 조도 변화, 막 두께, 막 조성, 막 잔류물, 하나 이상의 패턴 디멘젼들, 표면 조성, 형태, 또는 웨이퍼에서의 형태 변화들을 포함한다. 예를 들어, 제1 특성은 표면 조도, 형태, 막 두께, 막 조성, 막 잔여물, 및 웨이퍼 표면에 걸친 다른 이전의 프로세스-유도된 변화들을 포함할 수 있다.
방법은 출력을 사용하여 웨이퍼의 제2 특성을 결정하는 단계를 더 포함한다. 제2 특성은 적어도 1개의 디멘젼에서 공간적으로 로컬화된다. 특히, 제2 특성은 웨이퍼의 상부 표면에 실질적으로 평행한 평면에서 연장되는 적어도 1개의 디멘젼에서 공간적으로 로컬화된다. 다시 말해, 적어도 1개의 디멘젼은 웨이퍼의 x-y 평면에서 정의된다. 제2 특성은 시스템의 적어도 1개의 디멘젼에서 제2 특성의 측방 스케일이 점 확산 함수보다 작은 적어도 1개의 디멘젼에서 공간적으로 로컬화될 수 있다. 예를 들어, 제2 특성은 점 확산 함수보다 작은 점 결함들과 같은 결함들일 수 있다. 이러한 방식으로, "공간적 로컬화"는 시스템 광학 점 확산 함수와 비슷하거나(on the order of) 더 작은 것을 의미한다.
일 실시예에서, 제2 특성은 웨이퍼 상의 결함들을 포함한다. 결함들은 1 또는 2개의 디멘젼들에서 공간적으로 로컬화된다. 예를 들어, 제2 특성은 상기 개시된 것들과 같은 변화하는 형태들 및 크기들의 결함들 및 입자들을 포함할 수 있다. 따라서, 본 명세서에 개시되는 방법 실시예들은 시스템들을 사용하여 결정될 수 있는 적어도 하나의 특성이 검사 방법들을 사용하여 공통으로 검출되는 "결함들"을 포함하는 "검사 방법들"로 간주될 수 있다. 결함들은 이에 제한되는 것은 아니지만, 입자들, 피트들, 스크래치들, 딤플(dimple)들, 마이크로-스크래치들 등을 포함하는 특정 점 또는 연장된 결함들과 같은 본 명세서에 개시된 공간적으로 로컬화된 결함들 중 임의의 것을 포함할 수 있다. 예를 들어, 제2 특성은 웨이퍼 상에 30 나노미터 내지 1 마이크로미터의 직경들을 갖는 입자들의 크기 및 존재를 포함할 수 있다. 그러나, 제2 특성은 결함들이 검사 시스템에 의하여 검출가능하게 하는 임의의 크기(예를 들어, 30 나노미터보다 작고 1 마이크로미터보다 큰)를 갖는 웨이퍼 상의 결함들을 포함할 수 있다. 제2 특성은 결함들의 개수, 타입, 크기, 및/또는 공간적 위치들과 같은 공간적으로 로컬화된 결함들의 임의의 적절한 특성을 포함할 수 있다.
제2 특성을 결정하는 단계는 결함들을 검출하는 단계 및 그 후 검출된 결함들에 기반하여 제2 특성을 결정하는 단계를 포함할 수 있다. 예를 들어, (예를 들어, 출력에 임계치를 인가함으로써) 검출된 결함들의 개수, 타입들, 크기들 및/또는 공간적 위치들이 결정되고 레코딩될 수 있다. 결함들의 개수, 타입들, 크기들 및/또는 공간적 위치들은 그 후 제2 특성으로서 사용될 수 있다. 다른 실시예에서, 제2 특성은 웨이퍼 상의 위치와 무관하게 점 결함들의 전체 개수일 수 있다. 상기 개시되는 제2 특성들 중 임의의 것은 임의의 적절한 알고리즘(들) 및/또는 방법(들)을 사용하여 결정될 수 있다.
방법은 제1 특성 및 제2 특성의 조합에 기반하여 웨이퍼를 분류하는 단계를 더 포함한다. 예를 들어, 표면 검사 시스템에서, 시스템 점 확산 함수보다 훨씬 큰 길이 스케일들상에서 결정되는 웨이퍼의 특성(들)은 본 명세서에 개시되는 실시예들에서 웨이퍼의 분류를 결정하기 위하여 검사-후 데이터 프로세싱에서 매우 작은 공간적 확장(점 결함들과 같은)의 특성(들)과 조합된다. 이러한 방식으로, 방법은 웨이퍼를 분류하기 위하여 웨이퍼의 높은 공간적 주파수(예를 들어, 점 결함) 특성(들)과 결합하여 웨이퍼의 낮은 공간적 주파수 특성(들)을 데이터 프로세싱 및/또는 이용하는 단계를 포함할 수 있다. 따라서, 웨이퍼를 분류하는 단계는 적어도 1개의 디멘젼에서 공간적으로 로컬화되는 웨이퍼의 다른 피쳐(들)와 함께 웨이퍼의 비-공간적으로 로컬화되는 피쳐(들)(웨이퍼의 더 작은 피쳐(들))를 사용하여 수행될 수 있다. 본 명세서에 개시되는 실시예들 중 임의의 것에 따른 웨이퍼의 분류는 임의의 적절한 방법 및/또는 알고리즘을 사용하여 수행될 수 있다.
웨이퍼 분류를 위하여 이전에 사용된 방법들에서, 표면 검사 시스템들에 의하여 측정되는 다양한 특성들은 종종 웨이퍼 디스포지셔닝(dispositioning)에 대하여 독립적으로 사용되었다. 예를 들어, 특정 크기의 범위에서 웨이퍼 상의 점 결함들의 개수는 웨이퍼가 "우수한지" 또는 "열악한지" 여부를 결정하였다. 상기 동일한 웨이퍼는 또한 웨이퍼 품질을 결정할 표면 조도의 변화를 가질 수 있으나, 지금까지 이러한 특성들을 공간적으로, 통계적으로, 또는 전체 웨이퍼 품질의 보다 정확한 결정을 위한 임의의 다른 적절한 방식으로 이러한 특성들을 오버레잉(overlay)하거나 다른 방식으로 결합하기 위하여 노력이 거의 없었다.
상기 개시되는 바와 같이, 제2 특성은 웨이퍼 상에 결함들을 포함할 수 있다. 그러한 일 실시예에서, 웨이퍼를 분류하는 단계는 출력을 사용하여 결함들이 검출된 이후에 수행된다. 예를 들어, 일단 해당 웨이퍼의 모든 위치들에서 웨이퍼 특성들을 결정하기 위하여 알고리즘(들) 및/또는 다른 데이터 프로세싱이 이용되면, 해당 위치들의 전부 또는 일부에 대하여 결정되는 제1 특성 및 제2 특성이 웨이퍼를 디스포지셔닝하거나 분류하는데 사용될 수 있다. 이러한 방식으로, 본 명세서에 개시되는 실시예들은 (웨이퍼에 대한 전체 분류를 결정하는데 개별적인 결함들에 대하여 결정되는 분류들이 사용될 수 있음에도 불구하고) 적어도 웨이퍼를 분류하는 단계가 웨이퍼 상에 개별적인 결함들을 분류하는 것을 지칭하지 않는다는 점에서 웨이퍼 상의 개별적인 결함들을 분류하기 위한 방법과 상이하다.
일 실시예에서, 제1 특성과 제2 특성에 기반하여 동일하게 웨이퍼를 분류하도록 동일하게 제1 특성 및 제2 특성을 처리함으로써 제1 특성 및 제2 특성의 조합이 생성된다. 예를 들어, 방법은 검사-후 웨이퍼 디스포지셔닝을 위한 측정된 공간적으로 한정된 결함 특성(들)과 동일하게 웨이퍼의 측정된 더 낮은 공간적 주파수 특성(들)을 처리하는 단계를 포함할 수 있다. 이러한 방식으로, 방법은 KLA-Tencor로부터 상업적으로 이용가능한 SURFscan 툴들상에서 통상적으로 측정되는 "클래식" 결함들과 동일한 풋팅(footing)상에서 SURFmonitor 모듈에 의해 측정될 수 있는 웨이퍼의 모든 특성들을 처리할 수 있다.
다른 실시예에서, 웨이퍼를 분류하는 단계는 웨이퍼의 전체 속성을 결정하는 단계를 포함한다. 예를 들어, 시스템 점 확산 함수보다 훨씬 큰 길이 스케일들상에 결정된 웨이퍼의 특성(들)은 웨이퍼의 속성을 결정하기 위하여 검사-후 데이터 프로세싱에서 매우 작은 공간적 규모의 특성(들)(점 결함들과 같은)과 조합될 수 있다. 또한, 제1 특성과 제2 특성의 조합은 웨이퍼의 전체 속성(웨이퍼의 품질)을 결정하기 위하여 사용될 수 있다.
일 실시예에서, 웨이퍼를 분류하는 단계는 웨이퍼 상에 수행될 하나 이상의 동작들을 결정하는 단계를 포함한다. 예를 들어, 웨이퍼를 분류하는 단계는 웨이퍼를 디스포지셔닝하는 단계를 포함할 수 있다. 디스포지셔닝하는 단계는 추가적으로 비용이 드는 프로세싱을 위한 웨이퍼의 적절성과 같은 전체 샘플 속성을 결정할 수 있다. 이러한 방식으로, 웨이퍼 상에 수행될 하나 이상의 동작들은 웨이퍼 디스포지셔닝을 위하여 결정될 수 있다. 그러한 동작들은 보수, 재작업, 폐기, 및 추가적 프로세싱을 포함할 수 있으나, 이에 제한되는 것은 아니다. 이러한 방식으로, 본 명세서에 개시되는 방법들은 웨이퍼 디스포지셔닝을 개선하기 위하여 다수의 웨이퍼 특성들을 이용하는 표면 검사 방법들일 수 있다. 또한, 본 명세서에 개시되는 방법들은 웨이퍼의 다수의 개별적 특성들을 측정하고, 샘플을 디스포지셔닝하기 위하여 측정된 특성들의 전부 또는 일부를 이용하는 개선된 표면 검사 방법들을 제공한다.
부가적인 실시예에서, 웨이퍼를 분류하는 단계는 웨이퍼의 적어도 일부를 생성하는데 사용되는 프로세스의 속성을 결정하는 단계를 포함한다. 예를 들어, 표면 검사 시스템에서, 시스템 점 확산 함수보다 훨씬 큰 길이 스케일들에 대하여 결정되는 웨이퍼의 특성(들)은 웨이퍼를 생성하는데 사용되는 프로세스의 속성을 결정하기 위하여 검사-후 데이터 프로세싱에서 매우 작은 공간적 규모의 특성(들)(점 결함들과 같은)과 조합될 수 있다. 웨이퍼를 생성하는데 사용되는 프로세스의 속성은 예를 들어, 프로세스가 사양(specification)들 내에서 수행되는지 여부, 프로세스가 사양들을 벗어나는지 여부, 프로세스가 실패하였는지 여부, 프로세스가 평가되어야 하는지 여부를 포함할 수 있다.
일 실시예에서, 웨이퍼를 분류하는 단계는 웨이퍼 상의 하나 이상의 공간적 위치들에서 제1 특성의 존재 또는 부재와 하나 이상의 공간적 위치들에서 제2 특성들의 존재 또는 부재의 조합에 기반하여 웨이퍼를 분류하는 단계를 포함한다. 예를 들어, 표면 조도 변화, 막 두께, 막 조성, 막 잔여물, 패턴 선폭들, 표면 조성, 및 하나 이상의 공간적 위치들에서의 형태 변화들과 같은 더 낮은 공간적 주파수 정보 및 공간적으로 한정된 결함들과 같은 하나 이상의 특성들의 존재 또는 부재가 웨이퍼를 디스포지셔닝 또는 분류하는데 사용될 수 있다. 하나 이상의 공간적 위치들에서 제1 특성의 존재 또는 부재는 하나 이상의 공간적 위치들에서 제1 특성에 임계치를 인가함으로써 결정될 수 있고, 하나 이상의 공간적 위치들에 제2 특성의 존재 또는 부재는 하나 이상의 공간적 위치들에서 제2 특성에 임계치를 인가함으로써 결정될 수 있다. 이러한 방식으로, 제1 특성 및 제2 특성은 웨이퍼를 분류하기 위하여 제1 특성 및/또는 제2 특성의 임계화(thresholding) 이후에 사용될 수 있다. 하나 이상의 공간적 위치들은 웨이퍼 상의 임의의 공간적 위치(들)를 포함할 수 있다.
다른 실시예에서, 웨이퍼를 분류하는 단계는 웨이퍼 상의 하나 이상의 공간적 위치들에서 제1 특성이 값과 하나 이상의 공간적 위치들에서 제2 특성의 값의 조합에 기반하여 웨이퍼를 분류하는 단계를 포함한다. 예를 들어, 표면 조도 변화, 막 두께, 막 조성, 막 잔여물, 패턴 선폭들, 표면 조성, 및 하나 이상의 공간적 위치들에서의 형태 변화들과 같은 더 낮은 공간적 주파수 정보 및 공간적으로 한정된 결함들과 같은 하나 이상의 특성들의 값들은 웨이퍼를 디스포지셔닝 또는 분류하는데 사용될 수 있다. 하나 이상의 공간적 위치들에서 제1 특성 및 제2 특성의 값들은 제1 특성 및 제2 특성에 임계치를 인가하지 않고 웨이퍼 상의 제1 특성 및 제2 특성에 관한 공간적 정보에 기반하여 결정될 수 있다. 이러한 방식으로, 제1 특성 및 제2 특성은 웨이퍼를 분류하기 위하여 제1 특성 및 제2 특성의 임계화 이전에 사용될 수 있다. 하나 이상의 공간적 위치들은 웨이퍼 상의 임의의 공간적 위치(들)를 포함할 수 있다.
몇몇 실시예들에서, 웨이퍼를 분류하는 단계는 웨이퍼 상의 위치에서의 제1 특성과 웨이퍼 상의 동일한 위치에서의 제2 특성의 조합에 기반하여 웨이퍼 상의 위치에 대한 단일 특성을 결정하는 단계, 및 단일 특성에 기반하여 웨이퍼를 분류하는 단계를 포함한다. 예를 들어, 단일 위치에서 점 결함들 및 증가된 표면 조도와 같은 다수의 상이한 특성들은 개별적인 특성들의 수퍼세트인 단일 특성으로 결합되거나 넣어질(binned) 수 있다. 단일 특성은 그 후 웨이퍼를 분류하는데 사용될 수 있다.
다른 실시예에서, 웨이퍼를 분류하는 단계는 제1 특성 및 제2 특성 중 하나가 웨이퍼의 영역에 존재하는지, 결정하는 단계, 및 제1 특성 및 제2 특성 중 하나가 상기 영역에 존재한다면, 존재하는 제1 특성 또는 제2 특성에만 기반하여 웨이퍼를 분류하는 단계를 포함한다. 예를 들어, 분류를 목적으로, 하나 이상의 다른 특성들이 존재하는 영역에서 특성들 중 하나가 무시될 수 있다. 웨이퍼의 영역은 웨이퍼의 임의의 적절한 영역(예를 들어, 웨이퍼의 영역의 단지 일부)을 포함할 수 있다. 제1 및 제2 특성들 중 하나가 웨이퍼의 영역에 존재하는지 결정하는 단계는 웨이퍼의 상이한 영역들에 대하여 개별적으로 수행될 수 있다. 또한, 웨이퍼를 분류하는 단계는 웨이퍼의 상이한 영역들에 존재하는 제1 특성 또는 제2 특성에만 기반하여 수행될 수 있다.
몇몇 실시예들에서, 웨이퍼를 분류하는 단계는 웨이퍼의 영역에서의 제1 특성 및 제2 특성의 값들을 결정하는 단계, 및 웨이퍼의 영역에서의 제1 특성 및 제2 특성의 값들에 기반하여 제1 특성 또는 제2 특성에만 기반하여 웨이퍼를 분류하는 단계를 포함한다. 예를 들어, 분류를 목적으로, 특성들 중 하나는 하나 이상의 다른 특성들이 특정 값들을 갖는 영역에서 무시될 수 있다. 웨이퍼의 영역은 웨이퍼의 임의의 적절한 영역(예를 들어, 웨이퍼의 영역의 단지 일부)을 포함할 수 있다. 웨이퍼의 영역의 제1 특성 및 제2 특성의 값들을 결정하는 단계는 웨이퍼의 상이한 영역들에 대하여 개별적으로 수행될 수 있다. 또한, 웨이퍼의 대응 영역들에서 제1 특성 및 제2 특성의 값들에 따라, 웨이퍼를 분류하는 단계는 웨이퍼의 상이한 영역들에서 단지 제1 특성 또는 제2 특성에만 기반하여 수행될 수 있다.
부가적인 실시예들에서, 웨이퍼를 분류하는 단계는 웨이퍼의 상기 영역에 제1 특성 및 제2 특성이 모두 존재하는 경우와, 웨이퍼의 상이한 영역들에 제1 특성 및 제2 특성이 존재하고 웨이퍼의 상기 영역에 제1 특성 및 제2 특성 모두 존재하지 않는 경우에 상이하게 웨이퍼를 분류하는 단계를 포함한다. 예를 들어, 웨이퍼의 동일한 영역에서 둘 이상의 특성들은 웨이퍼가 샘플의 상이한 영역들에서 존재하는 동일한 둘 이상의 특성들과 상이하게 분류되도록 할 수 있다.
일 실시예에서, 웨이퍼를 분류하기 위하여 사용되는 제1 특성은 웨이퍼의 스케일로 결정되고, 웨이퍼를 분류하는데 사용되는 제2 특성은 웨이퍼의 스케일로 결정되는 제2 특성의 속성을 포함한다. 예를 들어, 웨이퍼 상에서 검출되는 위치와 무관하게, 점 결함들의 전체 개수와 같은 제2 특성은 예를 들어, 워터마크와 같은 원치 않는 막 또는 피쳐가 웨이퍼를 분류하기 위하여 존재하는 전체 표면 영역과 같은 제1 특성과 결합될 수 있다. 그러한 일 실시예에서, 특정 웨이퍼 상의 점 결함들의 개수는 상대적으로 낮을 수 있고, 단지 이에 기반하여, 웨이퍼는 검사를 "통과"할 수 있다. 그러나 동일한 웨이퍼가 실질적으로 큰 비-공간적으로 로컬화된 타입 피쳐들을 가질 수 있다. 2개의 특성들(실질적으로 큰 비-공간적으로 로컬화된 타입 피쳐들을 표시하는 제1 특성 및 웨이퍼 상에 상대적으로 적은 개수의 점 결함들을 표시하는 제2 특성)의 조합은 "실패" 결과를 트리거할 수 있다.
몇몇 실시예들에서, 제1 특성 및 제2 특성의 조합은 제1 특성 및 제2 특성의 오버레이를 포함한다. 예를 들어, 표면 검사 시스템에서, 시스템 점 확산 함수보다 훨씬 큰 길이 스케일들에 대하여 결정되는 웨이퍼의 특성(들)은 웨이퍼의 분류를 결정하기 위하여 오버레이를 사용하는 검사-후 데이터 프로세싱에서 매우 작은 공간적 규모의 특성(들)(점 결함들과 같은)과 결합될 수 있다. 그러한 일 실시예에서, 점 결함 결과들의 세트는 비-공간적으로 로컬화되는 피쳐 결과들의 세트와 오버레이될 수 있다. 오버레이되는 특성들은 본 명세서에 개시되는 제1 특성 및 제2 특성, 제1 특성의 하나 이상의 속성들 및 제2 특성의 하나 이상의 속성들, 제1 특성 및 제2 특성의 하나 이상의 속성들, 제1 특성의 하나 이상의 속성들 및 제2 특성 중 임의의 것을 포함할 수 있다. 예를 들어, 전체 웨이퍼에 대한 제1 및/또는 제2 특성에 대한 "통계" 결과들은 다른 특성과 또는 서로와 오버레이될 수 있다. 또한, 오버레이는 제1 특성 및 제2 특성의 값들의 몇몇 조합, 제1 특성 및 제2 특성의 부재, 및 제1 특성 및 제2 특성의 존재를 사용하여 수행될 수 있다. 예를 들어, 제1 특성에 임계치를 인가한 결과들, 제2 특성에 임계치를 인가한 결과들, 임계치를 인가하지 않은 제1 특성(예를 들어, 제1 특성의 임계화 이전의), 및 임계치를 인가하지 않은 제2 특성(예를 들어, 제2 특성의 임계화 이전의)의 몇몇 조합을 사용하여 수행될 수 있다. 오버레이는 검사 동안에 스캐닝되는 웨이퍼의 전체 부분 또는 전체 웨이퍼에 대하여 수행될 수 있다. 대안적으로, 오버레이는 단지 일부 또는 웨이퍼의 일부에 대하여, 또는 단지 검사 동안에 스캐닝되는 웨이퍼의 일부에 대하여 수행될 수 있다. 이러한 방식으로, 상기 조합은 웨이퍼 스케일의 또는 로컬 스케일의 제1 특성 및 제2 특성의 오버레이를 포함할 수 있다. 제1 특성 및 제2 특성의 오버레이는 임의의 적절한 알고리즘(들) 및/또는 방법(들)을 사용하여 수행될 수 있다.
다른 실시예에서, 제1 특성 및 제2 특성은 제1 특성 및 제2 특성의 영역-기반 오버레이를 포함한다. 예를 들어, 표면 검사 시스템에서, 시스템 점 확산 함수보다 훨씬 큰 길이 스케일들에 대하여 결정되는 웨이퍼의 특성(들)은 웨이퍼의 분류를 결정하기 위하여 영역-기반 오버레이를 사용하는 검사-후 데이터 프로세싱에서 매우 작은 공간적 규모의 특성(들)(점 결함들과 같은)과 결합될 수 있다. 그러한 일 실시예에서, 점 결함 결과들의 세트는 웨이퍼의 영역들 또는 상대적으로 작은 영역들에서 비-공간적으로 로컬화된 피쳐 결과들과 오버레이될 수 있다. 영역 기반으로(on a region basis) 오버레이되는 특성들은 본 명세서에 개시되는 제1 특성 및 제2 특성, 제1 특성의 하나 이상의 속성들 및 제2 특성의 하나 이상의 속성들, 제1 특성 및 제2 특성의 하나 이상의 속성들, 또는 제1 특성의 하나 이상의 속성들 및 제2 특성 중 임의의 것을 포함할 수 있다. 예를 들어, 웨이퍼의 영역에 대하여 결정되는 제1 및/또는 제2 특성에 대한 "통계" 결과들은 서로와 또는 다른 특성과 오버레이될 수 있다. 또한, 영역-기반 오버레이는 제1 특성 및 제2 특성의 값들의 몇몇 조합, 제1 특성 및 제2 특성의 부재들, 및 제1 특성 및 제2 특성의 존재들을 사용하여 수행될 수 있다. 예를 들어, 영역-기반 오버레이는 제1 특성에 임계치를 인가한 결과들, 제2 특성에 임계치를 인가한 결과들, 임계치를 인가하지 않은 제1 특성(예를 들어, 제1 특성의 임계화 이전의), 및 임계치를 인가하지 않은 제2 특성(예를 들어, 제2 특성의 임계화 이전의)의 몇몇 조합을 사용하여 수행될 수 있다. 제1 특성 및 제2 특성의 영역-기반 오버레이는 임의의 적절한 알고리즘(들) 및/또는 방법(들)을 사용하여 수행될 수 있다.
영역-기반 오버레이는 웨이퍼의 단 하나의 영역 또는 웨이퍼의 둘 이상의 영역(예를 들어, 단지 해당 웨이퍼의 영역들)에 대하여 수행될 수 있다. 오버레이가 수행되는 웨이퍼의 영역(들)은 공동으로(in combination) 전체 웨이퍼 또는 웨이퍼의 전체 부분에 걸쳐 연장되거나, 또는 전체 웨이퍼의 단지 일부 또는 검사 동안에 스캐닝되는 웨이퍼의 단지 일부에 걸쳐 연장될 수 있다. 또한, 오버레이가 수행되는 웨이퍼의 영역(들)은 특성들 중 하나 이상에 기반하여 결정될 수 있다. 예를 들어, 방법은 점 결함들의 개수가 상대적으로 높은 웨이퍼의 영역들을 식별하기 위하여 웨이퍼의 상이한 영역들에서 검출되는 점 결함들의 개수와 같은 제2 특성을 분석하는 단계, 및 (점 결함들의 개수가 웨이퍼의 몇몇 비-공간적으로 로컬화된 특성에 대응하는지 결정하기 위하여) 점 결함들의 개수가 상대적으로 높은 이러한 영역들에서만 오버레이를 수행하는 단계를 포함할 수 있다.
부가적인 실시예에서, 제1 특성 및 제2 특성의 조합은 제1 특성 및 제2 특성의 공간적 조합을 포함한다. 예를 들어, 제1 특성 및 제2 특성의 공간적 조합은 상기 개시된 바와 같이 제1 특성 및 제2 특성의 오버레이(공간 기반의 오버레이)를 포함할 수 있다. 그러나, 제1 특성 및 제2 특성의 공간적 조합은 반드시 오버레이를 포함하지는 않는다. 예를 들어, 제1 특정 및 제2 특성은 웨이퍼 상에 개별적인 위치들에 대하여 수학적으로 또는 다른 방식으로(예를 들어, 공간적 기반으로) 결합될 수 있다. 웨이퍼 상의 개별적인 위치들에 대한 제1 특성 및 제2 특성은 임의의 다른 적절한 방식으로 결합될 수 있다. 또한, 제1 특성 및 제2 특성의 공간적 조합은 제1 특성 및 제2 특성의 값들, 제1 특성 및 제2 특성의 부재들, 제1 및 제2 특성의 존재들의 몇몇 조합에 기반하여 생성될 수 있다. 예를 들어, 공간적 조합은 제1 특성에 임계치를 인가한 결과들, 제2 특성에 임계치를 인가한 결과들, 임계치를 인가하지 않은 제1 특성(예를 들어, 제1 특성의 임계화 이전의), 및 임계치를 인가하지 않은 제2 특성(예를 들어, 제2 특성의 임계화 이전의)의 몇몇 조합에 기반하여 생성될 수 있다.
추가적 실시예들에서, 제1 특성 및 제2 특성의 조합은 제1 특성 및 제2 특성의 통계적 조합을 포함한다. 제1 특성 및 제2 특성들은 임의의 적절한 방식으로 통계적으로 결합될 수 있다. 또한, 제1 특성 및 제2 특성의 통계적 조합은 제1 특성 및 제2 특성의 값들, 제1 특성 및 제2 특성의 부재들, 제1 및 제2 특성의 존재들의 몇몇 조합에 기반하여 생성될 수 있다. 예를 들어, 통계적 조합은 제1 특성에 임계치를 인가한 결과들, 제2 특성에 임계치를 인가한 결과들, 임계치를 인가하지 않은 제1 특성(예를 들어, 제1 특성의 임계화 이전의), 및 임계치를 인가하지 않은 제2 특성(예를 들어, 제2 특성의 임계화 이전의)의 몇몇 조합에 기반하여 생성될 수 있다.
일 실시예에서, 방법은 출력을 사용하여 웨이퍼의 부가적인 특성들을 결정하는 단계를 포함한다. 부가적인 특성들은 적어도 1개의 디멘젼에서 공간적으로 로컬화되는 하나 이상의 부가적인 특성들 및/또는 공간적으로 로컬화되지 않는 하나 이상의 부가적인 특성들을 포함할 수 있다. 예를 들어, 제1 특성은 웨이퍼에 걸친 표면 조도 변화들을 포함할 수 있고, 제2 특성은 웨이퍼 상에 입자들의 특성을 포함할 수 있으며, 부가적인 특성은 웨이퍼 상의 막의 두께의 변화를 포함할 수 있다. 다른 실시예에서, 제1 특성은 웨이퍼 상의 막의 두께의 변화들을 포함할 수 있고, 제2 특성은 웨이퍼 상의 입자들의 특성을 포함할 수 있고, 부가적인 특성은 웨이퍼 상의 피트들의 특성을 포함할 수 있다.
그러한 일 실시예에서, 웨이퍼를 분류하는 단계는 부가적인 특성들 전부 및 제1 특성 및 제2 특성의 조합에 기반하여 웨이퍼를 분류하는 단계를 포함한다. 예를 들어, 표면 검사 시스템에서, 시스템 점 확산 함수보다 훨씬 큰 길이 스케일들에 대하여 결정된 웨이퍼의 특성(들)은 측정된 특성들 전부의 검사-후 데이터 프로세싱에서 매우 작은 공간적 규모의 특성(들)(점 결함들과 같은)과 결합될 수 있다. 그러한 다른 실시예에서, 웨이퍼를 분류하는 단계는 부가적인 특성들 전부 미만 및 제1 특성 및 제2 특성의 조합에 기반하여 웨이퍼를 분류하는 단계를 포함한다. 예를 들어, 표면 검사 시스템에서, 시스템 점 확산 함수보다 훨씬 큰 길이 스케일들에 대하여 결정된 웨이퍼의 특성(들)은 측정된 특성들의 단지 일부의 검사-후 데이터 프로세싱에서 매우 작은 공간적 규모의 특성(들)(점 결함들과 같은)과 결합될 수 있다.
상기 개시된 바와 같이, 일 실시예에서, 제2 특성은 웨이퍼 상의 결함들을 포함한다. 그러한 일 실시예에서, 방법은 제1 특성에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 포함한다. 제1 특성에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 본 명세서에서 추가로 개시되는 바와 같이 수행될 수 있다. 그러한 일 실시예에서, 제2 특성을 결정하는 단계는 하나 이사의 결함 검출 파라미터들 및 출력을 사용하여 웨이퍼 상의 결함들을 검출하는 단계를 포함한다. 하나 이상의 결함 검출 파라미터들 및 출력을 사용하여 웨이퍼 상의 결함들을 검출하는 단계는 본 명세서에서 추가로 개시되는 바와 같이 수행될 수 있다. 제2 특성은 본 명세서에서 추가로 개시되는 바와 같이 검출된 결함들에 기반하여 결정될 수 있다.
일 실시예에서, 제2 특성은 웨이퍼 상의 결함들을 포함한다. 제2 특성은 상기 개시되는 바와 같이 웨이퍼 상의 결함들을 포함할 수 있다. 그러한 일 실시예에서, 방법은 결함들의 영역에서 제1 특성에 기반하여 결함들을 분류하는 단계를 포함한다. 이러한 방식으로, 방법은 다른 특성에 기반하여 하나의 특성을 분류하는 단계를 포함할 수 있다. 결함들을 분류하는 단계는 결함들의 결함 타입을 결정하는 단계를 포함할 수 있다. 예를 들어, (제2 특성에 포함되는) 점 결함들의 타입은 결합들의 영역의 제1 특성(예를 들어, 제1 특성의 로컬 값들)에 기반하여 결정될 수 있다. 결함들의 영역의 제1 특성은 결함들과 공간적으로 일치하는 (예를 들어, 결함들이 위치되는 동일한 영역의) 제1 특성의 값(들)을 포함할 수 있다. 그러나, 결함들의 영역의 제1 특성은 결함들 근처에 있는 (예를 들어, 결함들의 약 1 마이크론 내의) 제1 특성의 값(들)을 포함할 수 있다. 상기 개시된 바와 같이 제1 특성에 기반하여 결함들을 분류하는 단계는 임의의 적절한 알고리즘 및/또는 방법을 사용하여 수행될 수 있다.
다른 실시예에서, 제1 특성은 웨이퍼 상의 결함들의 하나 이상의 속성들을 포함하고, 방법은 결함들의 하나 이상의 속성들 중 적어도 하나와 결합하여 결함들의 영역에서의 제1 특성에 기반하여 결함들을 분류하는 단계를 포함한다. 예를 들어, 웨이퍼 상의 결함들의 하나 이상의 속성들은 하나 이상의 디멘젼들에서 결함들의 크기 및/또는 본 명세서에 개시되는 결함들의 임의의 다른 속성(들)을 포함할 수 있다. 결함들의 속성(들)은 검사 시스템 및 임의의 적절한 알고리즘 및/또는 방법에 의하여 생성되는 출력을 사용하여 결정될 수 있다. 이러한 방식으로, 방법의 이러한 실시예는 또한 다른 특성에 기반하여 하나의 특성을 분류하는 단계를 포함할 수 있다. 결함들을 분류하는 단계는 결함들의 결함 타입을 결정하는 단계를 포함할 수 있다. 예를 들어, (제2 특성에 포함되는) 점 결함들의 타입은 결함들의 하나 이상의 속성들(예를 들어, 크기)과 결합하여, 결함들의 영역의 제1 특성(예를 들어, 제1 특성의 로컬 값들)에 기반하여 결정될 수 있다. 결함들의 영역의 제1 특성은 상기 개시되는 그러한 제1 특성들 중 임의의 것을 포함할 수 있다. 결함들의 적어도 하나의 속성과 결합하여, 결함들의 영역에서의 제1 특성에 기반하여 결함들을 분류하는 단계는 임의의 적절한 알고리즘 및/또는 방법을 사용하여 수행될 수 있다.
부가적인 실시예에서, 방법은 제1 특성의 영역에서 제2 특성에 기반하여 제1 특성의 하나 이상의 속성들을 결정하는 단계를 포함한다. 예를 들어, 방법은 제1 특성의 영역에서 제2 특성에 기반하여 제1 특성을 분류하는 단계를 포함할 수 있다. 이러한 방식으로, 방법은 다른 특성에 기반하여 하나의 특성을 분류하는 단계를 포함할 수 있다. 제1 특성을 분류하는 단계는 결함 타입 또는 제1 특성의 다른 타입을 결정하는 단계를 포함할 수 있다. 다른 실시예에서, 방법은 제1 특성의 영역에서 제2 특성에 기반하여 제1 특성의 원인을 결정하는 단계를 포함할 수 있다. 그러한 실시예들에서, 공간적으로 제약된 제2 특성은 제1 공간적으로 확장된 특성의 원인을 명확히 하는 것을 도울 수 있다. 특정 일 실시예에서, (예를 들어, 입자들이 웨이퍼 상의 레지스트의 실질적으로 균일한 코팅을 방지한다면) 웨이퍼 상의 레지스트상에 입자들의 존재는 웨이퍼 상의 레지스트의 두께 변화들과 관련될 수 있다. 따라서, 웨이퍼 상의 입자들의 존재 및 두께 변화들에 대한 그들의 공간적 관계는 두께 변화들의 원인(예를 들어, 입자 자신들의 존재)을 명확하게 하는 것을 도울 수 있다. 제1 특성의 영역의 제2 특성은 제1 특성과 공간적으로 일치하는 (예를 들어, 제1 특성과 동일한 영역의 또는 제1 특성의 로컬 값들과 동일한 영역의) 제2 특성의 값(들)을 포함할 수 있다. 그러나, 제1 특성 영역의 제2 특성은 제1 특성 근처의 또는 제1 특성의 로컬 값들 근처의 (예를 들어, 제1 특성의 약 1 마이크론 내의 또는 제1 특성의 로컬 값들의 약 1 마이크론 내의) 제2 특성의 값(들)을 포함할 수 있다. 제1 특성의 하나 이상의 속성들을 결정하는 단계는 또한 제1 특성의 하나 이상의 속성들(예를 들어, 공간적 확장, 형태, 웨이퍼 위치에 다른 변화 등)과 결합하여 제1 특성의 영역에서 제2 특성에 기초하여 수행될 수 있다. 상기 개시되는 바와 같이 제2 특성에 기반하여 제1 특성을 분류하는 단계는 임의의 적절한 알고리즘 및/또는 방법을 사용하여 수행될 수 있다.
상기 개시되는 컴퓨터-구현된 방법의 실시예들 각각은 본 명세서에 개시되는 임의의 다른 컴퓨터-구현된 방법 실시예(들)의 임의의 다른 단계(들)를 포함할 수 있다. 또한, 상기 개시된 컴퓨터-구현된 방법의 실시예들 각각은 본 명세서에 개시되는 시스템들 중 임의의 것에 의하여 수행될 수 있다.
도 2는 본 명세서에 개시되는 하나 이상의 컴퓨터-구현된 방법들을 수행할 수 있는 시스템의 일 실시예를 도시한다. 시스템은 검사 시스템(18)을 포함한다. 검사 시스템은 웨이퍼로부터 분산되는 광에 응답하는 출력을 생성하도록 구성된다. 검사 시스템은 본 명세서에서 보다 완전하게 설명되는 바와 같이, 본 명세서에 참조로서 통합되는 2008년 5월 28일자로 출원된 Biellak 등에 의한 공동 허여된 미국 특허 출원 번호 제12/128,426호에 개시되는 바와 같이 구성될 수 있다. 또한, 검사 시스템은 본 명세서에서 보다 완전하게 설명되는 바와 같이, 본 명세서에 참조로서 통합되는 Judell 등에 의한 미국 특허 번호 제7,286,218호에 개시되는 바와 같이 구성될 수 있다. 추가로, 본 명세서에 개시되는 방법들은 툴들의 SPx 시리즈들과 같은 현존하는 검사 시스템을 사용하여 (예를 들어, 본 명세서에 개시되는 실시예들에 기반하여 현존하는 검사 시스템을 변형함으로써) 구현될 수 있다. 그러한 몇몇 시스템들에 대하여, 본 명세서에 개시되는 방법 실시예들의 기능은 시스템의 선택적 기능으로서 (예를 들어, 시스템의 다른 기능에 부가하여) 제공될 수 있다.
시스템은 컴퓨터 시스템(20)을 더 포함한다. 검사 시스템에 의하여 생성되는 출력은 컴퓨터 시스템에 제공될 수 있다. 예를 들어, 컴퓨터 시스템이 검사 시스템에 의하여 생성되는 출력을 수신할 수 있도록, 컴퓨터 시스템은 검사 시스템에 (예를 들어, 검사 시스템의 하나 이상의 검출기들 또는 검출 서브시스템들에) 결합될 수 있다. 컴퓨터 시스템은 출력을 사용하여 본 명세서에 개시되는 컴퓨터-구현된 방법 실시예(들) 중 임의의 것의 임의의 단계(들)를 수행하도록 구성될 수 있다. 예를 들어, 컴퓨터 시스템은 출력을 사용하여 웨이퍼의 제1 특성을 결정하도록 구성될 수 있다. 제1 특성은 본 명세서에 개시되는 제1 특성들 중 임의의 것을 포함할 수 있다. 컴퓨터 시스템은 또한 제1 특성에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하도록 구성될 수 있다. 하나 이상의 결함 검출 파라미터들은 본 명세서에 개시되는 결함 검출 파라미터(들) 중 임의의 것을 포함할 수 있다. 또한, 컴퓨터 시스템은 하나 이상의 결함 검출 파라미터들 및 출력을 사용하여 웨이퍼 상의 결함들을 검출하도록 구성될 수 있다. 결함들은 본 명세서에 개시되는 결함들 중 임의의 것을 포함할 수 있다. 컴퓨터 시스템은 본 명세서에 추가로 개시되는 바와 같이 그러한 단계들(그리고 본 명세서에 개시되는 임의의 다른 컴퓨터-구현된 방법 실시예(들)의 임의의 다른 단계(들)을 수행하도록 구성될 수 있다.
컴퓨터 시스템은 개인용 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 기기, 인터넷 기기, 또는 다른 디바이스를 포함하는 다양한 형태들을 취할 수 있다. 일반적으로, "컴퓨터 시스템"이라는 용어는 하나 이상의 프로세서들을 갖는 임의의 디바이스를 포함하도록 광범위하게 정의될 수 있으며, 프로세서는 메모리 매체로부터의 명령들을 실행할 수 있다. 컴퓨터 시스템은 병렬 프로세서와 같은 본 기술분야에 공지된 임의의 적절한 프로세서를 더 포함할 수 있다. 또한, 컴퓨터 시스템은 독립형 또는 네트워킹된 툴 중 하나로서, 고속 프로세싱 및 소프트웨어를 갖는 컴퓨터 플랫폼을 포함할 수 있다.
컴퓨터 시스템은 검사 시스템에 포함되는 컴퓨터 시스템일 수 있거나, 또는 검사 시스템 외부의 (그러나 검사 시스템에 의하여 생성되는 출력을 컴퓨터 시스템에 수신할 수 있도록 상기 개시되는 바와 같이 검사 시스템의 컴퓨터 시스템 또는 검사 시스템에 결합되는) 컴퓨터 시스템일 수 있다. 예를 들어, 상기 개시되는 컴퓨터 시스템은 검사, 형태, 리뷰, 또는 다른 툴의 일부를 형성하지 않는 독립형 시스템으로서 구성될 수 있다. 그러한 일 실시예에서, 컴퓨터 시스템은 "유선" 및/또는 "무선" 부분들을 포함할 수 있는 전송 매체에 의하여 다른 시스템들로부터의 데이터 또는 정보(예를 들어, 검사 시스템에 의하여 생성되는 출력)을 수신 및/또는 획득하도록 구성될 수 있다. 이러한 방식으로, 전송 매체는 컴퓨터 시스템과 다른 시스템 사이에 데이터 링크로서 작동할 수 있다. 또한, 컴퓨터 시스템은 전송 매체를 통해 다른 시스템에 데이터를 송신할 수 있다. 그러한 데이터는 본 명세서에 개시되는 방법들의 결과들 중 임의의 것을 포함할 수 있다.
다른 실시예는 본 명세서에 개시되는 하나 이상의 컴퓨터-구현된 방법 실시예들을 수행하기 위한 컴퓨터 시스템상에서 실행가능한 프로그램 명령들을 포함하는 컴퓨터-판독가능 매체와 관련된다. 그러한 일 실시예는 도 2에 도시된다. 예를 들어, 도 2에 도시되는 바와 같이, 컴퓨터-판독가능 매체(22)는 본 명세서에 개시되는 하나 이상의 컴퓨터-구현된 방법 실시예들을 수행하기 위한 컴퓨터 시스템(20)상에서 실행가능한 프로그램 명령들(24)을 포함한다.
본 명세서에 개시되는 것들과 같은 방법들을 구현하는 프로그램 명령들(24)은 컴퓨터-판독가능 매체(22)상에서 전송되거나 거기에 저장될 수 있다. 컴퓨터-판독가능 매체는 유선, 케이블, 또는 무선 전송 링크와 같은 전송 매체일 수 있다. 컴퓨터-판독가능 매체는 또한 판독-전용 메모리(RAM), 자기 또는 광학 디스크, 또는 자기 테이프와 같은 저장 매체일 수 있다.
프로그램 명령들은 특히 프로시져-기반 기술들, 컴포넌트-기반 기술들 및/또는 객체-지향 기술들을 포함하는 다양한 방식들 중 임의의 것으로 구현될 수 있다. 예를 들어, 프로그램 명령들은 원하는 바에 따라 매트랩, 비쥬얼 베이직, 액티브X 컨트롤즈, C, C++ 객체들, C#, 자바빈스(JavaBeans), 마이크로소프트 파운데이션 클래스들(“MFC”), 또는 다른 기술들 또는 방법들을 사용하여 구현될 수 있다.
본 명세서에 개시되는 실시예들은 저장 매체에 본 명세서에 개시된 하나 이상의 컴퓨터-구현된 방법들의 하나 이상의 단계들의 결과들을 저장하는 단계를 더 포함할 수 있다. 결과들은 본 명세서에 개시되는 결과들 중 임의의 것을 포함할 수 있다. 결과들은 본 기술분야에 공지되는 임의의 방식으로 저장될 수 있다. 저장 매체는 본 기술분야에 공지되는 임의의 적절한 저장 매체를 포함할 수 있다. 결과들이 저장된 이후에, 결과들은 저장 매체에서 액세스되고, 본 명세서에 개시되는 방법 또는 시스템 실시예들, 임의의 다른 방법, 또는 임의의 다른 시스템 중 임의의 것에 의하여 사용될 수 있다. 추가로, 결과들은 "영구적으로", "반-영구적으로", 임시적으로, 또는 일부 시간 기간 동안 저장될 수 있다. 예를 들어, 저장 매체는 랜덤 액세스 메모리(RAM)일 수 있으며, 결과들이 반드시 저장 매체에 무기한으로 지속되어야 하는 것은 아니다.
본 발명의 다양한 양상들의 추가적인 변형들 및 대안적인 실시예들은 이러한 설명의 관점에서 본 기술분야의 당업자들에게 명백해질 수 있다. 예를 들어, 웨이퍼를 검사 및/또는 분류하기 위한 컴퓨터-구현된 방법들이 제공된다. 따라서, 이러한 설명은 단지 예시로서 해석되어야 하며, 본 발명을 실행하는 일반적인 방식을 본 기술분야의 당업자에게 교지하기 위함을 목적으로 한다. 본 명세서에 개시되고 설명되는 본 발명의 형태들은 현재 선호되는 실시예들로서 취해지는 것임을 이해해야 한다. 엘리먼트들 및 물질들은 본 명세서에 개시되고 예증되는 것들을 대신할 수 있고, 파트들 및 프로세스들은 뒤바뀔 수도 있고, 본 발명의 특정 피쳐들은 독립적으로 이용될 수 있으며, 그 모든 것들은 본 발명의 이러한 개시의 장점을 가진 후에 본 기술분야의 당업자에게 명백할 것이다. 하기의 청구항들에서 개시되는 바와 같이 본 발명의 정신 및 범위를 벗어나지 않고 본 명세서에 개시되는 엘리먼트들에 대한 변화들이 이루어질 수 있다.

Claims (77)

  1. 웨이퍼를 검사(inspect)하기 위한 컴퓨터-구현된 방법으로서,
    검사 시스템에 의하여 생성되는, 웨이퍼로부터 분산된(scattered) 광에 응답하는 출력을 사용하여 상기 웨이퍼의 제1 특성을 결정하는 단계 ― 상기 제1 특성은 2개의 디멘젼(dimension)들에서 공간적으로 로컬화되지 않음 ― ;
    상기 제1 특성에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하는 단계; 및
    상기 하나 이상의 결함 검출 파라미터들 및 상기 출력을 사용하여 상기 웨이퍼 상의 결함들을 검출하는 단계 ― 상기 결함들은 적어도 1개의 디멘젼에서 공간적으로 로컬화됨 ―
    를 포함하는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  2. 제1항에 있어서,
    상기 제1 특성을 결정하는데 사용되는 상기 출력은 헤이즈(haze)로 인하여 분산된 광에 응답하는 출력을 포함하는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  3. 제1항에 있어서,
    상기 제1 특성을 결정하는데 사용되는 상기 출력은 패턴 노이즈(pattern noise)로 인하여 분산된 광에 응답하는 출력을 포함하는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  4. 제1항에 있어서,
    상기 제1 특성은 표면 조도(roughness), 상기 웨이퍼에 걸친 표면 조도 변화, 막 두께, 막 조성, 막 잔류물, 하나 이상의 패턴 디멘젼(dimension)들, 표면 조성, 형태(morphology), 또는 상기 웨이퍼에서의 형태 변화들을 포함하는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  5. 제1항에 있어서,
    상기 제1 특성은 표면 조도의 모든 표면 공간 주파수 대역들의 단지 서브세트 위에 표면 조도 변화들을 포함하는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  6. 제1항에 있어서,
    2개의 디멘젼들에서 상기 제1 특성의 측방(lateral) 스케일들이 상기 시스템의 점 확산 함수(point spread funcion)보다 크다는 점에서 상기 제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  7. 제1항에 있어서,
    상기 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 상기 웨이퍼에 대하여 글로벌하게 상기 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 포함하는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  8. 제1항에 있어서,
    상기 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 상기 웨이퍼의 상이한 영역들에 대하여 로컬하게 상기 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 포함하는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  9. 제1항에 있어서,
    상기 제1 특성을 결정하는 단계는 상기 웨이퍼에 걸쳐 한 방향을 따른 상기 제1 특성의 변화를 결정하는 단계를 포함하고,
    상기 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 상기 제1 특성의 변화에 기반하여 상기 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 포함하는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  10. 제1항에 있어서,
    상기 제1 특성을 결정하는 단계는 상기 웨이퍼의 상이한 영역들에서의 상기 제1 특성의 변화를 결정하는 단계를 포함하며,
    상기 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 상기 상이한 영역들에서의 상기 제1 특성의 변화에 기반하여 상기 상이한 영역들에 대하여 개별적으로 상기 하나 이상의 결함 검출 파라미터들을 선택하는 단계를 포함하는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  11. 제1항에 있어서,
    상기 제1 특성을 결정하는 단계는 상기 웨이퍼의 상이한 영역들에서의 상기 제1 특성의 변화를 결정하는 단계를 포함하며,
    상기 하나 이상의 결함 검출 파라미터들을 결정하는 단계는 상기 상이한 영역들에서의 상기 제1 특성의 변화에 기반하여 상기 상이한 영역들에서 개별적으로 상기 결함들의 검출이 수행될 것인지를 결정하는 단계를 포함하는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  12. 제1항에 있어서,
    상기 제1 특성을 결정하는데 사용되는 상기 출력은 상기 웨이퍼에 대하여 상기 검사 시스템에 의하여 생성되는 상기 출력의 단지 일부분을 포함하고,
    상기 웨이퍼 상의 상기 결함들을 검출하는데 사용되는 상기 출력은 상기 웨이퍼에 대하여 상기 검사 시스템에 의하여 생성되는 상기 출력의 상이한 부분을 포함하며,
    상기 제1 특성을 결정하는데 사용되는 상기 출력의 상기 일부분 및 상기 결함들을 검출하는데 사용되는 상기 출력의 상기 상이한 부분은 상기 검사 시스템의 조명 및 수집(collection) 서브시스템들의 상이한 구성들에 의하여 생성되는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  13. 제1항에 있어서,
    상기 제1 특성을 결정하는데 사용되는 상기 출력 및 상기 웨이퍼 상의 상기 결함들을 검출하는데 사용되는 상기 출력은 상기 검사 시스템의 조명 및 수집 서브시스템들의 동일한 구성에 의하여 생성되는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  14. 제1항에 있어서,
    상기 제1 특성 및 상기 결함들의 조합에 기반하여 상기 웨이퍼를 분류하는 단계를 더 포함하는, 웨이퍼를 검사하기 위한 컴퓨터-구현된 방법.
  15. 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법으로서,
    검사 시스템에 의하여 생성되는, 웨이퍼로부터 분산된 광에 응답하는 출력을 사용하여 상기 웨이퍼의 제1 특성을 결정하는 단계 ― 상기 제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않음 ― ;
    상기 출력을 사용하여 상기 웨이퍼의 제2 특성을 결정하는 단계 ― 상기 제2 특성은 적어도 1개의 디멘젼에서 공간적으로 로컬화됨 ― ; 및
    상기 제1 특성 및 상기 제2 특성의 조합에 기초하여 상기 웨이퍼를 분류하는 단계
    를 포함하고,
    상기 제2 특성은 상기 웨이퍼 상의 결함들을 포함하고,
    상기 방법은 상기 제1 특성에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하는 단계를 더 포함하고, 상기 제2 특성을 결정하는 단계는 상기 하나 이상의 결함 검출 파라미터들 및 상기 출력을 사용하여 상기 웨이퍼 상의 결함들을 검출하는 단계를 포함하는,
    웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  16. 제15항에 있어서,
    2개의 디멘젼들에서 상기 제1 특성의 측방 스케일들이 상기 시스템의 점 확산(point spread) 함수보다 크다는 점에서 상기 제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  17. 제15항에 있어서,
    상기 제1 특성은 표면 조도, 상기 웨이퍼에 걸친 표면 조도 변화, 막 두께, 막 조성, 막 잔류물, 하나 이상의 패턴 디멘젼들, 표면 조성, 형태, 또는 상기 웨이퍼에서의 형태 변화들을 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  18. 제15항에 있어서,
    상기 분류하는 단계는 상기 출력을 사용하여 상기 결함들이 검출된 이후에 수행되는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  19. 제15항에 있어서,
    상기 분류하는 단계가 상기 제1 특성 및 상기 제2 특성에 동일하게 기반하도록, 상기 제1 특성 및 상기 제2 특성의 조합이 상기 제1 특성 및 상기 제2 특성을 동일하게 처리함으로써 생성되는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  20. 제15항에 있어서,
    상기 분류하는 단계는 상기 웨이퍼 상에 수행될 하나 이상의 동작들을 결정하는 단계를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  21. 제15항에 있어서,
    상기 분류하는 단계는 상기 웨이퍼의 전체 속성(attribute)을 결정하는 단계를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  22. 제15항에 있어서,
    상기 분류하는 단계는 상기 웨이퍼의 적어도 일부를 생성하는데 사용되는 프로세스의 속성을 결정하는 단계를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  23. 제15항에 있어서,
    상기 분류하는 단계는 상기 웨이퍼 상의 하나 이상의 공간적 위치들에서 상기 제1 특성의 존재 또는 부재와 상기 하나 이상의 공간적 위치들에서의 상기 제2 특성의 존재 또는 부재의 조합에 기반하여 상기 웨이퍼를 분류하는 단계를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  24. 제15항에 있어서,
    상기 분류하는 단계는 상기 웨이퍼 상의 하나 이상의 공간적 위치들에서 상기 제1 특성의 값과 상기 하나 이상의 공간적 위치들에서 상기 제2 특성의 값의 조합에 기반하여 상기 웨이퍼를 분류하는 단계를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  25. 제15항에 있어서,
    상기 분류하는 단계는,
    상기 웨이퍼 상의 위치에서의 상기 제1 특성과 상기 웨이퍼 상의 동일한 위치에서의 상기 제2 특성의 조합에 기반하여 상기 웨이퍼 상의 상기 위치에 대한 단일 특성을 결정하는 단계, 및
    상기 단일 특성에 기반하여 상기 웨이퍼를 분류하는 단계
    를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  26. 제15항에 있어서,
    상기 분류하는 단계는,
    상기 웨이퍼의 영역에 상기 제1 특성 및 상기 제2 특성 중 하나가 존재하는지 결정하는 단계, 및
    상기 영역에 상기 제1 특성 및 상기 제2 특성 중 하나가 존재한다면, 단지 존재하는 상기 제1 특성 또는 상기 제2 특성에만 기반하여 상기 웨이퍼를 분류하는 단계
    를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  27. 제15항에 있어서,
    상기 웨이퍼를 분류하는 단계는,
    상기 웨이퍼의 영역에서 상기 제1 특성 및 상기 제2 특성의 값들을 결정하는 단계, 및
    상기 웨이퍼의 영역에서의 상기 제1 특성 및 상기 제2 특성의 값들에 기반하여, 단지 상기 제1 특성 또는 상기 제2 특성에만 기반하여 상기 웨이퍼를 분류하는 단계
    를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  28. 제15항에 있어서,
    상기 분류하는 단계는, 상기 웨이퍼의 영역에 상기 제1 특성 및 상기 제2 특성이 모두 존재하는 경우와, 상기 웨이퍼의 상이한 영역들에 상기 제1 특성 및 상기 제2 특성이 존재하고 상기 웨이퍼의 상기 영역에 상기 제1 특성 및 상기 제2 특성 모두 존재하지 않는 경우에 상이하게 상기 웨이퍼를 분류하는 단계를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  29. 제15항에 있어서,
    상기 분류를 위해 사용되는 상기 제1 특성은 상기 웨이퍼의 스케일로 결정되고, 상기 분류를 위해 사용되는 상기 제2 특성은 상기 웨이퍼의 스케일로 결정되는 상기 제2 특성의 속성을 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  30. 제15항에 있어서,
    상기 제1 특성과 상기 제2 특성의 조합은 상기 제1 특성과 상기 제2 특성의 오버레이(overlay)를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  31. 제15항에 있어서,
    상기 제1 특성과 상기 제2 특성의 조합은 상기 제1 특성과 상기 제2 특성의 영역-기반 오버레이를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  32. 제15항에 있어서,
    상기 제1 특성과 상기 제2 특성의 조합은 상기 제1 특성과 상기 제2 특성의 공간적 조합을 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  33. 제15항에 있어서,
    상기 제1 특성과 상기 제2 특성의 조합은 상기 제1 특성과 상기 제2 특성의 통계적 조합을 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  34. 제15항에 있어서,
    상기 출력을 사용하여 상기 웨이퍼의 부가적인 특성들을 결정하는 단계를 더 포함하며,
    상기 분류하는 단계는 상기 부가적인 특성들 전부 및 상기 제1 특성과 상기 제2 특성의 조합에 기반하여 상기 웨이퍼를 분류하는 단계를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  35. 제15항에 있어서,
    상기 출력을 사용하여 상기 웨이퍼의 부가적인 특성들을 결정하는 단계를 더 포함하며,
    상기 분류하는 단계는 상기 부가적인 특성들의 전부보다 적은 부가적인 특성들과 상기 제1 특성과 상기 제2 특성의 조합에 기반하여 상기 웨이퍼를 분류하는 단계를 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  36. 삭제
  37. 제15항에 있어서,
    상기 방법은 상기 결함들의 영역에서 상기 제1 특성에 기반하여 상기 결함들을 분류하는 단계를 더 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  38. 제15항에 있어서,
    상기 제2 특성은 상기 웨이퍼 상의 상기 결함들의 하나 이상의 속성들을 더 포함하며, 상기 방법은 상기 결함들의 상기 하나 이상의 속성들 중 적어도 하나와 결합된 상기 결함들의 영역에서의 상기 제1 특성에 기반하여 상기 결함들을 분류하는 단계를 더 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  39. 제15항에 있어서,
    상기 제1 특성의 영역에서의 상기 제2 특성에 기반하여 상기 제1 특성의 하나 이상의 속성들을 결정하는 단계를 더 포함하는, 웨이퍼를 분류하기 위한 컴퓨터-구현된 방법.
  40. 웨이퍼를 검사하도록 구성된 시스템으로서,
    상기 웨이퍼 상의 결함들을 검출하기 위해 사용되는 검사 서브시스템; 및
    하나 이상의 컴퓨터 서브시스템들을 포함하고,
    상기 하나 이상의 컴퓨터 서브시스템들은:
    상기 검사 서브시스템에 의하여 생성되는, 상기 웨이퍼로부터 분산된(scattered) 광에 응답하는 출력을 사용하여 상기 웨이퍼의 제1 특성을 결정하고 ― 상기 제1 특성은 2개의 디멘젼(dimension)들에서 공간적으로 로컬화되지 않음 ― ;
    상기 제1 특성에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하고; 그리고
    상기 하나 이상의 결함 검출 파라미터들 및 상기 출력을 사용하여 상기 웨이퍼 상의 결함들을 검출하도록 ― 상기 결함들은 적어도 1개의 디멘젼에서 공간적으로 로컬화됨 ―
    구성되는,
    웨이퍼를 검사하도록 구성된 시스템.
  41. 제 40 항에 있어서,
    상기 제1 특성을 결정하는데 사용되는 상기 출력은 헤이즈(haze)로 인하여 분산된 광에 응답하는 출력을 포함하는,
    웨이퍼를 검사하도록 구성된 시스템.
  42. 제 40 항에 있어서,
    상기 제1 특성을 결정하는데 사용되는 상기 출력은 패턴 노이즈(pattern noise)로 인하여 분산된 광에 응답하는 출력을 포함하는,
    웨이퍼를 검사하도록 구성된 시스템.
  43. 제 40 항에 있어서,
    상기 제1 특성은 표면 조도(roughness), 상기 웨이퍼에 걸친 표면 조도 변화, 막 두께, 막 조성, 막 잔류물, 하나 이상의 패턴 디멘젼(dimension)들, 표면 조성, 형태(morphology), 또는 상기 웨이퍼에서의 형태 변화들을 포함하는,
    웨이퍼를 검사하도록 구성된 시스템.
  44. 제 40 항에 있어서,
    상기 제1 특성은 표면 조도의 모든 표면 공간 주파수 대역들의 단지 서브세트 위에 표면 조도 변화들을 포함하는,
    웨이퍼를 검사하도록 구성된 시스템.
  45. 제 40 항에 있어서,
    2개의 디멘젼들에서 상기 제1 특성의 측방(lateral) 스케일들이 상기 검사 서브시스템의 점 확산 함수(point spread funcion)보다 크다는 점에서 상기 제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않는,
    웨이퍼를 검사하도록 구성된 시스템.
  46. 제 40 항에 있어서,
    상기 하나 이상의 결함 검출 파라미터들을 결정하는 것은 상기 웨이퍼에 대하여 글로벌하게 상기 하나 이상의 결함 검출 파라미터들을 결정하는 것을 포함하는,
    웨이퍼를 검사하도록 구성된 시스템.
  47. 제 40 항에 있어서,
    상기 하나 이상의 결함 검출 파라미터들을 결정하는 것은 상기 웨이퍼의 상이한 영역들에 대하여 로컬하게 상기 하나 이상의 결함 검출 파라미터들을 결정하는 것을 포함하는,
    웨이퍼를 검사하도록 구성된 시스템.
  48. 제 40 항에 있어서,
    상기 제1 특성을 결정하는 것은 상기 웨이퍼에 걸쳐 한 방향을 따른 상기 제1 특성의 변화를 결정하는 것을 포함하고,
    상기 하나 이상의 결함 검출 파라미터들을 결정하는 것은 상기 제1 특성의 변화에 기반하여 상기 하나 이상의 결함 검출 파라미터들을 결정하는 것을 포함하는,
    웨이퍼를 검사하도록 구성된 시스템.
  49. 제 40 항에 있어서,
    상기 제1 특성을 결정하는 것은 상기 웨이퍼의 상이한 영역들에서의 상기 제1 특성의 변화를 결정하는 것을 포함하며,
    상기 하나 이상의 결함 검출 파라미터들을 결정하는 것은 상기 상이한 영역들에서의 상기 제1 특성의 변화에 기반하여 상기 상이한 영역들에 대하여 개별적으로 상기 하나 이상의 결함 검출 파라미터들을 선택하는 것을 포함하는,
    웨이퍼를 검사하도록 구성된 시스템.
  50. 제 40 항에 있어서,
    상기 제1 특성을 결정하는 것은 상기 웨이퍼의 상이한 영역들에서의 상기 제1 특성의 변화를 결정하는 것을 포함하며,
    상기 하나 이상의 결함 검출 파라미터들을 결정하는 것은 상기 상이한 영역들에서의 상기 제1 특성의 변화에 기반하여 상기 상이한 영역들에서 개별적으로 상기 결함들의 검출이 수행될 것인지를 결정하는 것을 포함하는,
    웨이퍼를 검사하도록 구성된 시스템.
  51. 제 40 항에 있어서,
    상기 제1 특성을 결정하는데 사용되는 상기 출력은 상기 웨이퍼에 대하여 상기 검사 서브시스템에 의하여 생성되는 상기 출력의 단지 일부분을 포함하고,
    상기 웨이퍼 상의 상기 결함들을 검출하는데 사용되는 상기 출력은 상기 웨이퍼에 대하여 상기 검사 서브시스템에 의하여 생성되는 상기 출력의 상이한 부분을 포함하며,
    상기 제1 특성을 결정하는데 사용되는 상기 출력의 상기 일부분 및 상기 결함들을 검출하는데 사용되는 상기 출력의 상기 상이한 부분은 상기 검사 서브시스템의 조명 및 수집(collection) 서브시스템들의 상이한 구성들에 의하여 생성되는,
    웨이퍼를 검사하도록 구성된 시스템.
  52. 제 40 항에 있어서,
    상기 제1 특성을 결정하는데 사용되는 상기 출력 및 상기 웨이퍼 상의 상기 결함들을 검출하는데 사용되는 상기 출력은 상기 검사 서브시스템의 조명 및 수집 서브시스템들의 동일한 구성에 의하여 생성되는
    웨이퍼를 검사하도록 구성된 시스템.
  53. 제 40 항에 있어서,
    상기 하나 이상의 컴퓨터 서브시스템들은 상기 제1 특성 및 상기 결함들의 조합에 기반하여 상기 웨이퍼를 분류하도록 추가로 구성되는,
    웨이퍼를 검사하도록 구성된 시스템.
  54. 웨이퍼를 분류하도록 구성된 시스템으로서,
    상기 웨이퍼 상의 결함들을 검출하는데 이용되는 검사 서브시스템; 및
    하나 이상의 컴퓨터 서브시스템들을 포함하고,
    상기 하나 이상의 컴퓨터 서브시스템들은:
    상기 검사 서브시스템에 의하여 생성되는, 상기 웨이퍼로부터 분산된 광에 응답하는 출력을 사용하여 상기 웨이퍼의 제1 특성을 결정하고 ― 상기 제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않음 ― ;
    상기 출력을 사용하여 상기 웨이퍼의 제2 특성을 결정하고 ― 상기 제2 특성은 적어도 1개의 디멘젼에서 공간적으로 로컬화됨 ― ; 그리고
    상기 제1 특성 및 상기 제2 특성의 조합에 기초하여 상기 웨이퍼를 분류하도록
    구성되고,
    상기 제2 특성은 상기 웨이퍼 상의 결함들을 포함하며, 상기 하나 이상의 컴퓨터 서브시스템들은:
    상기 제1 특성에 기반하여 하나 이상의 결함 검출 파라미터들을 결정하도록 추가로 구성되고, 상기 제2 특성을 결정하는 것은 상기 하나 이상의 결함 검출 파라미터들 및 상기 출력을 사용하여 상기 웨이퍼 상의 결함들을 검출하는 것을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  55. 제 54 항에 있어서,
    2개의 디멘젼들에서 상기 제1 특성의 측방 스케일들이 상기 검사 서브시스템의 점 확산(point spread) 함수보다 크다는 점에서 상기 제1 특성은 2개의 디멘젼들에서 공간적으로 로컬화되지 않는,
    웨이퍼를 분류하도록 구성된 시스템.
  56. 제 54 항에 있어서,
    상기 제1 특성은 표면 조도, 상기 웨이퍼에 걸친 표면 조도 변화, 막 두께, 막 조성, 막 잔류물, 하나 이상의 패턴 디멘젼들, 표면 조성, 형태, 또는 상기 웨이퍼에서의 형태 변화들을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  57. 제 54 항에 있어서,
    상기 분류하는 것은 상기 출력을 사용하여 상기 결함들이 검출된 이후에 수행되는,
    웨이퍼를 분류하도록 구성된 시스템.
  58. 제 54 항에 있어서,
    상기 분류하는 것이 상기 제1 특성 및 상기 제2 특성에 동일하게 기반하도록, 상기 제1 특성 및 상기 제2 특성의 조합이 상기 제1 특성 및 상기 제2 특성을 동일하게 처리함으로써 생성되는,
    웨이퍼를 분류하도록 구성된 시스템.
  59. 제 54 항에 있어서,
    상기 분류하는 것은 상기 웨이퍼 상에 수행될 하나 이상의 동작들을 결정하는 것을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  60. 제 54 항에 있어서,
    상기 분류하는 것은 상기 웨이퍼의 전체 속성(attribute)을 결정하는 것을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  61. 제 54 항에 있어서,
    상기 분류하는 것은 상기 웨이퍼의 적어도 일부를 생성하는데 사용되는 프로세스의 속성을 결정하는 것을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  62. 제 54 항에 있어서,
    상기 분류하는 것은 상기 웨이퍼 상의 하나 이상의 공간적 위치들에서 상기 제1 특성의 존재 또는 부재와 상기 하나 이상의 공간적 위치들에서의 상기 제2 특성의 존재 또는 부재의 조합에 기반하여 상기 웨이퍼를 분류하는 것을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  63. 제 54 항에 있어서,
    상기 분류하는 것은 상기 웨이퍼 상의 하나 이상의 공간적 위치들에서 상기 제1 특성의 값과 상기 하나 이상의 공간적 위치들에서 상기 제2 특성의 값의 조합에 기반하여 상기 웨이퍼를 분류하는 것을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  64. 제 54 항에 있어서,
    상기 분류하는 것은,
    상기 웨이퍼 상의 위치에서의 상기 제1 특성과 상기 웨이퍼 상의 동일한 위치에서의 상기 제2 특성의 조합에 기반하여 상기 웨이퍼 상의 상기 위치에 대한 단일 특성을 결정하는 것, 및
    상기 단일 특성에 기반하여 상기 웨이퍼를 분류하는 것
    을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  65. 제 54 항에 있어서,
    상기 분류하는 것은,
    상기 웨이퍼의 영역에 상기 제1 특성 및 상기 제2 특성 중 하나가 존재하는지 결정하는 것, 및
    상기 영역에 상기 제1 특성 및 상기 제2 특성 중 하나가 존재한다면, 단지 존재하는 상기 제1 특성 또는 상기 제2 특성에만 기반하여 상기 웨이퍼를 분류하는 것
    을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  66. 제 54 항에 있어서,
    상기 웨이퍼를 분류하는 것은,
    상기 웨이퍼의 영역에서 상기 제1 특성 및 상기 제2 특성의 값들을 결정하는 것, 및
    상기 웨이퍼의 영역에서의 상기 제1 특성 및 상기 제2 특성의 값들에 기반하여, 단지 상기 제1 특성 또는 상기 제2 특성에만 기반하여 상기 웨이퍼를 분류하는 것
    을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  67. 제 54 항에 있어서,
    상기 분류하는 것은, 상기 웨이퍼의 영역에 상기 제1 특성 및 상기 제2 특성이 모두 존재하는 경우와, 상기 웨이퍼의 상이한 영역들에 상기 제1 특성 및 상기 제2 특성이 존재하고 상기 웨이퍼의 상기 영역에 상기 제1 특성 및 상기 제2 특성 모두 존재하지 않는 경우에 상이하게 상기 웨이퍼를 분류하는 것을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  68. 제 54 항에 있어서,
    상기 분류를 위해 사용되는 상기 제1 특성은 상기 웨이퍼의 스케일로 결정되고, 상기 분류를 위해 사용되는 상기 제2 특성은 상기 웨이퍼의 스케일로 결정되는 상기 제2 특성의 속성을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  69. 제 54 항에 있어서,
    상기 제1 특성과 상기 제2 특성의 조합은 상기 제1 특성과 상기 제2 특성의 오버레이(overlay)를 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  70. 제 54 항에 있어서,
    상기 제1 특성과 상기 제2 특성의 조합은 상기 제1 특성과 상기 제2 특성의 영역-기반 오버레이를 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  71. 제 54 항에 있어서,
    상기 제1 특성과 상기 제2 특성의 조합은 상기 제1 특성과 상기 제2 특성의 공간적 조합을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  72. 제 54 항에 있어서,
    상기 제1 특성과 상기 제2 특성의 조합은 상기 제1 특성과 상기 제2 특성의 통계적 조합을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  73. 제 54 항에 있어서,
    상기 하나 이상의 컴퓨터 서브시스템들은 상기 출력을 사용하여 상기 웨이퍼의 부가적인 특성들을 결정하도록 추가로 구성되고,
    상기 분류하는 것은 상기 부가적인 특성들 전부 및 상기 제1 특성과 상기 제2 특성의 조합에 기반하여 상기 웨이퍼를 분류하는 것을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  74. 제 54 항에 있어서,
    상기 하나 이상의 컴퓨터 서브시스템들은 상기 출력을 사용하여 상기 웨이퍼의 부가적인 특성들을 결정하도록 추가로 구성되고,
    상기 분류하는 것은 상기 부가적인 특성들의 전부보다 적은 부가적인 특성들과 상기 제1 특성과 상기 제2 특성의 조합에 기반하여 상기 웨이퍼를 분류하는 것을 포함하는,
    웨이퍼를 분류하도록 구성된 시스템.
  75. 제 54 항에 있어서,
    상기 하나 이상의 컴퓨터 서브시스템들은 상기 결함들의 영역에서 상기 제1 특성에 기반하여 상기 결함들을 분류하도록 추가로 구성되는,
    웨이퍼를 분류하도록 구성된 시스템.
  76. 제 54 항에 있어서,
    상기 제2 특성은 상기 웨이퍼 상의 결함들의 하나 이상의 속성들을 포함하며, 상기 하나 이상의 컴퓨터 서브시스템들은 상기 결함들의 상기 하나 이상의 속성들 중 적어도 하나와 결합된 상기 결함들의 영역에서의 상기 제1 특성에 기반하여 상기 결함들을 분류하도록 추가로 구성되는,
    웨이퍼를 분류하도록 구성된 시스템.
  77. 제 54 항에 있어서,
    상기 하나 이상의 컴퓨터 서브시스템들은 상기 제1 특성의 영역에서의 상기 제2 특성에 기반하여 상기 제1 특성의 하나 이상의 속성들을 결정하도록 추가로 구성되는,
    웨이퍼를 분류하도록 구성된 시스템.
KR1020117004319A 2008-07-24 2009-07-17 웨이퍼의 검사 및/또는 분류를 위한 컴퓨터-구현된 방법들 KR101608695B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/179,260 2008-07-24
US12/179,260 US8269960B2 (en) 2008-07-24 2008-07-24 Computer-implemented methods for inspecting and/or classifying a wafer
PCT/US2009/051044 WO2010011578A2 (en) 2008-07-24 2009-07-17 Computer-implemented methods for inspecting and/or classifying a wafer

Publications (2)

Publication Number Publication Date
KR20110048528A KR20110048528A (ko) 2011-05-11
KR101608695B1 true KR101608695B1 (ko) 2016-04-04

Family

ID=41570815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117004319A KR101608695B1 (ko) 2008-07-24 2009-07-17 웨이퍼의 검사 및/또는 분류를 위한 컴퓨터-구현된 방법들

Country Status (4)

Country Link
US (1) US8269960B2 (ko)
JP (2) JP5769623B2 (ko)
KR (1) KR101608695B1 (ko)
WO (1) WO2010011578A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
SG170805A1 (en) 2006-02-09 2011-05-30 Kla Tencor Tech Corp Methods and systems for determining a characteristic of a wafer
WO2009155502A2 (en) 2008-06-19 2009-12-23 Kla-Tencor Corporation Computer-implemented methods, computer-readable media, and systems for determining one or more characteristics of a wafer
WO2010014609A2 (en) 2008-07-28 2010-02-04 Kla-Tencor Corporation Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer
US10324046B1 (en) * 2009-06-03 2019-06-18 Kla-Tencor Corp. Methods and systems for monitoring a non-defect related characteristic of a patterned wafer
JP5458683B2 (ja) * 2009-06-08 2014-04-02 株式会社Ｓｕｍｃｏ レーザー散乱法を用いた半導体ウェーハの良品判定方法
US8467978B2 (en) * 2010-08-31 2013-06-18 The Boeing Company Identifying features on a surface of an object using wavelet analysis
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US9317912B2 (en) 2011-12-28 2016-04-19 Sunedison Semiconductor Limited Symmetry based air pocket detection methods and systems
US9277186B2 (en) * 2012-01-18 2016-03-01 Kla-Tencor Corp. Generating a wafer inspection process using bit failures and virtual inspection
US9240360B2 (en) 2012-07-25 2016-01-19 International Business Machines Corporation Run-to-run control utilizing virtual metrology in semiconductor manufacturing
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
WO2014149197A1 (en) * 2013-02-01 2014-09-25 Kla-Tencor Corporation Detecting defects on a wafer using defect-specific and multi-channel information
US9865512B2 (en) 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
US9518932B2 (en) 2013-11-06 2016-12-13 Kla-Tencor Corp. Metrology optimized inspection
DE102016202239B3 (de) * 2016-02-15 2017-07-20 Globalfoundries Inc. Schneller Aufheizprozess bei der Herstellung von Halbleiterbauelementen
JP6791551B2 (ja) * 2016-11-01 2020-11-25 株式会社ディスコ 研削装置
US10957035B2 (en) * 2018-11-30 2021-03-23 Kla Corporation Defect classification by fitting optical signals to a point-spread function

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015567A (ja) 1999-06-29 2001-01-19 Toshiba Microelectronics Corp 半導体基板の評価装置および評価方法
JP2005535130A (ja) 2002-08-01 2005-11-17 アプライド マテリアルズ インコーポレイテッド 最新のプロセス制御システム内で誤って表された計測データを取り扱う方法、システム、および媒体
JP2008153661A (ja) 2006-12-15 2008-07-03 Tokyo Electron Ltd 光計測を用いた半導体製造プロセスのプロセスパラメータの測定方法

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4162126A (en) * 1976-12-10 1979-07-24 Hitachi, Ltd. Surface detect test apparatus
GB2057675B (en) * 1979-07-20 1983-11-16 Hitachi Ltd Photoelectric detection of surface defects
US4898471A (en) * 1987-06-18 1990-02-06 Tencor Instruments Particle detection on patterned wafers and the like
US4845558A (en) * 1987-12-03 1989-07-04 Kla Instruments Corporation Method and apparatus for detecting defects in repeated microminiature patterns
JP2615903B2 (ja) * 1988-09-09 1997-06-04 富士通株式会社 半導体ウエハ表面のヘイズ評価法
JP2657860B2 (ja) * 1991-08-12 1997-09-30 日立電子エンジニアリング株式会社 ウエハ異物の立体的マップ表示方式
JP2760250B2 (ja) * 1993-02-03 1998-05-28 株式会社デンソー ピンホール検査装置
JPH06295945A (ja) * 1993-04-08 1994-10-21 Shin Etsu Handotai Co Ltd 半導体製造プロセスの評価方法および装置
US5355212A (en) * 1993-07-19 1994-10-11 Tencor Instruments Process for inspecting patterned wafers
US5517234A (en) * 1993-10-26 1996-05-14 Gerber Systems Corporation Automatic optical inspection system having a weighted transition database
US6271916B1 (en) * 1994-03-24 2001-08-07 Kla-Tencor Corporation Process and assembly for non-destructive surface inspections
US5661408A (en) * 1995-03-01 1997-08-26 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
US6118525A (en) * 1995-03-06 2000-09-12 Ade Optical Systems Corporation Wafer inspection system for distinguishing pits and particles
US5712701A (en) * 1995-03-06 1998-01-27 Ade Optical Systems Corporation Surface inspection system and method of inspecting surface of workpiece
US5903342A (en) * 1995-04-10 1999-05-11 Hitachi Electronics Engineering, Co., Ltd. Inspection method and device of wafer surface
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
US5625451A (en) * 1995-11-27 1997-04-29 Schmitt Measurement Systems, Inc. Methods and apparatus for characterizing a surface
EP1016126B1 (en) * 1997-03-31 2018-12-26 Nanometrics Incorporated Optical inspection module and method for detecting particles and defects on substrates in integrated process tools
JP3211872B2 (ja) * 1997-07-29 2001-09-25 日本電気株式会社 薬液処理方法、半導体基板の処理方法及び半導体装置の製造方法
US6201601B1 (en) * 1997-09-19 2001-03-13 Kla-Tencor Corporation Sample inspection system
JPH11132975A (ja) * 1997-10-31 1999-05-21 Toshiba Corp 電子ビームを用いた検査方法及びその装置
KR19990073971A (ko) 1998-03-05 1999-10-05 윤종용 레이저를 이용한 다목적 측정설비
JP2000002514A (ja) 1998-06-17 2000-01-07 Nikon Corp 膜厚測定装置及びアライメントセンサ並びにアライメント装置
US6603877B1 (en) * 1999-06-01 2003-08-05 Beltronics, Inc. Method of and apparatus for optical imaging inspection of multi-material objects and the like
KR20010001224A (ko) 1999-06-02 2001-01-05 윤종용 웨이퍼 불량검사 방법 및 장치
US6440612B1 (en) * 1999-09-01 2002-08-27 Micron Technology, Inc. Field correction of overlay error
JP3987246B2 (ja) * 1999-09-17 2007-10-03 株式会社東芝 露光用マスク及び半導体装置の製造方法
JP2001091451A (ja) * 1999-09-20 2001-04-06 Hitachi Ltd 結晶欠陥解析装置
US6552337B1 (en) * 1999-11-02 2003-04-22 Samsung Electronics Co., Ltd. Methods and systems for measuring microroughness of a substrate combining particle counter and atomic force microscope measurements
JP2001163312A (ja) * 1999-12-03 2001-06-19 Jiyooben Denki Kk 密封包装物の検査方法及びその装置
JP2001289794A (ja) * 2000-04-04 2001-10-19 Nikon Corp 欠陥検査装置
TW571089B (en) * 2000-04-21 2004-01-11 Nikon Corp Defect testing apparatus and defect testing method
US6673637B2 (en) 2000-09-20 2004-01-06 Kla-Tencor Technologies Methods and systems for determining a presence of macro defects and overlay of a specimen
US6919957B2 (en) * 2000-09-20 2005-07-19 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension, a presence of defects, and a thin film characteristic of a specimen
US6891627B1 (en) * 2000-09-20 2005-05-10 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension and overlay of a specimen
WO2002025708A2 (en) * 2000-09-20 2002-03-28 Kla-Tencor-Inc. Methods and systems for semiconductor fabrication processes
US6797975B2 (en) * 2000-09-21 2004-09-28 Hitachi, Ltd. Method and its apparatus for inspecting particles or defects of a semiconductor device
US6636031B1 (en) * 2000-10-05 2003-10-21 Sanko Electronic Laboratory Co., Ltd. Method and device for detecting pinholes in organic film on concrete surface
US6898305B2 (en) * 2001-02-22 2005-05-24 Hitachi, Ltd. Circuit pattern inspection method and apparatus
JP3596479B2 (ja) 2001-03-05 2004-12-02 森 勇蔵 光散乱法による表面の複合評価システム
US6538730B2 (en) * 2001-04-06 2003-03-25 Kla-Tencor Technologies Corporation Defect detection system
JP3210654B1 (ja) * 2001-05-02 2001-09-17 レーザーテック株式会社 光学式走査装置及び欠陥検出装置
KR100515491B1 (ko) * 2001-12-07 2005-09-16 다이닛뽕스크린 세이조오 가부시키가이샤 반도체 기판 상의 패턴을 검사하는 장치와 방법 및 컴퓨터판독 가능한 기록매체
US7155052B2 (en) 2002-06-10 2006-12-26 Tokyo Seimitsu (Israel) Ltd Method for pattern inspection
US6596553B1 (en) * 2002-06-26 2003-07-22 Advanced Micro Devices, Inc. Method of pinhole decoration and detection
US6781688B2 (en) * 2002-10-02 2004-08-24 Kla-Tencor Technologies Corporation Process for identifying defects in a substrate having non-uniform surface properties
JP4172761B2 (ja) * 2002-10-08 2008-10-29 大日本スクリーン製造株式会社 欠陥検査装置、欠陥検査方法およびプログラム
KR100492158B1 (ko) 2002-11-19 2005-06-02 삼성전자주식회사 웨이퍼 검사 장치
US7369233B2 (en) 2002-11-26 2008-05-06 Kla-Tencor Technologies Corporation Optical system for measuring samples using short wavelength radiation
US6718526B1 (en) * 2003-02-07 2004-04-06 Kla-Tencor Corporation Spatial signature analysis
JP4691499B2 (ja) 2003-05-19 2011-06-01 ケーエルエー−テンカー コーポレイション 対象となる信号およびノイズ間のロバストな分離を可能にする装置および方法
JP4489777B2 (ja) * 2003-06-10 2010-06-23 ケーエルエー−テンコール コーポレイション マルチチャネルデータのグラフィック表現を用いて基板の表面において生じる欠陥を分類するための方法及びシステム
US7110106B2 (en) 2003-10-29 2006-09-19 Coretech Optical, Inc. Surface inspection system
US7006886B1 (en) * 2004-01-12 2006-02-28 Kla Tencor-Technologies Corporation Detection of spatially repeating signatures
US7315642B2 (en) * 2004-02-12 2008-01-01 Applied Materials, Israel, Ltd. System and method for measuring thin film thickness variations and for compensating for the variations
KR100590542B1 (ko) * 2004-02-21 2006-06-19 삼성전자주식회사 Ｄｎａ 칩의 오류 스팟 검출 방법 및 그 시스템
US7373277B1 (en) 2004-03-09 2008-05-13 Kla-Tencor Technologies Corp. Methods and systems for detection of selected defects particularly in relatively noisy inspection data
US7349079B2 (en) 2004-05-14 2008-03-25 Kla-Tencor Technologies Corp. Methods for measurement or analysis of a nitrogen concentration of a specimen
US7359052B2 (en) 2004-05-14 2008-04-15 Kla-Tencor Technologies Corp. Systems and methods for measurement of a specimen with vacuum ultraviolet light
US7564552B2 (en) 2004-05-14 2009-07-21 Kla-Tencor Technologies Corp. Systems and methods for measurement of a specimen with vacuum ultraviolet light
US7067819B2 (en) 2004-05-14 2006-06-27 Kla-Tencor Technologies Corp. Systems and methods for measurement or analysis of a specimen using separated spectral peaks in light
JP4904034B2 (ja) 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
WO2006066137A2 (en) * 2004-12-19 2006-06-22 Ade Corporation System and method for inspecting a workpiece surface using polarization of scattered light
JP4988223B2 (ja) 2005-06-22 2012-08-01 株式会社日立ハイテクノロジーズ 欠陥検査装置およびその方法
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
KR100738809B1 (ko) 2006-02-01 2007-07-12 동부일렉트로닉스 주식회사 웨이퍼 표면 검사 시스템 및 그 제어방법
SG170805A1 (en) * 2006-02-09 2011-05-30 Kla Tencor Tech Corp Methods and systems for determining a characteristic of a wafer
US7528944B2 (en) * 2006-05-22 2009-05-05 Kla-Tencor Technologies Corporation Methods and systems for detecting pinholes in a film formed on a wafer or for monitoring a thermal process tool
JP2008004641A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 不良検出システム、不良検出方法及びプログラム
JP2008096430A (ja) 2006-09-13 2008-04-24 Hitachi High-Technologies Corp 欠陥検査方法およびその装置
US7728969B2 (en) * 2006-12-05 2010-06-01 Kla-Tencor Technologies Corp. Methods and systems for identifying defect types on a wafer
US7894659B2 (en) 2007-02-28 2011-02-22 Kla-Tencor Technologies Corp. Methods for accurate identification of an edge of a care area for an array area formed on a wafer and methods for binning defects detected in an array area formed on a wafer
US7925072B2 (en) 2007-03-08 2011-04-12 Kla-Tencor Technologies Corp. Methods for identifying array areas in dies formed on a wafer and methods for setting up such methods
US8611639B2 (en) 2007-07-30 2013-12-17 Kla-Tencor Technologies Corp Semiconductor device property extraction, generation, visualization, and monitoring methods
US7912658B2 (en) * 2008-05-28 2011-03-22 Kla-Tencor Corp. Systems and methods for determining two or more characteristics of a wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015567A (ja) 1999-06-29 2001-01-19 Toshiba Microelectronics Corp 半導体基板の評価装置および評価方法
JP2005535130A (ja) 2002-08-01 2005-11-17 アプライド マテリアルズ インコーポレイテッド 最新のプロセス制御システム内で誤って表された計測データを取り扱う方法、システム、および媒体
JP2008153661A (ja) 2006-12-15 2008-07-03 Tokyo Electron Ltd 光計測を用いた半導体製造プロセスのプロセスパラメータの測定方法

Also Published As

Publication number Publication date
KR20110048528A (ko) 2011-05-11
JP2011529274A (ja) 2011-12-01
WO2010011578A3 (en) 2010-04-22
JP6141353B2 (ja) 2017-06-07
JP5769623B2 (ja) 2015-08-26
US20100060888A1 (en) 2010-03-11
JP2015215352A (ja) 2015-12-03
US8269960B2 (en) 2012-09-18
WO2010011578A2 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
KR101608695B1 (ko) 웨이퍼의 검사 및/또는 분류를 위한 컴퓨터-구현된 방법들
US7975245B2 (en) Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects
JP6347820B2 (ja) 欠陥に関係する用途のための三次元表現の使用
US7711514B2 (en) Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
US9201022B2 (en) Extraction of systematic defects
US7332359B2 (en) Semiconductor device inspection method
US8775101B2 (en) Detecting defects on a wafer
US8112241B2 (en) Methods and systems for generating an inspection process for a wafer
KR101518801B1 (ko) 검사 시스템에 대한 분극 세팅들을 선택하기 위한 컴퓨터-실행 방법들, 캐리어 매체 및 시스템들
JPH11243041A (ja) 品質管理システムおよび記録媒体
KR20150140349A (ko) 반도체 검사 레시피 생성, 결함 리뷰 및 계측을 위한 적응적 샘플링
EP2396815A2 (en) Detecting defects on a wafer
JP2011529274A5 (ko)
JP2011521454A (ja) ウェハー上の欠陥を検出して検査結果を生成するシステム及び方法
US20090273669A1 (en) Method and system for detecting critical defects
JP4080087B2 (ja) 分析方法，分析システム及び分析装置
JP2005236094A (ja) 半導体装置の製造方法、不良解析方法および不良解析システム
US8000905B1 (en) Computer-implemented methods, carrier media, and systems for determining sizes of defects detected on a wafer
US10324046B1 (en) Methods and systems for monitoring a non-defect related characteristic of a patterned wafer
KR20220041126A (ko) 광학 검사를 이용한 프로세스 모니터링 방법
IL286948B2 (en) Generating defect candidates for testing
Qu et al. Full-flow surface defect identification method based on spot scanning scattering for unpatterned wafer
Le Denmat et al. Tracking of design related defects hidden in the random defectivity in a production environment
KR102124034B1 (ko) 광학적 검사장치를 이용한 미세결함의 크기 및 속성 검사방법
Watanabe et al. Real-time dark field size measurement method for yield impact evaluation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190315

Year of fee payment: 4