CN108181565B - 梁式引线两端器件芯片的自动测试方法 - Google Patents

梁式引线两端器件芯片的自动测试方法 Download PDF

Info

Publication number
CN108181565B
CN108181565B CN201711393887.5A CN201711393887A CN108181565B CN 108181565 B CN108181565 B CN 108181565B CN 201711393887 A CN201711393887 A CN 201711393887A CN 108181565 B CN108181565 B CN 108181565B
Authority
CN
China
Prior art keywords
test
probe card
probe
automatic
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711393887.5A
Other languages
English (en)
Other versions
CN108181565A (zh
Inventor
王钊
曹越
李熙华
施传贵
顾晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201711393887.5A priority Critical patent/CN108181565B/zh
Publication of CN108181565A publication Critical patent/CN108181565A/zh
Application granted granted Critical
Publication of CN108181565B publication Critical patent/CN108181565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及一种梁式引线两端器件芯片的自动测试方法，包括：(1)测试探卡接入半导体自动测试探针台；(2)载入被测晶片，调直，设置探针台测试参数，设置加电系统测试参数；(3)ATE自动测试，处理数据，输出MAP图，获得测试Bin分类；(4)换下测试双针探卡，换上与之配套的破坏探卡，调直，回到测试第一点，加大垂直测试行程Z值；(5)按MAP图的Bin分类进行坏点重测。优点：1）利用破坏探卡重测坏点取代了常规ATE打墨点标示不合格芯片，通过两张探卡配合测试的方式，巧妙规避了梁式引线芯片后续分离工艺造成墨点脱落的问题，极大提高测试筛选的可靠性。2）省去了繁杂的人工手动挑选不合格芯片过程，使生产效率大大提升。

Description

梁式引线两端器件芯片的自动测试方法
技术领域
本发明是一种梁式引线两端器件芯片的自动测试方法，属于半导体芯片自动测试领域。
背景技术
梁式引线结构两端器件在微波电路中引入的附加电容极低，因此广泛应用于各类微波控制电路。由于该类器件晶圆特殊的背面加工工艺，导致在片测试时，如果选用常规的自动测试打点工艺，则后期的管芯分离会将标示坏点的墨点去除，而导致无法有效挑出合格管芯；如果放弃自动测试而采用人工挑选，则其微米级的器件尺寸，使得人工操作效率十分低下，根本不可能实现量产。
为了解决目前常规自动测试打点带来的上述问题，提高梁式引线两端器件芯片的测试生产效率，必须开发出一种可靠，高效并适合该类器件的在片自动测试方法。
发明内容
本发明提出的是一种梁式引线两端器件芯片的自动测试方法，其目的在于解决传统梁式引线芯片后续分离工艺易造成墨点脱落的问题，提高测试筛选的可靠性和效率。
本发明的技术解决方案：
梁式引线两端器件芯片的自动测试方法，包括以下步骤：
(1) 测试探卡接入半导体自动测试探针台；
(2) 载入被测晶片，调直，设置探针台测试参数，设置加电系统测试参数；
(3) ATE自动测试，处理数据，输出MAP图，获得测试Bin分类；
(4) 换下测试双针探卡，换上与之配套的破坏探卡，调直，回到测试第一点，加大垂直测试行程Z值；
(5) 按MAP图的Bin分类进行坏点重测。
本发明的有益效果：
1）利用破坏探卡重测坏点取代了常规ATE打墨点标示不合格芯片，通过两张探卡配合测试的方式，巧妙规避了梁式引线芯片后续分离工艺造成墨点脱落的问题，极大提高测试筛选的可靠性；
2）省去了繁杂的人工手动挑选不合格芯片过程，使生产效率大大提升。
附图说明
附图1是梁式引线两端器件芯片的自动测试方法流程图。
附图2是测试探卡探针与被测试器件示意图。
附图3是破坏探卡探针与被测试器件示意图。
具体实施方式
梁式引线两端器件芯片的自动测试方法，包括以下步骤：
(1) 测试探卡接入半导体自动测试探针台；
(2) 载入被测晶片，调直，设置探针台测试参数，设置加电系统测试参数；
(3) ATE自动测试，处理数据，输出MAP图，获得测试Bin分类；
(4) 换下测试双针探卡，换上与之配套的破坏探卡，调直，回到测试第一点，加大垂直测试行程Z值；
(5) 按MAP图的Bin分类进行坏点重测。
所述步骤（1）中测试探卡为双针，针头为铍铜材质，双针针头平磨且处于同一水平面，针尖直径远小于被测试金梁尺寸。
所述步骤（1）中测试探卡的双针在探卡上的通路分别与电参数测试系统的激励线以及检测线做短接，形成开尔文连接，并将测试探卡固定于自动探针台机台对应接口。
所述步骤（2），被测晶片通过真空吸附于自动探针台承片盘，进片，调直，对准测试第一点，设置自动探针台测试参数，设置加电系统测试参数。
所述步骤（2）中，设置自动探针台测试的参数，包括第一点坐标、步进、垂直测试行程Z值和MAP图。
所述步骤（2）中，设置加电系统测试的参数，包括电参数的合格判据与电参数的Bin分类规则。
所述步骤（3）中，获得测试Bin分类后，明确哪几类Bin是坏点，并在ATE中设置标识需要再次测试。
所述步骤（4），换上的破坏探卡为铼钨或钨钢材质，探针头平磨且处于同一水平面，探针头为矩形，矩形长度接近被测试金梁长度，宽度小于被测试金梁宽度；换上破坏探卡后，会发生探针与被测试芯片相对轻微的位移，因此重新调直对准，回到测试第一点，加大垂直测试行程Z值。
所述步骤（5），按MAP图的Bin分类进行坏点重测，利用破坏探卡探针在自动测试行程中产生过大的触点压力，破坏电参数不合格芯片的金梁结构，达到自动剔除坏点的目的。
所述步骤（1）中双针测试探卡针尖为Ф30µm，所述步骤（4）中破坏探卡探针针头矩形尺寸为100µm×30µm。
下面结合附图对本发明技术方案进一步说明。
如附图1所示，梁式引线两端器件芯片的自动测试方法，包括以下步骤：
(1) 测试探卡接入半导体自动测试探针台；
(2) 载入被测晶片，调直，设置探针台测试参数，设置加电系统测试参数；
(3) 开始ATE自动测试，处理数据，输出MAP图，获得测试Bin分类；
(4) 换下测试双针探卡，换上与之配套的破坏探卡，调直，回到测试第一点，加大垂直测试行程Z值；
(5) 按MAP图的Bin分类进行坏点重测；
如附图2所示，双针测试探卡，探针针尖平磨，两针处于同一水平面，针尖为Ф30µm，两针分别位于晶片两侧。
如附图3所示，破坏探卡探针，针头平磨且处于同一水平面，针头矩形尺寸为100µm×30µm。
实施例1
梁式引线两端器件芯片的自动测试方法，包括以下步骤：
(1) 测试探卡接入半导体自动测试探针台；
(2) 载入被测晶片，调直，设置探针台测试参数，设置加电系统测试参数；
(3) 开始ATE自动测试，处理数据，输出MAP图，获得测试Bin分类；
(4) 换下测试双针探卡，换上与之配套的破坏探卡，调直，回到测试第一点，加大垂直测试行程Z值；
(5) 按MAP图的Bin分类进行坏点重测；
针对被测试的梁式引线两端器件，设计一张双针测试探卡，针尖如图2所示，材质为铍铜合金，平磨，两针处于同一水平面，针尖为Ф30µ。
测试的双针在探卡上的通路分别与电参数测试系统的激励线与检测线做短接，形成开尔文连接，并将测试探卡固定于自动探针台机台对应接口，固定探卡之后可用万用表检测接线是否正常。这里电参数测试系统在本发明中通常选用半导体直流测试系统，自动探针台也是通用的晶圆在片测试探针台，两者通过handler接口连接，构成整个ATE系统。
被测晶片通过真空吸附于自动探针台承片盘，进片，调直，选取测试第一点，设置自动探针台测试参数，包括测试步进：X=300µm，Y=400µm，垂直测试行程Z值：Z=150µm，测试MAP图为圆形测试，晶圆大小为Ф100mm，测试第一点定位于圆形上方第一点；设置加电系统测试参数，包括电参数的合格判据，本发明测试的器件主要判断漏电流大小，设置漏电流IR≤100nA为Pass，否则为Fail，因此对应设置的Bin分类为两类，Bin1类为合格点，Bin2类为不合格点。
开始ATE自动测试，待整个测试完成，得到一张测试MAP图，MAP图上标明了测试结果的Bin分类。将Bin2类标示为坏点。
换下测试双针探卡，换上与之配套的破坏探卡，两者的不同在于探针头的材质与形状，为了能够产生足够大的触点压力破坏金梁，破坏探卡探针应为铼钨或钨钢材质，针头平磨且处于同一水平面，针头矩形尺寸为100µm×30µm，由于更换探卡会发生探针与被测试芯片相对轻微的位移，因此重新调直，回到测试第一点，增加垂直测试行程Z值：Z=500µm，其他参数均不发生变化。
按MAP图的Bin分类进行坏点重测，即对Bin2类重新测试，利用破坏探卡探针在自动测试行程中产生过大的触点压力，直接破坏电参数不合格芯片的金梁结构，从而达到自动剔除坏点的目的。

Claims (9)

1.梁式引线两端器件芯片的自动测试方法，其特征在于包括以下步骤：
(1) 测试探卡接入半导体自动测试探针台；
(2) 载入被测晶片，调直，设置探针台测试参数，设置加电系统测试参数；
(3) ATE自动测试，处理数据，输出MAP图，获得测试Bin分类；
(4) 换下测试探卡，换上与之配套的破坏探卡，调直，重复ATE自动测试，加大垂直测试行程Z值；
(5) 按MAP图的Bin分类，利用破坏探卡探针在自动测试行程中产生过大的触点压力，破坏电参数不合格芯片的金梁结构，自动剔除坏点。
2.根据权利要求1所述梁式引线两端器件芯片的自动测试方法，其特征在于所述步骤（1）中测试探卡为双针，针头为铍铜材质，双针针头平磨且处于同一水平面，针尖直径小于被测试金梁尺寸。
3.根据权利要求2所述梁式引线两端器件芯片的自动测试方法，其特征在于所述测试探卡的双针在探卡上的通路分别与电参数测试系统的激励线以及检测线做短接，形成开尔文连接，并将测试探卡固定于自动探针台机台对应接口。
4.根据权利要求1所述梁式引线两端器件芯片的自动测试方法，其特征在于所述步骤（2）中，被测晶片通过真空吸附于自动探针台承片盘，进片，调直，对准测试第一点，设置自动探针台测试参数，设置加电系统测试参数。
5.根据权利要求1所述梁式引线两端器件芯片的自动测试方法，其特征在于所述步骤（2）中，设置的自动探针台测试参数，包括第一点坐标、步进、垂直测试行程Z值和MAP图。
6.根据权利要求1所述梁式引线两端器件芯片的自动测试方法，其特征在于所述步骤（2）中，设置的加电系统测试参数，包括电参数的合格判据与电参数的Bin分类规则。
7.根据权利要求1所述梁式引线两端器件芯片的自动测试方法，其特征在于所述步骤（3）中，获得测试Bin分类后，明确是坏点的Bin分类，并在ATE中设置标识需要再次测试。
8.根据权利要求1所述梁式引线两端器件芯片的自动测试方法，其特征在于所述步骤（4），换上的破坏探卡为铼钨或钨钢材质，探针头平磨且处于同一水平面，探针头为矩形，矩形长度与被测试金梁长度相似，宽度小于被测试金梁宽度；换上破坏探卡后，探针与被测试芯片相对轻微的位移，重新调直对准，重复ATE自动测试，加大垂直测试行程Z值。
9.根据权利要求1所述梁式引线两端器件芯片的自动测试方法，其特征在于所述步骤（1）中双针测试探卡，针尖为Ф30µm，所述步骤（4）中破坏探卡探针针头矩形尺寸为100µm×30µm。
CN201711393887.5A 2017-12-21 2017-12-21 梁式引线两端器件芯片的自动测试方法 Active CN108181565B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711393887.5A CN108181565B (zh) 2017-12-21 2017-12-21 梁式引线两端器件芯片的自动测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711393887.5A CN108181565B (zh) 2017-12-21 2017-12-21 梁式引线两端器件芯片的自动测试方法

Publications (2)

Publication Number Publication Date
CN108181565A CN108181565A (zh) 2018-06-19
CN108181565B true CN108181565B (zh) 2020-07-21

Family

ID=62546974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711393887.5A Active CN108181565B (zh) 2017-12-21 2017-12-21 梁式引线两端器件芯片的自动测试方法

Country Status (1)

Country Link
CN (1) CN108181565B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790042A (zh) * 2005-12-05 2006-06-21 深圳市矽电半导体设备有限公司 一种半导体晶圆片多路测试方法和多路测试探针台
CN1936593A (zh) * 2006-10-19 2007-03-28 上海交通大学 简支梁型微电子机械系统探卡及其制备方法
JP2014225607A (ja) * 2013-05-17 2014-12-04 富士電機株式会社 半導体チップの試験装置および試験方法
CN107010595A (zh) * 2017-04-07 2017-08-04 江苏物联网研究发展中心 Mems陀螺芯片晶圆级测试系统及测试和筛选方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790042A (zh) * 2005-12-05 2006-06-21 深圳市矽电半导体设备有限公司 一种半导体晶圆片多路测试方法和多路测试探针台
CN1936593A (zh) * 2006-10-19 2007-03-28 上海交通大学 简支梁型微电子机械系统探卡及其制备方法
JP2014225607A (ja) * 2013-05-17 2014-12-04 富士電機株式会社 半導体チップの試験装置および試験方法
CN107010595A (zh) * 2017-04-07 2017-08-04 江苏物联网研究发展中心 Mems陀螺芯片晶圆级测试系统及测试和筛选方法

Also Published As

Publication number Publication date
CN108181565A (zh) 2018-06-19

Similar Documents

Publication Publication Date Title
US11994555B2 (en) Probe card with angled probe and wafer testing method using the same
US8310253B1 (en) Hybrid probe card
US6597187B2 (en) Special contact points for accessing internal circuitry of an integrated circuit
CN110783214B (zh) 晶片级测试方法及其测试结构
CN109767996A (zh) 晶圆缺陷分析系统及分析方法
CN103293503B (zh) 探针卡的检测方法
CN108807212A (zh) 晶圆测试方法及晶圆测试装置
US10866281B2 (en) System and method to diagnose integrated circuit
US20080238455A1 (en) Probing method, probe apparatus and storage medium
US7319341B1 (en) Method of maintaining signal integrity across a capacitive coupled solder bump
KR100787829B1 (ko) 프로브 카드 테스트 장치 및 테스트 방법
EP0773445A2 (en) Inspection apparatus of conductive patterns
CN108333395A (zh) 一种基于晶圆测试设计的探针卡基板
CN108181565B (zh) 梁式引线两端器件芯片的自动测试方法
CN113505563A (zh) 一种探针台map生成方法及系统
CN101566667B (zh) 一种mos器件的测试方法
CN108344936A (zh) 一种功率半导体器件的测试方法
US10018668B2 (en) Kill die subroutine at probe for reducing parametric failing devices at package test
CN103941049A (zh) 探针卡
CN105425139A (zh) 芯片失效分析的测试设备
CN108231619A (zh) 用于功率半导体芯片的检测方法
CN209640378U (zh) 测试治具的转接座结构
TWI786702B (zh) 積體電路裝置之檢測系統、訊號源及電源供應裝置
TWI735915B (zh) 與面向受測裝置側之光源整合的晶圓探針卡及製造方法
CN203479851U (zh) 一种探针卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant