CN109686679A - 制造半导体封装的方法 - Google Patents

制造半导体封装的方法 Download PDF

Info

Publication number
CN109686679A
CN109686679A CN201811080326.4A CN201811080326A CN109686679A CN 109686679 A CN109686679 A CN 109686679A CN 201811080326 A CN201811080326 A CN 201811080326A CN 109686679 A CN109686679 A CN 109686679A
Authority
CN
China
Prior art keywords
test
chip
individually encapsulated
project
independent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811080326.4A
Other languages
English (en)
Other versions
CN109686679B (zh
Inventor
安镇灿
金原永
黄敬善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109686679A publication Critical patent/CN109686679A/zh
Application granted granted Critical
Publication of CN109686679B publication Critical patent/CN109686679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种制造半导体封装的方法包括：作为执行管芯电特性拣选(EDS)工艺的结果获得根据测试分级项目分类的多个单独芯片，管芯电特性拣选工艺包括在晶片级测试多个芯片的电特性；在电路基板的对应的芯片安装区域上封装单独芯片，并且基于芯片安装区域的位置信息形成多个单独封装，单独封装的每个具有对应于测试分级项目的测试分级项目信息；基于测试分级项目信息根据测试分级项目对所述多个单独封装分类；以及测试根据测试分级项目分类的单独封装。

Description

制造半导体封装的方法
技术领域
本公开涉及制造半导体器件的方法，更具体地，涉及制造半导体封装的方法，其包括晶片工艺、封装工艺(或组装工艺)和测试工艺。
背景技术
制造半导体封装的方法可以包括在晶片上制造芯片的晶片工艺、单独封装在晶片上制造的芯片以形成封装的封装工艺(或组装工艺)、以及测试在晶片上制造的芯片或测试封装的测试工艺。在制造半导体封装的方法中，应当简化每个工艺而不牺牲期望的可靠性。
发明内容
本发明构思提供制造半导体封装的方法，其能简化封装工艺或测试工艺和/或增加可靠性。
根据本发明构思的一方面，提供了一种制造半导体封装的方法。该方法包括：作为执行管芯电特性拣选(EDS)工艺的结果获得根据测试分级项目(test bin item)分类的多个单独芯片，管芯电特性拣选工艺包括在晶片级测试多个芯片的电特性；在电路基板的对应的芯片安装区域上封装单独芯片，并且基于芯片安装区域的位置信息形成多个单独封装，单独封装的每个具有对应于测试分级项目的测试分级项目信息；基于测试分级项目信息根据测试分级项目对所述多个单独封装分类；以及测试根据测试分级项目分类的单独封装。
根据本发明构思的另一方面，提供了一种制造半导体封装的方法。该方法包括：执行用于在晶片级测试多个芯片的电特性的EDS工艺；锯切晶片以获得多个单独芯片，所述多个单独芯片通过EDS工艺根据测试分级项目分类；将单独芯片分别附接到电路基板的多个芯片安装区域；形成条带封装，该条带封装包括通过模制附接到电路基板的单独芯片而获得的模制层；基于芯片安装区域的位置信息在单独芯片的模制层的表面上标记对应于测试分级项目的测试分级项目信息；按照单独芯片锯切条带封装并形成多个单独封装；通过使用测试分级项目信息根据测试分级项目对单独封装分类；以及测试根据测试分级项目分类的单独封装。
根据本发明构思的另一方面，提供了一种制造半导体封装的方法。该方法包括通过使用晶片测试器在晶片级测试多个芯片的电特性并获得根据测试分级项目分类的多个单独芯片；通过使用芯片附接器将单独芯片分别附接到电路基板的多个芯片安装区域；形成包括通过用模制器在电路基板上模制单独芯片获得的模制层的条带封装；通过标记器基于芯片安装区域的位置信息在单独芯片的每个的模制层的表面上标记与测试分级项目对应的测试分级项目信息；通过使用封装拣选器按照单独芯片锯切条带封装并且形成多个单独封装；通过使用封装拣选器根据测试分级项目对单独封装分类，并且在测试托盘上安装分类的单独封装；以及通过使用封装测试器测试根据测试分级项目分类的单独封装。
附图说明
本发明构思的实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：
图1是根据示例实施方式的制造半导体器件的方法的流程图；
图2是根据示例实施方式的图1的制造半导体器件的方法的详细流程图；
图3至图5是在图1和图2的制造半导体器件的方法中获得单独芯片的操作或工艺的图；
图6至图10是在根据示例实施方式的图1和图2的制造半导体器件的方法中形成多个单独封装的操作的图；
图11是在根据示例实施方式的图1和图2的制造半导体器件的方法中依据测试分级项目(test bin item)对单独封装分类的操作的图；
图12是在根据示例实施方式的图1和图2的制造半导体器件的方法中测试单独封装的操作的图；
图13至图15是根据示例实施方式的制造半导体器件的方法的图；
图16A是用于描述根据示例实施方式的制造半导体器件的方法的半导体制造设备的示意图；
图16B是根据示例实施方式的使用半导体制造设备制造半导体器件的方法的流程图；
图17是在根据示例实施方式的制造半导体器件的方法中使用的封装拣选器的一示例的构造图；
图18和图19是根据示例实施方式的图17中所示的第二检查模块的操作的示意性侧视图；以及
图20是根据示例实施方式的封装拣选器的拣选器控制单元的构造的框图。
具体实施方式
制造半导体器件的工艺(或方法)可以大致分为晶片工艺(其为前端工艺)和封装(或组装)工艺(其为后端工艺)。晶片工艺可以是在晶片上形成具有集成电路(IC)的多个芯片的工艺。多个芯片中的每个可以是存储芯片或逻辑芯片。存储芯片可以是包括在动态随机存取存储器(DRAM)、移动DRAM、静态RAM(SRAM)、相变RAM(PRAM)、铁电RAM(FRAM)、电阻RAM(RRAM)或磁RAM(MRAM)中的芯片。
封装工艺可以是通过将芯片安装在电路基板上并用模制层保护安装在电路基板上的芯片来形成单独封装的工艺。尽管以下实施方式描述了单独封装的一些示例，但是单独封装可以是诸如以下的封装：层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、带引线的塑料芯片载体(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔组件中管芯封装(die inwaffle pack)、晶片形式管芯(die in wafer form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、公制塑料四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形(SOIC)、收缩型小外形封装(SSOP)、薄小外形(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、或者晶片级处理堆叠封装(WSP)。
制造半导体器件的工艺(或方法)可以包括测试在晶片上制造的芯片或单独封装的测试工艺。基于以上描述将详细描述制造半导体器件的方法。
图1是根据示例实施方式的制造半导体器件的方法10的流程图，图2是根据示例实施方式的图1的方法的详细流程图。
具体地，如图1所示，制造半导体器件的方法10可以包括：操作(或步骤)S10，通过使用管芯电特性拣选(EDS)工艺获得根据测试分级项目分类或划分的多个单独芯片；操作S20，通过使用封装工艺(或组装工艺)，基于芯片安装区域的位置信息(例如X、Y坐标)在诸如具有多个芯片安装区域的电路基板上封装单独芯片以形成单独封装而形成多个单独封装；操作S30，(例如通过如下描述的封装拣选器)根据测试分级项目对单独封装分类；以及操作S40，测试(例如通过如下描述的封装拣选器)根据测试分级项目分类的单独封装。
如图2所示，获得单独芯片的操作S10可以包括：操作S100，通过使用常规半导体芯片制造工艺在晶片上制造彼此间隔开的多个芯片；操作S110，对晶片上制造的多个芯片执行EDS工艺；以及操作S120，锯切晶片并获得通过使用EDS工艺根据测试分级项目分类的单独芯片。步骤S100、S110和S120可以被重复进行以对从不同晶片锯切的单独芯片分类，使得这里描述的后续封装步骤可以利用从不同晶片形成并锯切的单独芯片来执行。下面将详细描述EDS工艺和根据测试分级项目的分类。
如图2所示，形成单独封装的操作S20可以包括：操作S130，准备具有彼此间隔开的多个芯片安装区域的电路基板；操作S140，将单独芯片(其可以从不同晶片形成和锯切)附接到电路基板的相应芯片安装区域；以及操作S150，形成封装，诸如包括通过模制附接到电路基板的芯片安装区域的单独芯片获得的模制层的条带封装。
在将单独芯片附接到电路基板的相应芯片安装区域的操作S140中，一个单独芯片或多个单独芯片(例如两个或更多个堆叠的单独芯片)可以被附接到电路基板的每个芯片安装区域。将单独芯片附接到电路基板的相应芯片安装区域的操作S140可以通过使用如下所述的芯片附接器执行。
模制附接到电路基板的芯片安装区域的单独芯片的操作S150可以通过使用如下所述的模制器(或模制装置)执行。
此外，如图2所示，形成单独封装的操作S20可以包括：操作S160，基于电路基板的每个芯片安装区域的位置信息(例如X、Y坐标)在形成于单独芯片之上的模制层的表面上标记测试分级项目信息；以及操作S170，将条带封装按照单独芯片锯切成单独封装。当标记测试分级项目信息时，例如，二维条码可以被使用。
在封装单独芯片的模制层的表面上标记测试分级项目信息的操作S160可以通过如下所述的标记器执行。将条带封装按照单独芯片锯切成单独封装的操作S170可以由如下所述的封装拣选器执行。
如图2所示，根据测试分级项目对单独封装分类的操作S30可以包括：操作S180，识别在每个单独芯片上形成的模制层的表面上标记的测试分级项目信息；操作S190，基于识别的测试分级项目信息根据测试分级项目拣选单独封装，并将拣选的单独封装安装在测试托盘上；以及操作S200，将批号分配给基于测试分级项目安装在测试托盘上的单独封装。
如图2所示，测试根据测试分级项目分类的单独封装的操作S40可以包括基于批号测试根据测试分级项目分类的单独封装的操作S210。在操作S210中，测试分类的单独封装可以包括测试单独封装的除了测试分级项目之外的电特性。
图3至图5是在图1和图2的方法中获得单独芯片的操作或工艺的图。
具体地，图3是包括探针卡54的晶片测试器50的示意性截面图。图4是通过在EDS工艺中使用晶片测试器50测试晶片W的方法的框图。图5是形成在晶片W上并根据测试分级项目BIN1至BIN3分类的多个单独芯片80的俯视图。
如图5所示，在制造半导体器件的方法中，可以通过使用晶片工艺制造在晶片W上彼此分开定位的多个半导体器件80'。每个半导体器件80'可以在从晶片W切割之后形成单独芯片80。此外，如图5所示，在制造半导体器件的方法中，可以执行管芯电特性拣选(EDS)工艺，使得根据测试分级项目BIN1至BIN3分类的多个半导体器件80'可以通过在半导体器件80'仍在晶片W上彼此一体地连接时测试半导体器件80'而获得。
半导体器件80'可以在晶片W上在行方向(X方向)和列方向(Y方向)上分开且彼此间隔开(例如经由划线区域)。WR1至WRn(n是范围从几到几十的整数)行半导体器件80'可以在列方向上布置，并且WC1至WCn(n是范围从几到几十的整数)列半导体器件80'可以在行方向上布置。半导体器件80'的数量可以根据需要确定。
EDS工艺可以是在执行封装工艺之前(在从晶片W切割以形成对应的单独芯片80之前)在晶片级检查每个半导体器件80'的电特性的工艺。EDS工艺可以包括确定在晶片W上形成的半导体器件80'中的哪一个是有缺陷的、修复可修复的半导体器件、以及识别不可修复的半导体器件以防止它们被进一步加工，从而减少时间和成本。
此外，EDS工艺可以包括测试晶片W上形成的所有半导体器件80'，并根据测试分级项目对芯片分类。测试分级项目BIN1至BIN3可以是用于测试形成在晶片W上的半导体器件80'的电特性项目。
EDS工艺的测试分级项目BIN1至BIN3可以是与包括在半导体器件80'中的IC的操作所需的单独器件(例如晶体管、电阻器、电容器和二极管)的电特性(诸如电压I/O特性、电流I/O特性、泄漏特性、功能特性和时序特性)相关的项目中的至少一个。测试分级项目的数量不限于三个，例如，测试分级项目的数量可以是两个、四个或更多。例如，特定的分级号码可以对所有电特性被识别为坏设备。
具体地，通过在后端工艺期间封装芯片80而制造的半导体封装可以取决于操作特性和可靠性在不同环境中用于不同目的。此外，随着半导体器件变得越来越高度集成，指示操作特性或可靠性的测试参数已经被进一步细分。因此，根据本发明构思的EDS工艺可以包括如上所述的分类和测试电特性项目。
在图5中，器件80a'可以指示针对具有测试分级项目BIN1的电特性的良好半导体器件80a'。测试分级项目BIN2可以意思是泄漏特性，并且半导体器件80b'可以被识别为针对除了泄漏特性之外的电特性的具有测试分级项目BIN2的器件。测试分级项目BIN3可以意思是功能特性或时序特性，并且半导体器件80c'可以是针对除了功能特性或时序特性之外的电特性的具有测试分级项目BIN3的良好器件。
尽管在图5中为了简洁指示了三个测试分级项目BIN1至BIN3，但是根据EDS工艺的测试级，可以有更多个测试分级项目。在下文中，将描述在EDS工艺中使用的晶片测试器50和使用晶片测试器50测试晶片级器件的方法。
如图3所示，晶片W可以位于晶片卡盘52上。探针卡54可以安装在提供于晶片卡盘52之上的顶板62上。
探针卡54可以包括印刷电路板(PCB)56、粘附到PCB 56的底表面的针型尖端(或针)58、用作配置为限制探针卡54的垂直下降高度的止动器的高度调节装置60、以及配置为感测施加到高度调节装置60的压力的压力传感器66。
由压力传感器66感测的结果可以被传输到测试控制单元64，并且测试控制单元64可以分析由探针卡54的压力传感器66感测到的结果并且自动地控制顶板62的垂直运动。晶片测试器50可以将顶板62朝向晶片W降低，使尖端58与晶片W接触，并测试半导体器件80'。
测试控制单元64可以与形成在晶片W上的半导体器件80'交换测试信号以确定半导体器件80'是好还是坏，并且还判断测试分级项目BIN1至BIN3。测试控制单元64可以通过探针卡54传输测试信号。
当响应于测试信号由形成在晶片W上的半导体器件80'输出内部信号时，测试控制单元64可以接收内部信号并确定形成在晶片W上的半导体器件80'是好还是坏，并判断测试分级项目BIN1到BIN3。尽管晶片测试器50和探针卡54的构造和操作在以上参照图3被描述，但是它们仅是示例，并且可以被不同地改变。
图4示出了测试作为测试分级项目的一示例的电压I/O特性的工艺。测试控制单元64可以产生芯片选择信号CSL、高电源电压VPP、位线电压控制信号VBL_CS和高电源电压控制信号VPP_CS以测试形成在晶片W上的多个半导体器件80'。
芯片选择信号CSL可以是用于从形成在晶片W上的多个芯片80当中选择待测试的半导体器件80'的信号。高电源电压控制信号VPP_CS可以是用于控制向响应于芯片选择信号CSL所选择的半导体器件80'提供高电源电压VPP的信号。位线电压控制信号VBL_CS可以是用于控制测试控制单元64以接收从所选择的半导体器件80'输出的位线电压VBL的信号。应理解，多个半导体器件80'可以同时被测试(例如包括将这里描述的信号中的适当信号施加到待测试的半导体器件80')。
在测试控制单元64的控制下，探针卡54可以用于在测试控制单元64与晶片W之间传输信号。例如，探针卡54可以响应于来自测试控制单元64的芯片选择信号CSL从晶片W的半导体器件80'当中选择一个或更多个待测试的半导体器件80'，并且响应于高电源电压控制信号VPP_CS将高电源电压VPP从测试控制单元64提供到所选择的半导体器件80'。
在这种情况下，接收高电源电压VPP并且通电的所选择的半导体器件80'可以在内部产生并输出位线电压VBL。响应于位线电压控制信号VBL_CS和测试分级项目当中的测试电压输入/输出(I/O)特性，探针卡54可以将由所选择的半导体器件80'产生的位线电压VBL顺序地传输到测试控制单元64。
图6至图10是在根据示例实施方式的图1和图2的制造半导体器件的方法中形成多个单独封装的操作的图。
具体地，图6是具有多个芯片安装区域72的电路基板70的俯视图。图7和图8分别是包括安装在电路基板70上的单独芯片80的条带封装STRP的俯视图和截面图。图9和图10是包括安装在电路基板70上的单独芯片80的单独封装INP1的俯视图和截面图。
在制造半导体器件的方法10中，多个单独封装INP1可以通过将单独芯片80封装在电路基板70上形成。下面将详细描述形成单独封装INP1的操作。
可以准备电路基板70。电路基板70可以包括多个芯片安装区域72，多个芯片安装区域72如图6所示地彼此间隔开。芯片安装区域72可以在电路基板70上在行方向(X方向)和列方向(Y方向)上分开并且彼此间隔开。
R1至Rn(n是范围从几到几十的整数)行芯片安装区域72可以在列方向上布置，并且C1至Cn(n是范围从几到几十的整数)列芯片安装区域72可以在行方向上布置。芯片安装区域72的数量可以根据需要确定。
电路基板70可以包括多个条带STR1-STRn(n是范围从几到几十的整数)，其中芯片安装区域72在行方向和列方向中的任一方向(例如行方向)上对准。
因为芯片安装区域72中的若干芯片安装区域在形成条带的至少一个方向上对准，所以电路基板70可以被称为条带电路基板(这里若干条带STR1-STRn被识别为行，但是条带也可以被认为由若干列芯片安装区域72形成)。
在示例实施方式中，在制造半导体器件的方法中，可以使用电路基板70上的每个芯片安装区域72的位置信息。位置信息可以是X、Y坐标的形式。
如图7所示，每个单独的芯片80可以被附接到电路基板70的对应的芯片安装区域72。每个单独芯片80可以是在从晶片W切割之后如这里描述的半导体器件80'中的对应的一个。条带封装STRP可以形成为包括通过用模制器在电路基板70上模制单独芯片80而获得的模制层。分别与测试分级项目BIN1至BIN3对应的测试分级项目信息78a至78c可以基于芯片安装区域的位置信息用标记器标记在每个单独芯片之上的模制层的表面上。
例如，单独芯片80(80a、80b和80c)可以基于测试分级项目分别附接到电路基板70的芯片安装区域72。
在示例实施方式中，芯片附接器可以具有单独芯片的测试分级项目信息(通过这里描述的晶片级测试获得)以及电路基板70的每个芯片安装区域72的位置信息。例如，芯片附接器可以将具有测试分级项目信息的单独芯片中的每个附接到电路基板70的具有X坐标和Y坐标的对应的芯片安装区域72。因此，条带封装STRP可以包括基于测试分级项目附接并定位在电路基板70中的单独芯片80(80a、80b和80c)。
如图8所示，每个单独芯片80(即单独芯片SLC)可以被附接到对应的芯片安装区域72。为了简洁，图8示出了通过使用焊球台将单独芯片80附接到电路基板70的情况。
具体地，如图8所示，可以形成一行条带封装STRP，其包括通过模制形成在电路基板70的芯片安装区域72上的单独芯片80获得的模制层74。例如，布置成一行条带封装STRP的若干封装P1至P5对应于布置在图7中的电路基板70的第二行中的封装P1至P5。模制层74可以用环氧树脂模制单独芯片80并保护单独芯片80。条带封装STRP可以包括形成在电路基板70的底表面上的外部连接端子，以将单独芯片80与外部设备连接。
此后，如图7所示，可以基于电路基板70的芯片安装区域72的位置信息根据单独芯片在模制层74的表面上标记测试分级项目信息78a至78c。当需要时，单独芯片80的附加信息(例如产品号)可以在每个单独芯片之上的模制层74的表面上标记。
测试分级项目信息78a可以对应于单独芯片80a(其在图5中被示出为半导体器件80a')的测试分级项目BIN1。测试分级项目信息78b可以对应于单独芯片80b(其在图5中被示出为半导体器件80b')的测试分级项目BIN2。测试分级项目信息78c可以对应于单独芯片80c(其在图5中被示出为半导体器件80c')的测试分级项目BIN3。在该示例中，测试分级项目信息78a至78c未在图8中示出，因为图8示出了条带封装STRP的截面。
如图9和图10所示，其中单独芯片80在电路基板70上被封装的条带封装STRP可以通过使用封装锯切装置的锯片SAW被锯切以形成单独封装INP1。例如，单独封装INP1可以包括如图9所示被锯切的单独封装P1'至P5'(其对应于图10中的单独封装P1'至P5')。单独封装INP1可以具有对应于测试分级项目BIN1的测试分级项目信息78a、对应于测试分级项目BIN2的测试分级项目信息78b以及对应于测试分级项目BIN3的测试分级项目信息78c。
图11是在根据示例实施方式的图1和图2的制造半导体器件的方法中依据测试分级项目对单独封装分类的操作的图。图12是在根据示例实施方式的图1和图2的制造半导体器件的方法中测试单独封装的操作的图。
具体地，如以上参照图9和图10所述，单独封装INP1可以具有对应于测试分级项目BIN1的测试分级项目信息78a、对应于测试分级项目BIN2的测试分级项目信息78b以及对应于测试分级项目BIN3的测试分级项目信息78c。
如图11所示，单独封装INP1可以根据测试分级项目分类。例如，单独封装INP1可以根据测试分级项目信息78a、78b和78c分类。结果，单独封装INP1可以分成具有测试分级项目信息78a的第一组单独封装INP1a、具有测试分级项目信息78b的第二组单独封装INP1b以及具有测试分级项目信息78c的第三组单独封装INP1c。
如图12所示，可以测试分别根据测试分级项目BIN1至BIN3分类的第一至第三组单独封装INP1a、INP1b和INP1c。在一个实施方式中，具有测试分级项目BIN1的第一组单独封装INP1a可以由第一封装测试器82a测试，具有测试分级项目BIN2的第二组单独封装INP1b可以由第二封装测试器82b测试，并且具有测试分级项目BIN3的第三组单独封装INP1c可以由第三封装测试器82c测试。在另外的实施方式中，第一至第三组单独封装INP1a至INP1c可以由相同的封装测试器测试。
在一个实施方式中，分类的第一至第三组单独封装INP1a至INP1c可以针对除了测试分级项目之外的电特性测试。因此，通过基于测试分级项目BIN1至BIN3分开并测试第一至第三组单独封装INP1a、INP1b和INP1c，可以简化工艺，并且可以增加半导体器件的可靠性。
图13至图15是根据示例实施方式的制造半导体器件的方法的图。
具体地，图13至图15中所示的制造半导体器件的方法可以与图8至图12中所示的制造半导体器件的方法相同，除了堆叠芯片STC通过在电路基板70上堆叠两个单独芯片80而形成之外。在图13至图15中，与以上描述相同的部分将被简要描述或被省略。
如图13所示，其中多个堆叠芯片STC在电路基板70上被封装的条带封装STRP2被示出。多个堆叠芯片STC可以分别附接到电路基板70的芯片安装区域72。例如，单独芯片80中的两个单独芯片(即堆叠芯片STC)可以被附接到芯片安装区域72。所述两个单独芯片80可以通过使用通路(例如硅通路(TSV))或通过使用导线彼此电连接。
两个单独芯片80可以基于测试分级项目堆叠并附接到一个芯片安装区域72。具有测试分级项目BIN1的一个堆叠芯片中的两个单独芯片80a可以附接到一个芯片安装区域72a，具有测试分级项目BIN2的一个堆叠芯片中的两个单独芯片80b可以附接到另一芯片安装区域72b，具有测试分级项目BIN3的一个堆叠芯片中的两个单独芯片80c可以被附接到又一芯片安装区域72c。
如图14所示，其中单独芯片80在电路基板70上被封装的条带封装STRP2可以被封装锯切装置的锯片SAW锯切以形成单独封装INP2。
单独封装INP2可以根据测试分级项目分类。例如，单独封装INP2可以根据测试分级项目信息78a、78b和78c分类。结果，单独封装INP2可以被分成包括具有对应于测试分级项目BIN1的测试分级项目信息78a的单独芯片80a的第一组单独封装INP2a、包括具有对应于测试分级项目BIN2的测试分级项目信息78b的单独芯片80b的第二组单独封装INP2b、以及包括具有对应于测试分级项目BIN3的测试分级项目信息78c的单独芯片80c的第三组单独封装INP2c。
如图15所示，可以测试分别根据测试分级项目BIN1-BIN3分类的第一至第三组单独封装INP2a、INP2b和INP2c。在一个实施方式中，具有测试分级项目BIN1的第一组单独封装INP2a可以由第一封装测试器82a测试。具有测试分级项目BIN2的第二组单独封装INP2b可以由第二封装测试器82b测试。具有测试分级项目BIN3的第三组单独封装INP2c可以由第三封装测试器82c测试。在另外的实施方式中，第一至第三组单独封装INP2a至INP2c可以由相同的封装测试器测试，其中这样的测试可以包括针对每组单独封装INP2a至INP2c使用不同测试程序。
在一个实施方式中，分类的第一至第三组单独封装INP2a至INP2c可以针对除了测试分级项目之外的电特性测试，并且在晶片级执行的全部或一些测试(如这里所述)可以在由封装测试器测试时避免。因此，通过基于测试分级项目BIN1至BIN3分开和测试第一至第三单独封装INP2a、INP2b和INP2c，可以简化工艺并且可以增加半导体器件的可靠性。
图16A是示出根据示例实施方式的制造半导体器件的方法的半导体制造设备300的示意图。图16B是根据示例实施方式的使用半导体制造设备制造半导体器件的方法的流程图。
首先，如图16A所示，半导体制造设备300可以包括主控制单元84、信息存储单元86、芯片附接器88、模制器(或模制装置)90、标记器(或标记装置)92、封装拣选器94和封装测试器(或封装测试装置)82。半导体制造设备300不限于图16A所示的示例，而是可以包括其它部件。
主控制单元84可以电连接到晶片测试器50。主控制单元84可以通过桥接器(bridge)96从晶片测试器50接收形成在晶片上的芯片的测试分级项目信息。
例如，主控制单元84可以从晶片测试器50接收关于根据测试分级项目分类的多个单独芯片的信息。信息存储单元86可以存储从主控制单元84接收的数据。
主控制单元84可以电连接到信息存储单元86、芯片附接器88、模制器90、标记器92、封装拣选器94和封装测试器82。
主控制单元84可以向信息存储单元86、芯片附接器88、模制器90、标记器92、封装拣选器94和封装测试器82传输电信号并且从其接收电信号。主控制单元84可以从芯片附接器88接收电路基板中的每个芯片安装区域的位置信息，并且基于每个芯片安装区域的位置信息通过标记器92在每个单独芯片的模制层的表面上标记测试分级项目信息。
另外，芯片附接器88、模制器90、标记器92、封装拣选器94和封装测试器82可以通过主控制单元84彼此电连接。因此，芯片附接器88、模制器90、标记器92、封装拣选器94和封装测试器82可以在彼此之间传输和接收电信号。此外，芯片附接工艺到单独封装测试工艺可以通过上述主控制单元84执行。
接着，将描述使用半导体制造设备制造半导体器件的方法。在下文中，通过使用半导体制造设备制造半导体器件的方法将被简要描述，并且与参照图1至图15相同的描述将被简要介绍或被省略。
如图16B所示，制造半导体器件的方法20可以包括：操作S300，通过使用晶片测试器50测试多个芯片并获得根据测试分级项目分类的多个单独芯片；以及操作S310，通过使用芯片附接器88将单独芯片附接到电路基板。
具体地，获得多个单独芯片的操作S300可以包括通过在晶片级使用晶片测试器50测试多个芯片的电特性以及获得根据测试分级项目分类的多个单独芯片。将单独芯片附接到电路基板的操作S310可以包括通过使用芯片附接器88将单独芯片附接到电路基板的多个芯片安装区域。
制造半导体器件的方法20可以包括：形成条带封装，该条带封装包括通过用模制器90模制单独芯片而获得的模制层(S320)；以及用标记器92在每个单独芯片的模制层的表面上标记测试分级项目信息(S330)。
条带封装可以被制造成包括通过用模制器90在电路基板上模制单独芯片而获得的模制层。测试分级项目信息可以基于关于电路基板的芯片安装区域的位置信息用标记器92在每个单独芯片的模制层的表面上标记。
换言之，关于形成在晶片上的芯片的测试分级项目信息可以从上述晶片测试器50接收，并且电路基板的位置信息可以从芯片附接器88接收。此后，测试分级项目信息可以用标记器92在每个单独芯片之上的模制层的表面上标记。
制造半导体器件的方法20可以包括通过使用封装拣选器94形成多个单独封装(S340)以及通过使用封装拣选器94将单独封装安装在测试托盘上(S350)。
条带封装可以通过使用封装拣选器94的锯片SAW按照单独芯片锯切以获得单独封装。单独封装可以通过使用封装拣选器94基于测试分级项目信息分类并且安装在测试托盘上。
制造半导体器件的方法20可以包括通过使用封装测试器82测试单独封装(S360)。根据测试分级项目分类的单独封装可以通过使用封装测试器82测试。
图17是在根据示例实施方式的制造半导体器件的方法中使用的封装拣选器94的一示例的构造图。图18和图19是根据示例实施方式的图17中所示的第二检查模块的操作的示意性侧视图。图20是根据示例实施方式的封装拣选器94的拣选器控制单元的构造的框图。
具体地，在根据实施方式的制造半导体器件的方法中使用的封装拣选器94可以包括封装锯切装置100和封装分类装置200两者。封装锯切装置100可以被配置为锯切条带封装STRP并形成单独封装INP。封装分类装置200可以取决于单独封装INP是否良好并且基于测试分级项目信息对单独封装INP分类，并且将分类的单独封装INP安装在测试托盘220上。封装拣选器94可以连接到拣选器控制单元SOTC，其可以连接到以上参照图16A描述的半导体制造设备300的主控制单元84。
封装锯切装置100可以包括：装载器110，其被配置为支撑其中容纳条带封装STRP的盒并且供应条带封装STRP；锯切模块120，其被配置为切割条带封装STRP并且使条带封装STRP区分开；传送模块130，其被配置为传送条带封装STRP或单独封装INP；以及清洁模块140，其被配置为清洁并干燥单独封装INP。
封装分类装置200可以包括配置为检查单独封装INP的第一检查模块150。封装分类装置200可以用于基于通过使用第一检查模块150检查单独封装INP获得的结果将单独封装INP分类为良好单独封装INP_G和不良单独封装INP_B。
第一检查模块150可以包括：反转单元152，其被配置为支撑单独封装INP使得单独封装INP的第一表面面朝上；第一检查单元154，其被配置为检查支撑在反转单元152上的单独封装INP的第一表面；台156，其被配置为支撑由反转单元152反转的单独封装INP；以及第二检查单元158，其被配置为检查支撑在台156上的单独封装INP的第二表面。
台156可以被配置为能够在反转单元152下方的第一检查位置、第二检查单元158下方的第二检查位置以及用于将检查过的单独封装INP传输到封装传送单元210的传输位置之间移动。然而，第一检查模块150和封装锯切装置100的构造可以被不同地改变，因此，本发明构思不受第一检查模块150和封装锯切装置100的具体构造的限制。
封装分类装置200可以包括包含拾取器212的封装传送单元210，该拾取器212被配置为从其上放置单独封装INP的台156拾取单独封装INP并且传送该单独封装INP。
封装分类装置200可以包括：测试托盘220，其被配置为容纳单独封装INP当中的良好单独封装INP_G；以及容器230，其被配置为容纳单独封装INP当中的不良单独封装INP_B。
封装传送单元210可以被配置为在第一方向(例如X方向)上移动拾取器212以及在第二方向(例如Y方向)上移动拾取器212从而拾取和放置单独封装INP。例如，封装传送单元210可以包括拾取器驱动器214，该拾取器驱动器214被配置为在第一方向和第二方向上移动拾取器212。
拾取器驱动器214可以旋转拾取器212以对准由拾取器212拾取的单独封装INP(具体地，良好单独封装INP_G)。虽然图17示出了提供两个封装传送单元210的情况，但是封装传送单元210的数量可以被不同地改变，因此本发明的构思不受封装传送单元210的数量的限制。
测试托盘220可以位于拾取器212的第一方向移动路径下方，并且具有配置为分别容纳良好单独封装INP_G的多个槽。虽然图17示出了放置两个测试托盘220的情况，但是测试托盘220的数量可以被不同地改变，因此本发明构思不受测试托盘220的数量的限制。
测试托盘220可以被配置为能够在垂直于第一方向的第二方向(例如Y方向)上移动。封装分类装置200可以包括配置为移动测试托盘220的托盘传送单元222。封装分类装置200可以包括配置为容纳测试托盘220的托盘盒224。
封装分类装置200可以包括第二检查模块240，其被配置为检查由拾取器212拾取的良好单独封装INP_G的对准状态、基于测试分级项目信息分类良好单独封装INP_G、并且在测试托盘220上安装分类的良好单独封装INP_G。容器230和232以及第二检查模块240可以位于一个平台250上。容器230和232以及第二检查模块240可以位于拾取器212的移动路径下方以容纳不良单独封装INP_B并观察良好单独封装INP_G。
封装分类装置200可以包括平台驱动器252，平台驱动器252被配置为移动容器230和232以及第二检查模块240，使得容器230和232以及第二检查模块240中的任何一个选择性地位于拾取器212的移动路径下方。容器230和232以及第二检查模块240可以在与拾取器212的移动路径垂直的方向(即Y方向)上设置，并且平台驱动器252可以在X方向上移动平台250。
当良好单独封装INP_G由拾取器212拾取时，平台驱动器252可以移动平台250，使得第二检查模块240位于拾取器212的移动路径下方，如图18所示。因此，第二检查模块240可以检查良好单独封装INP_G的对准状态、基于测试分级项目信息对良好单独封装INP_G分类、并且在测试托盘220上安装分类的良好单独封装INP_G。
第二检查模块240可以捕获由拾取器212拾取的良好单独封装INP_G的图像。拾取器212可以通过使用该图像使良好单独封装INP_G对准，并且允许测试托盘220的槽容纳良好单独封装INP_G。例如，拾取器212可以使良好单独封装INP_G旋转，使得拾取的良好单独封装INP_G精确地容纳在测试托盘220的槽中。此后，良好单独封装INP_G可以被容纳在测试托盘220的槽中。
如图19所示，第二检查模块240可以通过使用拣选器控制单元SOTC的标记识别单元SOT1识别在模制层的表面上标记的良好单独封装INP_G的测试分级项目信息的图像(例如号码或光代码)。此外，拣选器控制单元SOTC的标记识别单元SOT1可以连接到封装拣选单元SOT2，该封装拣选单元SOT2基于测试分级项目信息拣选良好单独封装INP_G，并将拣选的良好单独封装INP_G安装在测试托盘220上。
此外，在良好单独封装INP_G基于测试分级项目信息被安装在测试托盘220上之后，可以通过使用封装拣选器94的拣选器控制单元SOTC中包括的批号分配单元SOT3向基于测试分级项目安装在测试托盘220上的良好单独封装INP_G分配批号。
当由拾取器212拾取的单独封装INP是不良封装INP_B时，平台驱动器252可以移动平台250，使得容器230位于拾取器212的移动路径下方，如图19所示。平台驱动器252可以基于单独封装INP的检查结果来调整容器230和232以及第二检查模块240的位置。因此，当由拾取器212拾取的单独封装INP是不良封装INP_B时，不良封装INP_B可以不被第二检查模块240检查而是容纳在容器230中。
尽管已经参照本发明构思的实施方式具体示出和描述了本发明构思，但是将理解，可以在其中进行在形式和细节上的各种改变而不背离所附权利要求的精神和范围。
本申请要求享有2017年10月18日在韩国知识产权局提交的韩国专利申请第10-2017-0135231号的权益，其公开通过引用全文在此合并。

Claims (20)

1.一种制造半导体封装的方法，所述方法包括：
作为执行管芯电特性拣选(EDS)工艺的结果获得根据测试分级项目分类的多个单独芯片，所述管芯电特性拣选工艺包括在晶片级测试多个芯片的电特性；
在电路基板的对应的芯片安装区域上封装所述单独芯片，并且基于所述芯片安装区域的位置信息形成多个单独封装，所述单独封装的每个具有对应于所述测试分级项目的测试分级项目信息；
基于所述测试分级项目信息根据所述测试分级项目对所述多个单独封装分类；以及
测试根据所述测试分级项目分类的所述单独封装。
2.根据权利要求1所述的方法，其中获得根据所述测试分级项目分类的所述多个单独芯片包括：
在晶片上制造所述多个芯片；以及
在执行所述管芯电特性拣选工艺之后，锯切所述晶片并获得根据所述测试分级项目分类的所述多个单独芯片。
3.根据权利要求1所述的方法，其中所述管芯电特性拣选工艺中使用的所述测试分级项目包括所述单独芯片的电压I/O特性、电流I/O特性、泄漏特性、功能特性和时序特性中的至少一个。
4.根据权利要求1所述的方法，其中形成所述多个单独封装包括：
将所述单独芯片分别附接到所述电路基板的所述多个芯片安装区域；
形成包括通过模制所述单独芯片获得的模制层的条带封装；
基于所述芯片安装区域的位置信息在所述单独芯片的所述模制层的表面上标记所述测试分级项目信息；以及
按照所述单独芯片锯切所述条带封装。
5.根据权利要求4所述的方法，其中根据所述测试分级项目对所述多个单独封装分类包括：
识别在所述单独芯片的所述模制层的所述表面上标记的所述测试分级项目信息；
基于所述识别的测试分级项目信息根据所述测试分级项目拣选所述单独封装，并在测试托盘上安装拣选的所述单独封装；以及
为根据所述测试分级项目安装在所述测试托盘上的所述单独封装分配批号。
6.根据权利要求1所述的方法，其中所述芯片安装区域的所述位置信息是关于所述电路基板的X坐标和Y坐标的信息。
7.根据权利要求1所述的方法，其中形成所述多个单独封装包括：
根据所述测试分级项目，将所述多个单独芯片中的相应的两个或更多个单独芯片分别堆叠在并附接到所述电路基板的多个芯片安装区域上；
形成包括通过模制所述相应的两个或更多个单独芯片获得的模制层的条带封装；
基于所述芯片安装区域的位置信息在所述相应的两个或更多个单独芯片的所述模制层的表面上标记所述测试分级项目信息；以及
按照所述两个或更多个堆叠的单独芯片锯切所述条带封装。
8.根据权利要求7所述的方法，其中根据所述测试分级项目对所述多个单独封装分类包括：
识别在所述两个或更多个堆叠的单独芯片的所述模制层的所述表面上标记的所述测试分级项目信息；
基于所述识别的测试分级项目信息根据所述测试分级项目拣选所述单独封装，并在测试托盘上安装拣选的所述单独封装；以及
为根据所述测试分级项目安装在所述测试托盘上的所述单独封装分配批号。
9.根据权利要求1所述的方法，其中测试分类的所述单独封装包括测试除了所述测试分级项目之外的电特性。
10.一种制造半导体封装的方法，所述方法包括：
执行用于在晶片级测试多个芯片的电特性的管芯电特性拣选(EDS)工艺；
锯切晶片以获得多个单独芯片，所述多个单独芯片通过所述管芯电特性拣选工艺根据测试分级项目分类；
将所述单独芯片分别附接到电路基板的多个芯片安装区域；
形成包括通过模制附接到所述电路基板的所述单独芯片而获得的模制层的条带封装；
基于所述芯片安装区域的位置信息在所述单独芯片的所述模制层的表面上标记对应于所述测试分级项目的测试分级项目信息；
按照所述单独芯片锯切所述条带封装并形成多个单独封装；
通过使用所述测试分级项目信息根据所述测试分级项目对所述单独封装分类；以及
测试根据所述测试分级项目分类的所述单独封装。
11.根据权利要求10所述的方法，其中所述管芯电特性拣选工艺的所述测试分级项目是所述单独芯片的电压I/O特性、电流I/O特性、泄漏特性、功能特性和时序特性中的至少一个。
12.根据权利要求10所述的方法，其中测试分类的所述单独封装包括测试除了所述测试分级项目之外的电特性。
13.根据权利要求10所述的方法，其中将所述单独芯片分别附接到所述电路基板的所述多个芯片安装区域包括基于所述测试分级项目将所述多个单独芯片中的相应的两个或更多个单独芯片分别附接到并堆叠在所述电路基板的所述芯片安装区域上。
14.根据权利要求10所述的方法，其中根据所述测试分级项目对所述单独封装分类包括：
识别在所述单独芯片的所述模制层的所述表面上标记的所述测试分级项目信息；以及
基于所述识别的测试分级项目信息根据所述测试分级项目拣选所述单独封装，并且在测试托盘上安装拣选的所述单独封装。
15.根据权利要求14所述的方法，还包括在将拣选的所述单独封装安装于所述测试托盘上之后将批号分配给安装在所述测试托盘上的所述单独封装。
16.根据权利要求10所述的方法，其中所述芯片安装区域的位置信息是关于所述电路基板的X坐标和Y坐标的信息。
17.一种制造半导体封装的方法，所述方法包括：
通过使用晶片测试器在晶片级测试多个芯片的电特性并获得根据测试分级项目分类的多个单独芯片；
通过使用芯片附接器将所述单独芯片分别附接到电路基板的多个芯片安装区域；
形成包括通过用模制器在所述电路基板上模制所述单独芯片获得的模制层的条带封装；
通过标记器基于所述芯片安装区域的位置信息在所述单独芯片的每个的所述模制层的表面上标记与所述测试分级项目对应的测试分级项目信息；
通过使用封装拣选器按照所述单独芯片锯切所述条带封装并且形成多个单独封装；
通过使用所述封装拣选器根据所述测试分级项目对所述单独封装分类，并且在测试托盘上安装分类的所述单独封装；以及
通过使用封装测试器测试根据所述测试分级项目分类的所述单独封装。
18.根据权利要求17所述的方法，其中根据所述测试分级项目对所述单独封装分类以及在所述测试托盘上安装分类的所述单独封装包括：
通过使用所述封装拣选器的拣选器控制单元中包括的标记识别电路来识别在所述单独芯片的所述模制层的所述表面上标记的所述测试分级项目信息；以及
通过使用所述封装拣选器的所述拣选器控制单元中包括的封装拣选电路根据所述测试分级项目拣选所述单独封装，并在所述测试托盘上安装拣选的所述单独封装。
19.根据权利要求18所述的方法，还包括：
在将拣选的所述单独封装安装于所述测试托盘上之后，通过使用所述封装拣选器的所述拣选器控制单元中包括的批号分配电路将批号分配给基于所述测试分级项目安装在所述测试托盘上的所述单独封装。
20.根据权利要求17所述的方法，其中测试分类的所述单独封装包括测试除了所述测试分级项目之外的电特性。
CN201811080326.4A 2017-10-18 2018-09-17 制造半导体封装的方法 Active CN109686679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170135231A KR102473662B1 (ko) 2017-10-18 2017-10-18 반도체 소자의 제조 방법
KR10-2017-0135231 2017-10-18

Publications (2)

Publication Number Publication Date
CN109686679A true CN109686679A (zh) 2019-04-26
CN109686679B CN109686679B (zh) 2023-11-14

Family

ID=65910329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811080326.4A Active CN109686679B (zh) 2017-10-18 2018-09-17 制造半导体封装的方法

Country Status (5)

Country Link
US (1) US10622231B2 (zh)
JP (1) JP7217127B2 (zh)
KR (1) KR102473662B1 (zh)
CN (1) CN109686679B (zh)
DE (1) DE102018112781A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916523B2 (en) * 2016-11-25 2021-02-09 Vuereal Inc. Microdevice transfer setup and integration of micro-devices into system substrate
US10978530B2 (en) 2016-11-25 2021-04-13 Vuereal Inc. Integration of microdevices into system substrate
US10998352B2 (en) 2016-11-25 2021-05-04 Vuereal Inc. Integration of microdevices into system substrate
DE102019118270B4 (de) * 2019-07-05 2021-10-07 X-Fab Semiconductor Foundries Gmbh Verfahren zur Herstellung von Halbleiterbauelementen zur Ausbeutesteigerung beim Mikrotransferdruck
US11183482B2 (en) * 2019-09-17 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Shift control method in manufacture of semiconductor device
KR20210041656A (ko) 2019-10-07 2021-04-16 삼성전자주식회사 온-다이 미러링 기능을 갖는 메모리 칩 및 그것을 테스트하는 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
US6392427B1 (en) * 1998-12-21 2002-05-21 Kaitech Engineering, Inc. Testing electronic devices
US6483334B1 (en) * 2000-09-28 2002-11-19 United Microelectronics Corp. Method for reliability testing of semiconductor IC
US20030139839A1 (en) * 1997-02-17 2003-07-24 Beffa Raymond J. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US7031791B1 (en) * 2001-02-27 2006-04-18 Cypress Semiconductor Corp. Method and system for a reject management protocol within a back-end integrated circuit manufacturing process
JP2009110053A (ja) * 2007-10-26 2009-05-21 Toshiba Corp メモリシステム
US20130037935A1 (en) * 2011-08-09 2013-02-14 Yan Xun Xue Wafer level package structure and the fabrication method thereof
JP2015076604A (ja) * 2013-10-10 2015-04-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
CN105390467A (zh) * 2014-08-22 2016-03-09 三星电子株式会社 芯片堆叠半导体封装件
KR20160034423A (ko) * 2010-10-04 2016-03-29 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 개별 소자의 역방향 트레이서빌리티 및 순방향 트레이서빌리티를 구비한 반도체 디바이스 및 전자 디바이스
JP2016213430A (ja) * 2015-04-28 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684730A (ja) 1992-08-31 1994-03-25 Fujitsu Ltd 半導体装置の製造方法
KR950010865B1 (ko) 1992-11-27 1995-09-25 금성일렉트론주식회사 공정 데이타 확인/분석이 용이한 반도체 패키지
JPH0736997A (ja) 1993-07-19 1995-02-07 Nec Corp バーコードｉｃ部品ロット管理システム
JP3226780B2 (ja) * 1996-02-27 2001-11-05 東芝マイクロエレクトロニクス株式会社 半導体装置のテストハンドラ
JPH10163281A (ja) * 1996-10-04 1998-06-19 Hitachi Ltd 半導体素子およびその製造方法
US7422962B2 (en) 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
KR101060907B1 (ko) 2009-03-23 2011-08-30 삼성전기주식회사 반도체 패키지의 제조 방법
JP5315186B2 (ja) 2009-09-18 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030139839A1 (en) * 1997-02-17 2003-07-24 Beffa Raymond J. Method of sorting a group of integrated circuit devices for those devices requiring special testing
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
US6392427B1 (en) * 1998-12-21 2002-05-21 Kaitech Engineering, Inc. Testing electronic devices
US6483334B1 (en) * 2000-09-28 2002-11-19 United Microelectronics Corp. Method for reliability testing of semiconductor IC
US7031791B1 (en) * 2001-02-27 2006-04-18 Cypress Semiconductor Corp. Method and system for a reject management protocol within a back-end integrated circuit manufacturing process
JP2009110053A (ja) * 2007-10-26 2009-05-21 Toshiba Corp メモリシステム
KR20160034423A (ko) * 2010-10-04 2016-03-29 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 개별 소자의 역방향 트레이서빌리티 및 순방향 트레이서빌리티를 구비한 반도체 디바이스 및 전자 디바이스
US20130037935A1 (en) * 2011-08-09 2013-02-14 Yan Xun Xue Wafer level package structure and the fabrication method thereof
JP2015076604A (ja) * 2013-10-10 2015-04-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
CN105390467A (zh) * 2014-08-22 2016-03-09 三星电子株式会社 芯片堆叠半导体封装件
JP2016213430A (ja) * 2015-04-28 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびプログラム

Also Published As

Publication number Publication date
KR102473662B1 (ko) 2022-12-02
CN109686679B (zh) 2023-11-14
JP2019074529A (ja) 2019-05-16
KR20190043321A (ko) 2019-04-26
JP7217127B2 (ja) 2023-02-02
US10622231B2 (en) 2020-04-14
DE102018112781A1 (de) 2019-04-18
US20190115235A1 (en) 2019-04-18

Similar Documents

Publication Publication Date Title
CN109686679A (zh) 制造半导体封装的方法
JP4359576B2 (ja) 第２の基板上に第１の基板のチップを配置する方法
US6078845A (en) Apparatus for carrying semiconductor devices
KR101221400B1 (ko) 전자소자 검사 장치, 시스템 및 방법
KR101176858B1 (ko) 인지된 양호한 다이를 산출하기 위한 테스트 방법
CN100545659C (zh) 测试芯片座
US6680213B2 (en) Method and system for fabricating contacts on semiconductor components
JP2009510396A (ja) 個片化されたダイを検査するデバイスおよび方法
CN110046284A (zh) 芯片管理方法和系统
CN108519550A (zh) 集成电路晶圆测试优化方法
CN108807212A (zh) 晶圆测试方法及晶圆测试装置
CN107076782A (zh) 用于探针卡测试的组装装置
US20080188017A1 (en) Method of sorting dies using discrimination region
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
US20160351508A1 (en) Creating Unique Device Identification For Semiconductor Devices
CN104483616A (zh) 晶圆测试芯片状态图的分类方法
CN101821634B (zh) 多部位探针
CN101501510A (zh) 测试单个管芯的装置和方法
US9337111B2 (en) Apparatus and method to attach a wireless communication device into a semiconductor package
CN109073706B (zh) 基片检测装置
CN108414910A (zh) 半导体量产测试中数据标识方法
US6790682B2 (en) Die bonder for die-bonding a semiconductor chip to lead frame and method of producing a semiconductor device using the die bonder
CN100401490C (zh) 重测半导体元件的方法
JPH118328A (ja) 半導体装置およびその製造方法並びにその識別方法
WO2005070178A2 (en) Test result marking of electronic packages

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant