JPH0684730A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0684730A JPH0684730A JP23065392A JP23065392A JPH0684730A JP H0684730 A JPH0684730 A JP H0684730A JP 23065392 A JP23065392 A JP 23065392A JP 23065392 A JP23065392 A JP 23065392A JP H0684730 A JPH0684730 A JP H0684730A
- Authority
- JP
- Japan
- Prior art keywords
- unique information
- semiconductor chip
- package
- memory area
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【目的】 半導体チップの製造履歴に係わる個別の固有
情報をパッケージに表示する半導体装置の製造方法に関
し、固有情報が定まってから表示するまでの管理が簡素
であり、然も、間違いのない固有情報の表示を行い得る
方法の提供を目的とする。 【構成】 半導体チップにメモリ領域を設けて〔（１）
〜（２）〕、該半導体チップの製造段階で該メモリ領域
に前記固有情報を書き込み〔（３）〕、該半導体チップ
をパッケージング〔（５）〕した後に、該固有情報を該
メモリ領域から読み取って当該パッケージに表示する
〔（６）〕ように構成する。
情報をパッケージに表示する半導体装置の製造方法に関
し、固有情報が定まってから表示するまでの管理が簡素
であり、然も、間違いのない固有情報の表示を行い得る
方法の提供を目的とする。 【構成】 半導体チップにメモリ領域を設けて〔（１）
〜（２）〕、該半導体チップの製造段階で該メモリ領域
に前記固有情報を書き込み〔（３）〕、該半導体チップ
をパッケージング〔（５）〕した後に、該固有情報を該
メモリ領域から読み取って当該パッケージに表示する
〔（６）〕ように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップの製造履
歴に係わる個別の固有情報をパッケージに表示する半導
体装置の形成方法に関する。
歴に係わる個別の固有情報をパッケージに表示する半導
体装置の形成方法に関する。
【０００２】半導体装置の中の特定品種では、半導体チ
ップの製造履歴を示すウエーハＮo.やチップアドレス
（ウエーハ内の位置）など、半導体チップの製造に係わ
る個別の固有情報をパッケージに捺印表示している。こ
の表示は間違いのないよう正確に行う必要がある。
ップの製造履歴を示すウエーハＮo.やチップアドレス
（ウエーハ内の位置）など、半導体チップの製造に係わ
る個別の固有情報をパッケージに捺印表示している。こ
の表示は間違いのないよう正確に行う必要がある。
【０００３】
【従来の技術】上記ウエーハＮo.やチップアドレスなど
の固有情報をパッケージに捺印表示するためには、ウエ
ーハからチップを切り出したときに個々のチップ毎に定
まっている固有情報を、多数の工程を経過させた後の捺
印工程でパッケージに表示する必要がある。
の固有情報をパッケージに捺印表示するためには、ウエ
ーハからチップを切り出したときに個々のチップ毎に定
まっている固有情報を、多数の工程を経過させた後の捺
印工程でパッケージに表示する必要がある。
【０００４】従来は、個々のチップに関して上記固有情
報を対応付けながら工程を進めるという管理を、捺印工
程に至るまでの諸工程毎に行って実現している。
報を対応付けながら工程を進めるという管理を、捺印工
程に至るまでの諸工程毎に行って実現している。
【０００５】
【発明が解決しようとする課題】このため、上記従来の
方法では、捺印工程に至るまでの管理が非常に煩雑であ
る問題があり、また、その間にチップと上記固有情報と
の対応を取り違えてパッケージへの表示に間違いを起こ
す恐れがある。
方法では、捺印工程に至るまでの管理が非常に煩雑であ
る問題があり、また、その間にチップと上記固有情報と
の対応を取り違えてパッケージへの表示に間違いを起こ
す恐れがある。
【０００６】本発明は、半導体チップの製造履歴に係わ
る個別の固有情報をパッケージに表示する半導体装置の
製造方法に関し、固有情報が定まってから表示するまで
の管理が簡素であり、然も、間違いのない固有情報の表
示を行い得る方法の提供を目的とする。
る個別の固有情報をパッケージに表示する半導体装置の
製造方法に関し、固有情報が定まってから表示するまで
の管理が簡素であり、然も、間違いのない固有情報の表
示を行い得る方法の提供を目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置の製造方法は、半導体チッ
プの製造履歴に係わる個別の固有情報をパッケージに表
示するに際して、前記半導体チップにメモリ領域を設け
て該半導体チップの製造段階で該メモリ領域に前記固有
情報を書き込み、該半導体チップをパッケージングした
後に、該固有情報を該メモリ領域から読み取って当該パ
ッケージに表示することを特徴としている。
に、本発明による半導体装置の製造方法は、半導体チッ
プの製造履歴に係わる個別の固有情報をパッケージに表
示するに際して、前記半導体チップにメモリ領域を設け
て該半導体チップの製造段階で該メモリ領域に前記固有
情報を書き込み、該半導体チップをパッケージングした
後に、該固有情報を該メモリ領域から読み取って当該パ
ッケージに表示することを特徴としている。
【０００８】
【作用】上記固有情報を上記メモリ領域に書き込むこと
により、上記表示するべき固有情報は、その表示を行う
捺印工程において該メモリ領域から読み取ることができ
る。然も、この固有情報の書込みは、半導体チップの製
造段階で行う。従って、半導体チップを製造してから捺
印工程に至るまでに多数の工程を経過させるとしても、
それらの工程において半導体チップと固有情報を対応付
ける管理を必要としない。
により、上記表示するべき固有情報は、その表示を行う
捺印工程において該メモリ領域から読み取ることができ
る。然も、この固有情報の書込みは、半導体チップの製
造段階で行う。従って、半導体チップを製造してから捺
印工程に至るまでに多数の工程を経過させるとしても、
それらの工程において半導体チップと固有情報を対応付
ける管理を必要としない。
【０００９】このことにより、固有情報が定まってから
その固有情報をパッケージに表示するまでの管理が簡素
であり、然も間違いのない固有情報の表示を行うことが
できるようになる。
その固有情報をパッケージに表示するまでの管理が簡素
であり、然も間違いのない固有情報の表示を行うことが
できるようになる。
【００１０】
【実施例】以下本発明の実施例について図１及び図２を
用いて説明する。図１は実施例のフローチャート、図２
は実施例における表示の捺印工程を示す構成図、であ
る。
用いて説明する。図１は実施例のフローチャート、図２
は実施例における表示の捺印工程を示す構成図、であ
る。
【００１１】図１において、先ず、半導体チップの設計
（１）は追加のメモリ領域を設ける。このメモリは書込
み可能なＲＯＭにする。そして、この半導体チップを製
造するようにウエーハプロセス（２）を進める。続い
て、プローブ試験（３）の際に個々の半導体チップの固
有情報をそれぞれの上記メモリ領域に書き込む。この固
有情報は先に述べたウエーハＮo.やチップアドレスなど
である。その後、半導体チップの切り出し（４）により
ウエーハから個々の半導体チップを切り出す。
（１）は追加のメモリ領域を設ける。このメモリは書込
み可能なＲＯＭにする。そして、この半導体チップを製
造するようにウエーハプロセス（２）を進める。続い
て、プローブ試験（３）の際に個々の半導体チップの固
有情報をそれぞれの上記メモリ領域に書き込む。この固
有情報は先に述べたウエーハＮo.やチップアドレスなど
である。その後、半導体チップの切り出し（４）により
ウエーハから個々の半導体チップを切り出す。
【００１２】この半導体チップを用いて、パッケージン
グなど（５）の工程により捺印表示前のパッケージを備
えた半導体装置を形成する。そして、パッケージへの捺
印（６）の際に、後述する図２のようにして固有情報の
読み取りと表示を行う。その後は、残りの工程（７）を
経て半導体装置を完成する。
グなど（５）の工程により捺印表示前のパッケージを備
えた半導体装置を形成する。そして、パッケージへの捺
印（６）の際に、後述する図２のようにして固有情報の
読み取りと表示を行う。その後は、残りの工程（７）を
経て半導体装置を完成する。
【００１３】図２において、同図は図１（５）の工程で
形成した半導体装置１のパッケージに対しレーザー捺印
装置２により所要の表示を行うところを示す。レーザ捺
印装置２は捺印文字書き込み制御装置３によって制御さ
れる。実施例では、この捺印工程の中で上記固有情報の
表示を行う。このため、記憶読み出し装置４が、半導体
装置１の先に述べたメモリ領域から半導体チップの固有
情報を読み出し、そのデータを捺印文字書き込み制御装
置３に送っている。
形成した半導体装置１のパッケージに対しレーザー捺印
装置２により所要の表示を行うところを示す。レーザ捺
印装置２は捺印文字書き込み制御装置３によって制御さ
れる。実施例では、この捺印工程の中で上記固有情報の
表示を行う。このため、記憶読み出し装置４が、半導体
装置１の先に述べたメモリ領域から半導体チップの固有
情報を読み出し、そのデータを捺印文字書き込み制御装
置３に送っている。
【００１４】上述のように、パッケージに表示する半導
体チップの固有情報は、その表示を行う捺印工程で捺印
対称としている半導体装置１から読み出すので、従来行
っていた半導体チップと固有情報を対応付ける管理が不
要であり、然も固有情報の表示に間違いを起こすことが
ない。
体チップの固有情報は、その表示を行う捺印工程で捺印
対称としている半導体装置１から読み出すので、従来行
っていた半導体チップと固有情報を対応付ける管理が不
要であり、然も固有情報の表示に間違いを起こすことが
ない。
【００１５】
【発明の効果】以上説明したように本発明によれば、半
導体チップの製造履歴に係わる個別の固有情報をパッケ
ージに表示する半導体装置の製造方法に関し、固有情報
が定まってから表示するまでの管理が簡素であり、然も
間違いのない固有情報の表示を行い得る方法が提供され
て、当該半導体装置の製造における管理の簡素化を可能
にさせ、然も、当該表示の間違いを無くさせる効果があ
る。
導体チップの製造履歴に係わる個別の固有情報をパッケ
ージに表示する半導体装置の製造方法に関し、固有情報
が定まってから表示するまでの管理が簡素であり、然も
間違いのない固有情報の表示を行い得る方法が提供され
て、当該半導体装置の製造における管理の簡素化を可能
にさせ、然も、当該表示の間違いを無くさせる効果があ
る。
【図１】 実施例のフローチャート
【図２】 実施例における表示の捺印工程を示す構成図
（１）〜（７） 処理ステップ １ 半導体装置 ２ レーザー捺印装置 ３ 捺印文字書き込み制御装置 ４ 記憶読み出し装置
Claims (1)
- 【請求項１】 半導体チップの製造履歴に係わる個別の
固有情報をパッケージに表示するに際して、 前記半導体チップにメモリ領域を設けて該半導体チップ
の製造段階で該メモリ領域に前記固有情報を書き込み、 該半導体チップをパッケージングした後に、該固有情報
を該メモリ領域から読み取って当該パッケージに表示す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23065392A JPH0684730A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23065392A JPH0684730A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684730A true JPH0684730A (ja) | 1994-03-25 |
Family
ID=16911176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23065392A Withdrawn JPH0684730A (ja) | 1992-08-31 | 1992-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684730A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1126333A (ja) * | 1997-06-27 | 1999-01-29 | Oki Electric Ind Co Ltd | 半導体装置及びその情報管理システム |
| JP2003178940A (ja) * | 2002-10-02 | 2003-06-27 | Oki Electric Ind Co Ltd | 工程管理システム及び工程管理方法 |
| US6598217B1 (en) | 2000-02-18 | 2003-07-22 | Mitsubishi Denki Kabushiki Kaisha | Method of mounting fabrication-historical data for semiconductor device, and semiconductor device fabricated by such a method |
| JP2007059948A (ja) * | 2006-11-27 | 2007-03-08 | Oki Electric Ind Co Ltd | 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。 |
| KR100839003B1 (ko) * | 1997-05-15 | 2008-06-18 | 마이크론 테크놀로지 인코포레이티드 | 집적 회로 식별 방법 및 장치 |
| US10622231B2 (en) | 2017-10-18 | 2020-04-14 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor package |
-
1992
- 1992-08-31 JP JP23065392A patent/JPH0684730A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839003B1 (ko) * | 1997-05-15 | 2008-06-18 | 마이크론 테크놀로지 인코포레이티드 | 집적 회로 식별 방법 및 장치 |
| JPH1126333A (ja) * | 1997-06-27 | 1999-01-29 | Oki Electric Ind Co Ltd | 半導体装置及びその情報管理システム |
| US7299973B2 (en) | 1997-06-27 | 2007-11-27 | Oki Electric Industry Co., Ltd. | Semiconductor device and an information management system therefor |
| US7503479B2 (en) | 1997-06-27 | 2009-03-17 | Oki Electric Industry Co., Ltd. | Semiconductor device and an information management system therefor |
| US7832648B2 (en) | 1997-06-27 | 2010-11-16 | Oki Semiconductor Co., Ltd. | Semiconductor device and an information management system therefor |
| US6598217B1 (en) | 2000-02-18 | 2003-07-22 | Mitsubishi Denki Kabushiki Kaisha | Method of mounting fabrication-historical data for semiconductor device, and semiconductor device fabricated by such a method |
| JP2003178940A (ja) * | 2002-10-02 | 2003-06-27 | Oki Electric Ind Co Ltd | 工程管理システム及び工程管理方法 |
| JP2007059948A (ja) * | 2006-11-27 | 2007-03-08 | Oki Electric Ind Co Ltd | 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。 |
| US10622231B2 (en) | 2017-10-18 | 2020-04-14 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010012597A (ko) | 집적 회로 식별 방법 및 장치 | |
| CN110176420A (zh) | 一种芯片map坐标标记方法、装置和封装芯片 | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JPH09320911A (ja) | 被識別機能付き半導体基板 | |
| JPH0684730A (ja) | 半導体装置の製造方法 | |
| JPS6047745B2 (ja) | 半導体装置の試験方法 | |
| JPH07335510A (ja) | 半導体装置およびその識別子付与方法およびその不良解析方法 | |
| JPH0658925B2 (ja) | 集積回路試験装置 | |
| JP2006196159A (ja) | 個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するマルチチップパッケージ | |
| JPS5925307B2 (ja) | 記憶装置 | |
| JPH0574878A (ja) | ウエーハの試験方法 | |
| JP4127930B2 (ja) | 半導体装置及びその製造方法並びにその製造装置 | |
| JPS59136942A (ja) | 良品チツプ選別装置 | |
| JPH05198465A (ja) | 半導体ウエハおよび半導体集積回路装置の製造方法 | |
| KR910002829B1 (ko) | 반도체장치 | |
| JPH04352397A (ja) | パッケージ製造履歴管理方式 | |
| JPH01194331A (ja) | マーキングによるダイボンディング方法 | |
| JP2007165389A (ja) | チップトレース装置及び方法 | |
| JP2000195238A (ja) | 媒体容量事前確認装置及び媒体容量事前確認方法 | |
| JPH0750233A (ja) | 半導体チップ | |
| JPS63239863A (ja) | マスクｒｏｍの製造方法 | |
| JPH04285798A (ja) | 半導体メモリの製造方法 | |
| JPH0336644A (ja) | メモリ制御方式 | |
| JP2523007B2 (ja) | カ―ド読み書き装置のチェック方法 | |
| JPH07307257A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |