JPH07307257A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07307257A JPH07307257A JP6097177A JP9717794A JPH07307257A JP H07307257 A JPH07307257 A JP H07307257A JP 6097177 A JP6097177 A JP 6097177A JP 9717794 A JP9717794 A JP 9717794A JP H07307257 A JPH07307257 A JP H07307257A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing information
- semiconductor device
- manufacturing
- semiconductor
- recorded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】半導体装置のトレーサビリティを確保すること
により、製品不良時の早期の原因究明を図り、迅速に製
造上の問題点を解決すること。 【構成】メモリチップ１に、製造情報が記録される製造
情報記録用ヒューズ４を設け、プローブ検査後に、ビッ
ト救済用ヒューズ３を切断する際に、同工程で製造情報
記録用ヒューズ４を切断することで、ロット番号等の製
造情報を記録する。 【効果】半導体チップに製造情報が記録された領域を設
け、その製造情報を外部導出リードから電気的に読み出
し可能としたことにより、半導体装置の製造工程内及び
顧客出荷後のトレーサビリティを向上させることができ
る。従って、市場や顧客先での半導体装置の不良発生時
に、製造工程へのフィードバックの早期化を図ることが
できるとともに、半導体装置の来歴調査の労力も低減さ
せることができるものである。
により、製品不良時の早期の原因究明を図り、迅速に製
造上の問題点を解決すること。 【構成】メモリチップ１に、製造情報が記録される製造
情報記録用ヒューズ４を設け、プローブ検査後に、ビッ
ト救済用ヒューズ３を切断する際に、同工程で製造情報
記録用ヒューズ４を切断することで、ロット番号等の製
造情報を記録する。 【効果】半導体チップに製造情報が記録された領域を設
け、その製造情報を外部導出リードから電気的に読み出
し可能としたことにより、半導体装置の製造工程内及び
顧客出荷後のトレーサビリティを向上させることができ
る。従って、市場や顧客先での半導体装置の不良発生時
に、製造工程へのフィードバックの早期化を図ることが
できるとともに、半導体装置の来歴調査の労力も低減さ
せることができるものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体製造分野に関す
るものであり、特に、半導体装置の製造情報の表示に利
用して有効なものである。
るものであり、特に、半導体装置の製造情報の表示に利
用して有効なものである。
【０００２】
【従来の技術】従来から、半導体製品に不良が生じた場
合、半導体製品のパッケージに捺印されたマークからそ
の来歴を追い、半導体製品の製造上に有する不良の原因
を解明している。図７に、半導体パッケージのマーキン
グ形態を示す。パッケージ１９に捺印されたマークに
は、製造の年週コード２１、製品型名２２、工場コード
等の管理コード２３が表示される。尚、半導体パッケー
ジに識別文字等をマーキングする方法については、例え
ば、特開平５−２９１４１７号公報等に記載されてい
る。
合、半導体製品のパッケージに捺印されたマークからそ
の来歴を追い、半導体製品の製造上に有する不良の原因
を解明している。図７に、半導体パッケージのマーキン
グ形態を示す。パッケージ１９に捺印されたマークに
は、製造の年週コード２１、製品型名２２、工場コード
等の管理コード２３が表示される。尚、半導体パッケー
ジに識別文字等をマーキングする方法については、例え
ば、特開平５−２９１４１７号公報等に記載されてい
る。
【０００３】
【発明が解決しようとする課題】しかし、上記のような
製造の年週コード２１、管理コード２３には、製造の日
時までは表示されていない。従って、メーカーで製造さ
れる半導体装置は、顧客出荷時の製品管理、あるいは出
荷後の品質を管理するための、トレーサビリティ（来歴
追跡性）を確保するためにロット番号が付与されてい
る。製造日時等の詳細な製造情報については、このロッ
ト番号で追跡可能としている。ロット番号は、一般的に
はウエハ単位でレーザーマーキングされており、ダイシ
ング工程後以降はチップの個々のロット番号は不明とな
る。従って、現状はダイシング工程後、伝票にロット番
号を記載して管理する方法が用いられている。
製造の年週コード２１、管理コード２３には、製造の日
時までは表示されていない。従って、メーカーで製造さ
れる半導体装置は、顧客出荷時の製品管理、あるいは出
荷後の品質を管理するための、トレーサビリティ（来歴
追跡性）を確保するためにロット番号が付与されてい
る。製造日時等の詳細な製造情報については、このロッ
ト番号で追跡可能としている。ロット番号は、一般的に
はウエハ単位でレーザーマーキングされており、ダイシ
ング工程後以降はチップの個々のロット番号は不明とな
る。従って、現状はダイシング工程後、伝票にロット番
号を記載して管理する方法が用いられている。
【０００４】しかしながら、ロット番号を伝票で管理す
る方法では、管理できるのは顧客への出荷前までであ
り、出荷時に製品と伝票とを分離してしまうため、顧客
への出荷後は製品のロット番号が不明となってしまい、
トレーサビリティが低下してしまう。このため、顧客や
市場での不良発生時などに正確な原因解明や対象品の範
囲特定ができなくなる恐れがある。また、例えば、特開
平５−２９１４１７号公報に記載されているような、パ
ッケージ表面に識別文字を表示する方法では、パッケー
ジの表示面積が限られているため、ロット番号までは表
示できない。
る方法では、管理できるのは顧客への出荷前までであ
り、出荷時に製品と伝票とを分離してしまうため、顧客
への出荷後は製品のロット番号が不明となってしまい、
トレーサビリティが低下してしまう。このため、顧客や
市場での不良発生時などに正確な原因解明や対象品の範
囲特定ができなくなる恐れがある。また、例えば、特開
平５−２９１４１７号公報に記載されているような、パ
ッケージ表面に識別文字を表示する方法では、パッケー
ジの表示面積が限られているため、ロット番号までは表
示できない。
【０００５】そこで本発明の目的は、半導体装置のトレ
ーサビリティを確保することにより、製品不良時の早期
の原因究明を図り、迅速に製造上の問題点を解決するこ
とにある。
ーサビリティを確保することにより、製品不良時の早期
の原因究明を図り、迅速に製造上の問題点を解決するこ
とにある。
【０００６】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、半導体チップに、製造情報
が記録される領域を設け、その製造情報は、外部導出用
リードから電気的に読み出し可能とするものである。
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、半導体チップに、製造情報
が記録される領域を設け、その製造情報は、外部導出用
リードから電気的に読み出し可能とするものである。
【０００８】
【作用】上記手段によると、半導体装置の製造工程内及
び顧客出荷後のトレーサビリティを向上させることがで
きる。従って、市場や顧客先での半導体装置の不良発生
時に、製造工程へのフィードバックの早期化を図ること
ができるとともに、半導体装置の来歴調査の労力も低減
させることができる。
び顧客出荷後のトレーサビリティを向上させることがで
きる。従って、市場や顧客先での半導体装置の不良発生
時に、製造工程へのフィードバックの早期化を図ること
ができるとともに、半導体装置の来歴調査の労力も低減
させることができる。
【０００９】
【実施例１】以下、本発明の一実施例を、半導体記憶装
置に用いた例について説明する。
置に用いた例について説明する。
【００１０】半導体記憶装置には、随時書き込み、読み
出しが可能な記憶装置（ＲＡＭ）と、読み出し専用の記
憶装置（ＲＯＭ）があり、ＲＡＭは、ＤＲＡＭ、ＳＲＡ
Ｍ、その他専用メモリに分けられ、また、ＲＯＭは、マ
スクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フ
ラッシュメモリに分けられる。これらの半導体記憶装置
には、ウエハ処理工程によってプログラムされるマスク
ＲＯＭを除き、不良ビットを救済するための救済ビット
が設けられている。この不良ビットを救済ビットに置き
換える方法として、ヒューズ切断方式が用いられてい
る。尚、ビット救済は、プローブ検査後に実施される。
出しが可能な記憶装置（ＲＡＭ）と、読み出し専用の記
憶装置（ＲＯＭ）があり、ＲＡＭは、ＤＲＡＭ、ＳＲＡ
Ｍ、その他専用メモリに分けられ、また、ＲＯＭは、マ
スクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フ
ラッシュメモリに分けられる。これらの半導体記憶装置
には、ウエハ処理工程によってプログラムされるマスク
ＲＯＭを除き、不良ビットを救済するための救済ビット
が設けられている。この不良ビットを救済ビットに置き
換える方法として、ヒューズ切断方式が用いられてい
る。尚、ビット救済は、プローブ検査後に実施される。
【００１１】図１は、メモリチップのチップレイアウト
の一例を示す図である。メモリチップ１は、メモリマッ
ト２、電極パッド４、図示しない周辺回路を有してお
り、ビット救済用ヒューズ３は、例えばメモリマット２
の周縁付近に設けられている。本実施例では、ロット番
号等の製造情報を記録するための情報記録ヒューズ領域
４を設けている。ビット救済用ヒューズ３及び製造情報
記録用ヒューズ４は、例えば多結晶シリコン、あるいは
アルミニウムやタングステン等の配線材料からなる複数
のヒューズから構成され、これらのヒューズは製造工程
上他の配線と同時に形成する。製造情報は、これらのヒ
ューズを切断することにより記録される。
の一例を示す図である。メモリチップ１は、メモリマッ
ト２、電極パッド４、図示しない周辺回路を有してお
り、ビット救済用ヒューズ３は、例えばメモリマット２
の周縁付近に設けられている。本実施例では、ロット番
号等の製造情報を記録するための情報記録ヒューズ領域
４を設けている。ビット救済用ヒューズ３及び製造情報
記録用ヒューズ４は、例えば多結晶シリコン、あるいは
アルミニウムやタングステン等の配線材料からなる複数
のヒューズから構成され、これらのヒューズは製造工程
上他の配線と同時に形成する。製造情報は、これらのヒ
ューズを切断することにより記録される。
【００１２】次に、製造情報記録用ヒューズ４への記録
方法について説明する。図２は半導体記憶装置の製造フ
ロー図である。ウエハ製造工程によって完成した半導体
ウエハは、プローブ検査において、個々のチップにつき
その電気的特性を測定される。メモリチップ１の場合
は、全ビットのメモリセルが正常に動作するかどうかが
チェックされる。その結果、全ビット正常の場合、すな
わち「救済不要」の場合は、製造情報記録用ヒューズ４
をビット救済用ヒューズ３の熔断に用いるレーザー等の
手段で熔断することにより、製造情報を記録する。不良
ビットがある場合、すなわち「救済要」の場合は、ビッ
ト救済用ヒューズ３を、レーザー等の手段を用いて熔断
することにより、不良ビットを救済ビットに置き換え
る。また、この時点で同じ手段を用いて、製造情報記録
用ヒューズ４を熔断し、製造情報を記録する。ビット救
済されたメモリチップは、再度プローブ検査でチェック
され、まだ不良ビットがある場合は、不良製品として処
理される。
方法について説明する。図２は半導体記憶装置の製造フ
ロー図である。ウエハ製造工程によって完成した半導体
ウエハは、プローブ検査において、個々のチップにつき
その電気的特性を測定される。メモリチップ１の場合
は、全ビットのメモリセルが正常に動作するかどうかが
チェックされる。その結果、全ビット正常の場合、すな
わち「救済不要」の場合は、製造情報記録用ヒューズ４
をビット救済用ヒューズ３の熔断に用いるレーザー等の
手段で熔断することにより、製造情報を記録する。不良
ビットがある場合、すなわち「救済要」の場合は、ビッ
ト救済用ヒューズ３を、レーザー等の手段を用いて熔断
することにより、不良ビットを救済ビットに置き換え
る。また、この時点で同じ手段を用いて、製造情報記録
用ヒューズ４を熔断し、製造情報を記録する。ビット救
済されたメモリチップは、再度プローブ検査でチェック
され、まだ不良ビットがある場合は、不良製品として処
理される。
【００１３】個々のチップに製造情報が記録された半導
体ウエハは、その後ダイシング、ダイボンディング、ワ
イヤボンディング等の組立工程、及び、封止、切断成
形、マーキング等の工程を経て、個々の半導体記憶装置
が完成する。それぞれの半導体記憶装置は、最終テスト
され、その結果良品となったものが出荷される。
体ウエハは、その後ダイシング、ダイボンディング、ワ
イヤボンディング等の組立工程、及び、封止、切断成
形、マーキング等の工程を経て、個々の半導体記憶装置
が完成する。それぞれの半導体記憶装置は、最終テスト
され、その結果良品となったものが出荷される。
【００１４】次に、チップに記録された製造情報の読み
出し方法について説明する。図３に、製造情報の読み出
し回路の概略を示す。製造情報を読み出す場合は、入力
パッドから読み出し信号を入力する。製造情報は、通常
の電圧で読み出されないように、読み出し電圧を高く設
定している。このため、読み出しスイッチには高電圧で
作動するＭＯＳトランジスタ６を用いている。このＭＯ
Ｓトランジスタ６のゲート絶縁膜には、例えば素子分離
用のフィールド酸化膜（ＬＯＣＯＳ）を用いる。高電圧
の読み出し信号を印加することにより、ＭＯＳトランジ
スタ６がＯＮ状態となり、読み出し回路４ａが作動する
ことにより、出力パッド２ｂから、製造情報記録用ヒュ
ーズ４に記憶されたロット番号等の製造情報が出力され
る。
出し方法について説明する。図３に、製造情報の読み出
し回路の概略を示す。製造情報を読み出す場合は、入力
パッドから読み出し信号を入力する。製造情報は、通常
の電圧で読み出されないように、読み出し電圧を高く設
定している。このため、読み出しスイッチには高電圧で
作動するＭＯＳトランジスタ６を用いている。このＭＯ
Ｓトランジスタ６のゲート絶縁膜には、例えば素子分離
用のフィールド酸化膜（ＬＯＣＯＳ）を用いる。高電圧
の読み出し信号を印加することにより、ＭＯＳトランジ
スタ６がＯＮ状態となり、読み出し回路４ａが作動する
ことにより、出力パッド２ｂから、製造情報記録用ヒュ
ーズ４に記憶されたロット番号等の製造情報が出力され
る。
【００１５】上記の読み出し方法の他には、例えば、読
み出し信号の動作タイミングを変更することにより、製
造情報のみを読み出すことができる。図４（ａ）の表
は、通常データの読み出し時（Read）、スタンバイ時
（Standby）、データ書き込み時（Write）、製造情報読
み出し時（ID Read）の、チップセレクト入力ピン（／
ＣＥ）、出力イネーブル入力ピン（／ＯＥ）、書き込み
イネーブル入力ピン（／ＷＥ）の信号状態の一例を示し
た表、（ｂ）は、製造情報読み出し時（ID Read）及び
通常データの読み出し時（Read）のタイミング波形を示
す図である。製造情報読み出し時（ID Read）の信号状
態は、通常データの読み出し時（Read）及びデータ書き
込み時（Write）の信号状態と異なる組合せに設定すれ
ばよく、例えば、／ＣＥがＶIL、／ＯＥがＶIL、／ＷＥ
がＶILというように設定すると、他の状態と重ならずに
製造情報を読み出すことが可能である。
み出し信号の動作タイミングを変更することにより、製
造情報のみを読み出すことができる。図４（ａ）の表
は、通常データの読み出し時（Read）、スタンバイ時
（Standby）、データ書き込み時（Write）、製造情報読
み出し時（ID Read）の、チップセレクト入力ピン（／
ＣＥ）、出力イネーブル入力ピン（／ＯＥ）、書き込み
イネーブル入力ピン（／ＷＥ）の信号状態の一例を示し
た表、（ｂ）は、製造情報読み出し時（ID Read）及び
通常データの読み出し時（Read）のタイミング波形を示
す図である。製造情報読み出し時（ID Read）の信号状
態は、通常データの読み出し時（Read）及びデータ書き
込み時（Write）の信号状態と異なる組合せに設定すれ
ばよく、例えば、／ＣＥがＶIL、／ＯＥがＶIL、／ＷＥ
がＶILというように設定すると、他の状態と重ならずに
製造情報を読み出すことが可能である。
【００１６】
【実施例２】本実施例では、製造情報が記録される媒体
として、電気的に書き込み可能な不揮発性メモリである
プログラマブルＲＯＭ（以下、ＰＲＯＭ）を用いた例に
ついて説明する。図５は、ＰＲＯＭを内蔵したマイクロ
コンピュータ８のブロックレイアウト図である。マイク
ロコンピュータ８は、ＣＰＵ９、ＲＡＭ１０、ＰＲＯＭ
１１等の機能モジュールから構成されている。本実施例
では、マイクロコンピュータ８の周縁部に、製造情報記
録用ＰＲＯＭ１３を設けている。製造情報記録用ＰＲＯ
Ｍ１３は、製造工程上ＰＲＯＭ１１と同時に形成され、
ロット番号等の製造情報は、プローブ検査時に、電極パ
ッド１２から電気的に記憶される。製造情報の読み出し
は、上記実施例１と同様に、図３の高電圧の読み出し信
号を入力する方法（製造情報記録用ヒューズ４を製造情
報記録用ＰＲＯＭ１３と置き換える）、あるいはチップ
セレクト入力ピン（／ＣＥ）、出力イネーブル入力ピン
（／ＯＥ）、書き込みイネーブル入力ピン（／ＷＥ）の
信号状態の組合せによる読み出し方法を用いることがで
きる。
として、電気的に書き込み可能な不揮発性メモリである
プログラマブルＲＯＭ（以下、ＰＲＯＭ）を用いた例に
ついて説明する。図５は、ＰＲＯＭを内蔵したマイクロ
コンピュータ８のブロックレイアウト図である。マイク
ロコンピュータ８は、ＣＰＵ９、ＲＡＭ１０、ＰＲＯＭ
１１等の機能モジュールから構成されている。本実施例
では、マイクロコンピュータ８の周縁部に、製造情報記
録用ＰＲＯＭ１３を設けている。製造情報記録用ＰＲＯ
Ｍ１３は、製造工程上ＰＲＯＭ１１と同時に形成され、
ロット番号等の製造情報は、プローブ検査時に、電極パ
ッド１２から電気的に記憶される。製造情報の読み出し
は、上記実施例１と同様に、図３の高電圧の読み出し信
号を入力する方法（製造情報記録用ヒューズ４を製造情
報記録用ＰＲＯＭ１３と置き換える）、あるいはチップ
セレクト入力ピン（／ＣＥ）、出力イネーブル入力ピン
（／ＯＥ）、書き込みイネーブル入力ピン（／ＷＥ）の
信号状態の組合せによる読み出し方法を用いることがで
きる。
【００１７】図６は、ＰＲＯＭを内蔵したマイクロコン
ピュータ１４のＰＲＯＭモジュールの一部を製造情報記
録用領域として設定した例を示す図である。製造情報記
録用領域１７ａは、ＰＲＯＭモジュール１７の特定の番
地を製造情報記録用として設定すればよく、読み出し回
路で、その番地を読み出す信号の電圧のみを高く設定す
ることにより、通常の読み出し回路と区別すればよい。
この方法によると、製造情報を記録するために必要な記
憶容量は、それほど多くは必要としないため、ＰＲＯＭ
モジュール１７の面積をほとんど増加させずに製造情報
記録用領域を設けることができる。
ピュータ１４のＰＲＯＭモジュールの一部を製造情報記
録用領域として設定した例を示す図である。製造情報記
録用領域１７ａは、ＰＲＯＭモジュール１７の特定の番
地を製造情報記録用として設定すればよく、読み出し回
路で、その番地を読み出す信号の電圧のみを高く設定す
ることにより、通常の読み出し回路と区別すればよい。
この方法によると、製造情報を記録するために必要な記
憶容量は、それほど多くは必要としないため、ＰＲＯＭ
モジュール１７の面積をほとんど増加させずに製造情報
記録用領域を設けることができる。
【００１８】以上、ＰＲＯＭ内臓のマイクロコンピュー
タを例に本発明を説明したが、例えばＥＰＲＯＭ、ＥＥ
ＰＲＯＭ、フラッシュメモリ等、他の電気的に書き込み
可能な不揮発性メモリが内蔵されていても同様に本発明
を実施できる。また、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラ
ッシュメモリ等の不揮発性の半導体記憶装置、あるい
は、不揮発性メモリが構成可能なゲートアレイ等のＡＳ
ＩＣ−ＬＳＩにも容易に適用できる。
タを例に本発明を説明したが、例えばＥＰＲＯＭ、ＥＥ
ＰＲＯＭ、フラッシュメモリ等、他の電気的に書き込み
可能な不揮発性メモリが内蔵されていても同様に本発明
を実施できる。また、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラ
ッシュメモリ等の不揮発性の半導体記憶装置、あるい
は、不揮発性メモリが構成可能なゲートアレイ等のＡＳ
ＩＣ−ＬＳＩにも容易に適用できる。
【００１９】以下、本発明の作用効果を説明する。
【００２０】（１）半導体チップに製造情報が記録され
た領域を設け、その製造情報を外部導出リードから電気
的に読み出し可能としたことにより、半導体装置の製造
工程内及び顧客出荷後のトレーサビリティを向上させる
ことができる。従って、市場や顧客先での半導体装置の
不良発生時に、製造工程へのフィードバックの早期化を
図ることができるとともに、半導体装置の来歴調査の労
力も低減させることができる。
た領域を設け、その製造情報を外部導出リードから電気
的に読み出し可能としたことにより、半導体装置の製造
工程内及び顧客出荷後のトレーサビリティを向上させる
ことができる。従って、市場や顧客先での半導体装置の
不良発生時に、製造工程へのフィードバックの早期化を
図ることができるとともに、半導体装置の来歴調査の労
力も低減させることができる。
【００２１】（２）製造情報が記録される領域を、複数
のヒューズで構成することにより、ビット救済のための
ヒューズを形成する工程と同工程で形成することができ
る。
のヒューズで構成することにより、ビット救済のための
ヒューズを形成する工程と同工程で形成することができ
る。
【００２２】（３）製造情報が記録される領域を、電気
的に書き込み可能な複数の不揮発性のメモリセルから構
成することにより、半導体チップ内で面積をほとんど増
加させずに情報記録領域を設けることができる。
的に書き込み可能な複数の不揮発性のメモリセルから構
成することにより、半導体チップ内で面積をほとんど増
加させずに情報記録領域を設けることができる。
【００２３】（４）製造情報として、ウエハロット番号
又は組立てロット番号を記録することにより、顧客出荷
後でも製造日時等の詳細な来歴を追跡することができ
る。
又は組立てロット番号を記録することにより、顧客出荷
後でも製造日時等の詳細な来歴を追跡することができ
る。
【００２４】（５）製造情報を、外部導出リードから電
気的に書き込み可能とすることにより、半導体装置の組
立後に組立ロット番号を記録することができる。
気的に書き込み可能とすることにより、半導体装置の組
立後に組立ロット番号を記録することができる。
【００２５】（６）製造情報を複数のヒューズを熔断し
て記録することにより、プローブ検査後のビット救済の
ためのヒューズ切断と同工程で製造情報を記録すること
ができる。
て記録することにより、プローブ検査後のビット救済の
ためのヒューズ切断と同工程で製造情報を記録すること
ができる。
【００２６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００２７】すなわち、半導体チップに製造情報が記録
された領域を設け、その製造情報を外部導出リードから
電気的に読み出し可能としたことにより、半導体装置の
製造工程内及び顧客出荷後のトレーサビリティを向上さ
せることができる。従って、市場や顧客先での半導体装
置の不良発生時に、製造工程へのフィードバックの早期
化を図ることができるとともに、半導体装置の来歴調査
の労力も低減させることができるものである。
された領域を設け、その製造情報を外部導出リードから
電気的に読み出し可能としたことにより、半導体装置の
製造工程内及び顧客出荷後のトレーサビリティを向上さ
せることができる。従って、市場や顧客先での半導体装
置の不良発生時に、製造工程へのフィードバックの早期
化を図ることができるとともに、半導体装置の来歴調査
の労力も低減させることができるものである。
【００２８】
【図１】本発明の一実施例であるメモリチップのチップ
レイアウトの一例を示す図である。
レイアウトの一例を示す図である。
【図２】本発明の一実施例である半導体記憶装置の製造
フロー図である。
フロー図である。
【図３】本発明の一実施例である製造情報の読み出し回
路の概略を示す図である。
路の概略を示す図である。
【図４】（ａ）は、本発明の一実施例である製造情報の
読み出し方法の、通常データの読み出し時（Read）、ス
タンバイ時（Standby）、データ書き込み時（Write）、
製造情報読み出し時（ID Read）の、チップセレクト入
力ピン（／ＣＥ）、出力イネーブル入力ピン（／Ｏ
Ｅ）、書き込みイネーブル入力ピン（／ＷＥ）の信号状
態の一例を示した表、（ｂ）は、製造情報読み出し時
（ID Read）及び通常データの読み出し時（Read）のタ
イミング波形を示す図である。
読み出し方法の、通常データの読み出し時（Read）、ス
タンバイ時（Standby）、データ書き込み時（Write）、
製造情報読み出し時（ID Read）の、チップセレクト入
力ピン（／ＣＥ）、出力イネーブル入力ピン（／Ｏ
Ｅ）、書き込みイネーブル入力ピン（／ＷＥ）の信号状
態の一例を示した表、（ｂ）は、製造情報読み出し時
（ID Read）及び通常データの読み出し時（Read）のタ
イミング波形を示す図である。
【図５】本発明の他の実施例であるＰＲＯＭを内蔵した
マイクロコンピュータ８のブロックレイアウト図であ
る。
マイクロコンピュータ８のブロックレイアウト図であ
る。
【図６】本発明の他の実施例である製造情報記録領域を
設けたＰＲＯＭを内蔵したマイクロコンピュータ８のブ
ロックレイアウト図である。
設けたＰＲＯＭを内蔵したマイクロコンピュータ８のブ
ロックレイアウト図である。
【図７】従来の半導体パッケージのマーキング形態を示
す図である。
す図である。
１……メモリチップ，２……電極パッド，２ａ……入力
電極，２ｂ……出力電極，３……ビット救済用ヒューズ
領域，４……製造情報記録用ヒューズ，４ａ……読み出
し回路，５……メモリマット，６……寄生ＭＯＳトラン
ジスタ，７……入力初段，８……マイクロコンピュータ
チップ，９……ＣＰＵ，１０……ＲＡＭ，１１……ＰＲ
ＯＭ，１２……電極パッド，１３……製造情報記録用Ｐ
ＲＯＭ，１４……マイクロコンピュータチップ，１５…
…ＣＰＵ，１６……ＲＡＭ，１７……ＰＲＯＭ，１７ａ
……製造情報記録領域，１８……電極パッド，１９……
パッケージ，２０……外部導出リード，２１……年週コ
ード，２２……製品型名，２３……管理コード，
電極，２ｂ……出力電極，３……ビット救済用ヒューズ
領域，４……製造情報記録用ヒューズ，４ａ……読み出
し回路，５……メモリマット，６……寄生ＭＯＳトラン
ジスタ，７……入力初段，８……マイクロコンピュータ
チップ，９……ＣＰＵ，１０……ＲＡＭ，１１……ＰＲ
ＯＭ，１２……電極パッド，１３……製造情報記録用Ｐ
ＲＯＭ，１４……マイクロコンピュータチップ，１５…
…ＣＰＵ，１６……ＲＡＭ，１７……ＰＲＯＭ，１７ａ
……製造情報記録領域，１８……電極パッド，１９……
パッケージ，２０……外部導出リード，２１……年週コ
ード，２２……製品型名，２３……管理コード，
Claims (6)
- 【請求項１】半導体チップと、該半導体チップに形成さ
れた外部接続用電極に接続された外部導出リードとから
なる半導体装置であって、前記半導体チップには、製造
情報が記録される領域を有し、前記製造情報は、前記外
部導出リードから電気的に読み出し可能であることを特
徴とする半導体装置。 - 【請求項２】前記製造情報が記録される領域は、複数の
ヒューズからなることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】前記製造情報が記録される領域は、複数の
不揮発性のメモリセルからなることを特徴とする請求項
１記載の半導体装置。 - 【請求項４】前記製造情報は、ウエハロット番号又は組
立てロット番号であることを特徴とする請求項１乃至３
のいずれか１項に記載の半導体装置。 - 【請求項５】前記製造情報は、前記外部導出リードから
電気的に書き込み可能であることを特徴とする請求項３
又は４記載の半導体装置。 - 【請求項６】前記製造情報を、前記複数のヒューズを溶
断することにより記録することを特徴とする請求項２又
は４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6097177A JPH07307257A (ja) | 1994-05-11 | 1994-05-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6097177A JPH07307257A (ja) | 1994-05-11 | 1994-05-11 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307257A true JPH07307257A (ja) | 1995-11-21 |
Family
ID=14185309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6097177A Pending JPH07307257A (ja) | 1994-05-11 | 1994-05-11 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07307257A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980053655A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 메모리 장치 |
| US10254333B2 (en) | 2015-01-14 | 2019-04-09 | Samsung Electronics Co., Ltd. | Method of generating quality affecting factor for semiconductor manufacturing process and generating system for the same |
-
1994
- 1994-05-11 JP JP6097177A patent/JPH07307257A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980053655A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 메모리 장치 |
| US10254333B2 (en) | 2015-01-14 | 2019-04-09 | Samsung Electronics Co., Ltd. | Method of generating quality affecting factor for semiconductor manufacturing process and generating system for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294812A (en) | Semiconductor device having identification region for carrying out failure analysis | |
| US5294776A (en) | Method of burning in a semiconductor device | |
| US6018686A (en) | Electrically imprinting a semiconductor die with identifying information | |
| JP3353602B2 (ja) | 半導体装置の試験方法 | |
| KR20040004105A (ko) | 집적 회로, 집적 회로의 제조 프로세스 및 집적 회로에대한 테스트 프로세스 | |
| US5056061A (en) | Circuit for encoding identification information on circuit dice using fet capacitors | |
| US6228666B1 (en) | Method of testing integrated circuit including a DRAM | |
| US20030037277A1 (en) | Semiconductor device | |
| JP3294811B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH07307257A (ja) | 半導体装置及びその製造方法 | |
| US11769562B2 (en) | Semiconductor device including an electronic fuse control circuit | |
| US11935605B2 (en) | Method for preparing semiconductor device including an electronic fuse control circuit | |
| JP2006196159A (ja) | 個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するマルチチップパッケージ | |
| JPH0580824B2 (ja) | ||
| JP4073552B2 (ja) | 半導体装置 | |
| US10483213B2 (en) | Die identification by optically reading selectively blowable fuse elements | |
| JP4950037B2 (ja) | 半導体装置、データの読み出し方法及び半導体装置の製造方法 | |
| JP3805188B2 (ja) | 複合メモリモジュールおよびその選別方法 | |
| US6963513B2 (en) | Fabrication method of semiconductor device | |
| JP4030775B2 (ja) | 半導体記憶回路および半導体装置、ならびに半導体装置の製造方法 | |
| JPH0548625B2 (ja) | ||
| JP2003124365A (ja) | 半導体集積回路チップ管理情報付与方法、半導体集積回路チップ管理情報管理方法、半導体集積回路チップ管理情報付与装置および管理情報を有する半導体集積回路チップ | |
| JPH07230698A (ja) | 半導体装置及びその検査装置 | |
| JP2009021398A (ja) | 半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法 | |
| KR20070054011A (ko) | 시그네이쳐 아이디 회로를 포함하는 반도체 메모리 칩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050913 |