JPS6047745B2 - 半導体装置の試験方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の試験方法に関する。

本発明の試験方法は半導体装置一般に適用可能てある
が、超ＬＳＩ（大規模集積回路）に応用して特に好適て
ある。１の超Ｌｉチップを形成する場合、その回路機能
が２以上に及ぶことがあり、複一数種類の回路機能モジ
ュールを合体して１の超［Ｉチップを得ることが多い。

さらに、該１の超［Ｉチップの製造上の歩留りを向上す
べく、前記 複数種類の回路機能モジュールの各々につ
いて同一構成のモジュールを２個以上同時に形成してお
き、全ての該モジュールについて試験を行なつて良品の
モジュールのみを判別抽出し、この良品のモジュール間
で選択配線し１の赴↓５１を得るということが行なわれ
ている。 いずれにせよ、１のウェーハ上にはそれぞれ
固有の回路機能モジュールを備えた複数種類の単位回路
領域（以下半導体チップと称する）が多数個・形成され
るので、該半導体チップの種類を見分けさらにその各々
について性能を検査するという一連の試験が必要である
。

従来この一連の試験を行なうには、マーキングパターン
法を用いるのが通例であつた。すなわち、各半導体チッ
プの電極に対して測定用パッドを予め形成付加し、該測
定用パッドを通して例えば測定電圧レベルの種類に応じ
て、先ず半導体チップの種類を見分ける。その後、半導
体の種類のそれぞれに予め準備されたテストプログラム
を実行し、品位のランクを個々の半導体チップに記載す
る。この記載は、いわゆる刻印によりなされる。例えば
、半導体チップの余白にマーキングパッドを複数個形成
しておき、品位のランクを例えばバイナリ−コードで刻
印する。この場合、前記のマーキングパッド上の刻印は
光学的な処理で判読される。 上述した従来の試験方法
では、先ず、測定用パッドを通して得た例えば電圧レベ
ルの違いにより半導体チップの種類を見極め、半導体チ
ップの種類に固有のテストプログラムを実行して、品位
のランク付けを機械的に行ない（刻印をする）、さらに
これを光学的に読み取るという煩雑なプロセスが必要で
あり、試験用の測定装置も多種類である。

従つて本発明の目的は、極めて単純な操作でしかも単純
な測定装置のみで実行可能な半導体装置の試験方法を提
供することである。

上記目的に従い本発明は、半導体チップ（単位回路領域
）の一部に書込み・読出し可能な数ビットのメモリ例え
ばＰ−ＲＯＭ（プログラマブルリードオンリーメモリ）
を予め形成し、半導体チップの種類を判別するに際して
は１のアドレス領域においてこれを読出し可能なメモリ
として使用し、半導体チップの品位をランク付けしこれ
を記録するに際しては他のアドレス領域においてこれを
書き込み可能なメモリをして使用することを特徴とする
ものである。

第１図は従来の、半導体装置の試験方法を説明するため
の図であり、本図において１１は１の回路機能モジュー
ルを構成する半導体チップであり、半導体チップ１１の
中央部に半導体回路パターン１２が形成される。

半導体回路パターン１２がいかなる種類の回路機能モジ
ュールであるかを判別し、さらにその判別された回路機
能モジュールに固有の性能試験をするため、測定用バッ
ド１３が設けられる。これら測定用バッド１３はモジュ
ール電極の延長である。測定用バッド１３の一部は、回
路機能モジュール判別のために、例えば所定の電圧を出
力する端子として機能し、この結果回路機能モジュール
の種類が判別される。この判別された種類に対応するテ
ストプログラムが準備されており、測定用バッド１３の
他の一部を用いてそのテストプログラムが実行される。
このテスト結果による品位のランク付けが半導体チップ
１１の一部に記録される。この記録のために設けられた
のが刻印バッド１４であり、品位のランクがバイナリー
のパターンで刻印される。勿論、この刻印のための刻印
装置が必要である。かくして刻印された半導体チップ１
１は次の工程で光学読み取り手段に案内され、該刻印が
光学的に読み出され、ウェーハ・マップ・データとして
記録媒体に記録される。このウエーノいマップ●データ
は、例えば電子ビームプロセスを用いた。マスタースラ
イス方式の製造方法を実施するまで重要なデータとなる
。上述した従来の方法では、回路機能モジュールの種類
判別と品位ランク付けの刻印ならびに刻印されたマーク
の読取りが個別の工程で且つ個別の測定装置を用いて行
なわれるため、操作が煩雑でしかも非能率である。

そこで本発明は、従来の煩雑な工程と多数の測定装置を
大幅に簡素化し、単純な操作で能率的な試験を行なう方
法を提案する。このため、本発明は半導体チップ１１内
の一部例えは半導体回路パターン１２内若しくは半導体
回路パターン１２外の余白部に書込み・読出し可能な数
ビットのメモリを設けることとする。後者のケースにつ
いて図解したのが第２図である。本図では１つの半導体
チップ（単位回路領域）のみを図示してあるが、本発明
はチップに分割する前のウェーハ状態での試験に適用す
るものであることは勿論である。なお、第２図において
第１図と同一の構成要素については同一の参照番号を付
して示す。第２図において、２１が本発明により挿入さ
れたメモリであり、例えば２ビットのアドレス入力端子
２２−１および２２−２と入出力端子２３を有する。メ
モリ２１の駆動電源は半導体回路パターン１２のそれと
共用している。２ビットのアドレス入力端子により７通
りのアドレス領域が指定される。

１のアドレス領域は回路機能モジュールを表示する領域
であり、当該１のアドレス領域を指定することにより、
入出力端子２３にモジュールの種類の判別を表示せしめ
ることができる。

この判別表示は１のテスタにおける判別表示レンジより
検知される。さらに測定用バッド１３を通してテストプ
ログラムを実行し、品位のランク付けが決定されたとき
、前記１のテスタにおける書込みレンジを通し、前記ア
ドレス領域のうちの他のアドレス領域にその品位のラン
ク付けが書き込まれる。さらにまた、品位のランク付け
を前記ウェーハ●マップ●データとして記録媒体に記録
するに際し、前記１のテスタにおける読出し試験により
、当該他のアドレス領域に書き込んだ品位のランク付け
データを読出すことができる。このように本発明に基づ
くメモリ２１の使用により、１のテスタを半導体チップ
に係合させたままで、全てを電気的に処理し得る。なお
、従来の刻印バッド１４（第１図）がアドレス入力端子
と入力端子に置き換えられたもの考えることができる。
従つてメモリ２１だけ、本発明により余分に付加された
ことになるが、これが半導体チップ１１上に占めるスペ
ース的な割合は極めて微小であると共に、本来の半導体
回路パターン１２の製造プロセスと同時に形成可能であ
るので、半導体チップの製造には負担とならない。以上
説明したように本発明によれば、従来に比して極めて単
純な操作で且つ単純な測定装置のみて実行可能な半導体
装置の試験方法が実現される。

【図面の簡単な説明】

第１図は従来の、半導体装置の試験方法を説明するため
の図、第２図は本発明に基づく、半導体装置の試験方法
を説明するための図である。

Claims (1)

【特許請求の範囲】
1. １ それぞれに固有の回路機能モジュールを備えた複数
   種の単位回路領域を多数有してなる半導体ウェハにおい
   て、前記単位回路領域が有する固有の前記回路機能モジ
   ュールの種類を判別する工程と、判別した該回路機能モ
   ジュールの種類に応じたテストを実行しそのテスト結果
   を前記単位回路領域の一部に記録する工程とを含んでな
   る試験方法であつて、前記単位回路領域の一部に、書込
   み・読出し可能な数ビットのメモリを設け、該メモリは
   数ビットのアドレス入力端子および入出力端子を具備し
   、前記数ビットのアドレス入力端子により指定される前
   記メモリ内の１のアドレス領域から前記回路機能モジュ
   ールの種類を表示する出力を前記出力端子より得、一方
   前記数ビットのアドレス入力端子により指定される前記
   メモリ内の他のアドレス領域に対し、前記テスト結果を
   書込むようにしたことを特徴とする半導体装置の試験方
   法。