JPS58106842A - 半導体装置の検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体基板およびその処理方法に関する。

半導体装置の信頼性の向上、コスト低減化のために、最
近では半導体製造工程と検査工程あるいは組立工程はそ
れぞれ環境・労゛働力の確保・労働考の適性および人件
費等を考慮して、異なった地域１国で行なわれつつある
。

検査工程の終った半導体基板は通常インクジェット方式
によるマーキングによし不良半導体チップの識別をして
、次の工程である組立工程を行なう工場へ出荷される。

ところがインクジェット方式を用いた場合、半導体基板
を各半導体チップに分割するだめのダイシング工程にお
いてマーキングが洗い流されることがある。また半導体
基板上に水・溶剤等が付着しているとマーキングの自動
検出が困難になるなどの欠点が生じる。

組立工程の自動化のためには、検査工程の結果を記憶し
た磁気テープを用いることも考えられるが、半導体基板
と共に磁気テープも組立工場へ出荷せねばならず、また
輸送途中での記憶データの消失が問題となる。特に最近
のように組立工場が海外などのように遠距離となる程、
輸送運賃・データ消失が問題となる。また磁気テープで
検査結果が半導体基板と共に送られてきた場合、磁気テ
ープには複数の半導体基板の検査結果が収納されている
ため、磁気テープと半導体基板が１対１に対応しておら
ず、取り扱い上のミスも頻繁に発生する。

本発明は上記従来の欠点に鑑みてなされたものであり、
検査結果を記憶し、および記憶した検査結果を読み出す
だめの専用記憶回路を設けた半導体基板およびその処理
方法を提供するものであり、結果輸送途中あるいは工程
中での記憶した検査結果データの消失がなく、シかも検
査工程あるいは組立工程での自動化が容易で、また取り
扱い上のミスも発生しなくなる効果がある。

本発明の半導体基板は検査結果を記憶し、および記憶し
た検査結果を読み出すだめの専用記憶回路を所定の領域
に設けたものであり、本発明の半導体基板の処理方法は
読み出された検査結果に基すいて前記半導体基板にチッ
プ分割あるいは組み立てなどの処理を施すものである。

以下本発明を実施例を用いて詳細に説明する。

第１図、第２図、第３図、および第４図は本発明の半導
体基板およびその処理方法の第１の実施例を示す図であ
り、第１図はマスク合わせ工程、第２図は検査工程、第
３図は組立工程、第４図は半導体基板上に形成された検
査結果を記憶し、また読み出すための記憶回路をそれぞ
れ示している。

まず第１図のマスク合わせ工程について説明する。酸化
等の半導体処理の施された半導体基板にレジストを塗布
後、縮小投影露光方式マスクアライナ−１を用いてマス
ク合わせ工程に進む。マスク合わせ工程ではまず始めの
チップにおいて、そのチップの良・不良の判別を行なう
。良・不良の判別はマスクアライナ−１に接続された記
憶装置２にそのチップの番地として記憶されている。記
憶装置から読み出してきた良、不良の判別が良であれば
、マスクアライナ−１によりそのチップにアライメント
操作および露光処理を施し次のチップへ移る。これと反
対にもしそのチップが不良であればアライメント操作、
露光処理を行なわずにそのチップを飛び越して次のチッ
プへ移る。前記マスク合わせ工程が第１回目のマスク合
わせ工程であれば、前記記憶装置２には良、不良の判別
が記憶（入力）されていないため、全チップを良と判別
して露光処理を行なう。この場合アライメントキーが半
導体基板上に形成されていないため、アライメント操作
は不要となる。以下、上記良・不良の判別、アライメン
ト操作および露光処理を各チップに順次節こしていって
マスク合わせ工程を終了する。

マスク合わせ工程終了後、半導体基板に現像処理を施し
パターンを形成する。パターンの形成された半導体基板
は次にパターン検査装置３によるパターン検査へと進む
。パターン検査ではまず始めのチップの良、不良の判別
を前記記憶装置よりの出力により行なう。そのチップの
判別がもし不良であれば良、不良の識別を行なわずに次
のチップへ進み、反対に良であれば、上記マスク合わせ
工程で形成されたパターンをマスクパターンと比較し、
そのチップのパターンの良・不良の識別を行なう。上記
チップのパターンがパターン形成不良と判断された場合
、そのチップの番地を前記記憶装置２に入力し、不良と
して記憶する。また良と判断された場合は次のチップへ
進む。

以下同様に上記良、不良の判別、良・不良の識別および
不良の認識を各チップに順次行なって、パターン検査を
終了する。

パターン検査終了後、半導体基板はエツチング。

酸化等の次の半導体処理工程へ進む。以下同様に第１図
に示したマスク合わせ工程およびパターン検査を複数回
繰り返して半導体基板上の各チップに半導体装置が形成
される。半導体装置が複数個形成された半導体基板は次
に各チップの半導体装置の検査工程に進む。第２図の検
査工程に示しているように、半導体装置の形成された半
導体基板をテスター４に設置し、まず始めのチップの良
。

不良の判別を記憶装置より読み出した不良チップの番地
出力に照らし合わせて行なう。そのチップが不良であれ
ば電気特性の検査は行なわずに次のチップへ進む。その
チップが良であれば電気特性の検査を行ない、検査結果
が良であれば次のチップへ、検査結果が不良であればそ
のチップの番地を前記記憶装置に入力し不良として記憶
した後、次のチップへ進む。

以下同様な検査工程を各チップに順次節していき検査工
程を終了する。検査工程終了後、半導体基板上の所定の
領域に形成された記憶回路に前記記憶装置２に記憶され
ている検査結果を入力し、検査結果を前記記憶回路に記
憶する。

第４図は本実施例に用いた前記記憶回路を示したもので
あり、本実施例では前記記憶回路をヒユーズＲＯＭによ
り構成し、不良の半導体チップに対応する番地のダイオ
ード１の金属配線を溶断することにより、検査結果を記
憶した。

半導体基板上の所定の領域に形成された記憶回路に検査
結果を記憶した後、半導体基板は組立工程の行なわれる
工場へたとえば航空便などにより輸送される。組立工程
の行なわれる工場で、組立工程妃先立ってまず前記記憶
回路に配憶されている検査結果を組立装置に接続されて
いる記憶装置に読み出し、収納する。

引き続いて第３図の組立工程に示しているように半導体
基板をチ、ツブ状に分割し、続いて半導体装置の形成さ
れている各半導体チップに記憶装置に収納・記憶した検
査結果に従って良・不良の判別を施し、検査結果が良で
あるチップのみ順次取り出して組立を行なう。

以上の実施例において、半導体基板上に形成された記憶
回路に検査工程終了後に検査結果を入力、記憶したが、
第１図のパターン検査終了後に前記記憶回路にパターン
検査結果を入力・記憶することも可能である。このよう
にすることにより、第１図ないし第３図に示した各工程
をそれぞれ異なった地域・工場で行なうことも可能とな
る。々お上記実施例で記憶回路としてヒユーズＲＯＭを
を用いたが、浮遊ゲー）ＭＯＳあるいはＭＮＯＳ等の不
揮発生メモリを用いることも可能である。

第６図は半導体チップ内に半導体装置および検査結果を
記憶する記憶回路の形成された半導体基板を示す図であ
る。１ｏは半導体基板、１２は半導体装置の形成された
半導体チップ、１３は前記半導体装置の外部取出し用電
極、１４はたとえば第３図に示したヒユーズＲＯＭから
なる前記記憶回路の形成された半導体チップ、１６は前
記記憶回路の外部取出し用電極である。

半導体装置の電気特性検査は通常複数のプローブ針を各
取出し用電極１３に接触させて行なわれる。電気特性の
検査が終ると、各プローブ針の位置関係はそのままで、
半導体基板を下方に動かしてプローブ針と取出し用電極
１３を離し、半導体基板をＸ軸あるいはＹ軸方向に次の
検査すべき半導体チッ、プの位置まで移動して、半導体
基板を上方に動かしてプローブ針を前記検査すべき半導
体チップの外部取出し用電極に接触させる。

以下同様の操作を繰り返して半導体装置の電気特性検査
を順次行なう。

半導体装置の電気特性検査が終了すると、検査結果は半
導体チップ１４の記憶回路に入力され、記憶される。第
６図に示されているように、前記半導体チップ１４は半
導体装置の形成されている半導体チップ１２と略同−の
チップ寸法となっている。また前記半導体チップ１４の
外部取出し用電極１６は前記半導体チップ１２の外部取
出し用電極１３と略同−の電極位置関係にある。

従って半導体装置の電気特性検査が終了して、検査結果
を半導体チップ４の記憶回路に入力する際も、半導体基
板１ｏのＸ軸あるいけＹ軸までの移動距離は改めて設定
し直す必要がなく、またプローブ針の位置関係も新たに
設定する必要がない。

さらに記憶回路の形成されてい・る半導体チップ１４は
、電気特性検査工程の終端部の位置に配置されているた
め、検査終了後連続動作で検査結果を記憶回路に入力で
きる。

以上の様に記憶回路の形成されている半導体チノブのチ
ップ寸法および外部取出し用電極位置を半導体装置の形
成されている半導体チップのチップ寸法および外部取出
し用電極位置と略同−に、また半導体チップ１４を半導
体基板１０の電気特性検査工程の終端部の位置に配置す
ることにより、スループットの向上が図れ、また自動化
が容易となる。

なお、輸送途中での記憶回路に記憶された検査結果の消
失あるいは記憶回路の製造不良などを考慮して記憶回路
を複数設けても良い。１個の半導体チップ内に複数の記
憶回路を設けることも、また第５図に示すように記憶回
路を形成した半導体チップを複数チップ設けることも可
能である。

またプローブ針が直接半導体基板あるいは前記基板上の
酸化硅素膜などに接触すると、プローブ針の先端が傷み
易いので、プローブ針の先端を保護するために、記憶回
路の形成されている半導体チップ４の外部取出し用電極
１６を、半導体装置の形成されている半導体チップ２の
外部取出し用電極３と同数になるように、ダミーの外部
取出し用電極を設けることも効果的である。

以上述べたように本発明の半導体基板は、所定の領域に
検査結果を記憶し、および記憶した検査結果を読み出す
ための記憶回路を設けたものであり、その処理方法はそ
の検査結果を用いて半導体基板に処理を施すものであり
、前記記憶回路にパターン検査結果あるいけ電気特性検
査結果などを収納、記憶して、次工程の行なわれる工場
へ同半導体基板と共に輸送することにより、半導体基板
の輸送コストがかさむことなく輸送途中および工程中で
の検査結果の記憶データが消失することもない。

また記憶回路への検査結果のデータ入力あるいは読み出
しが自動で行なわれるので、検査工程あるいは組立工程
で自動化が可能となる。さらに半導体基板と検査結果の
データが１対１に対応するので取り扱い上のミスも発生
しない等の利点があり、工業上極めて有用なものである
。

【図面の簡単な説明】

第１図は本発明の一実施例における半導体基板の処理方
法を示すマスク合わせ工程図、第２図は同方法における
検査工程図、第３図は同方法における組立工程図、第４
図は本発明の半導体基板上に形成された記憶回路の一実
施例を示す図、第６図は本発明の一実施例における半導
体基板を示す図である。 １０・・・・・・半導体基板、１２・・・・・・半導体
装置の形成された半導体チップ、１３．１５・・・・・
・外部取出゛し用電極、１４・・・・・・記憶回路の形
成された半導体チップ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第　
１　日 ＠２ｉ１ １３ＶｉＡ

Claims (1)

1. 【特許請求の範囲】 （１）複数の半導体装置と、前記半導体装置の検査結果
   を記憶し前記検査結果を読み出し可能な記憶回路とを有
   することを特徴とする半導体基板。 （２）記憶回路の電極位置が複数の半導体装置の電極位
   置と略同−の位置関係にあることを特徴とする特許請求
   の範！！！！第１項記載の半導体基板。 （３）記憶回路が複数の半導体装置と略同−のチップ寸
   法であることを特徴とする特許請求の範囲第１項記載の
   半導体基板。 （４）記憶回路が順次検査される複数の半導体装置の検
   査工程の終端部の位置に配置してなることを特徴とする
   特許請求の範囲第１項記載の半導体基板。 （６）複数の半導体装置の検査結果を記憶回路に記憶し
   、前記記憶回路に記憶された前記複数の半導体装置の検
   査結果を外部の記憶装置に読み出し、読み出された前記
   検査結果を用いて前記半導体基板に処理を施すことを特
   徴とする半導体基板の処理方法。