JPS6152571B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の検査方法に関する。

半導体装置の信頼性の向上・コスト低減化のた
めに、最近では半導体製造工程と検査工程あるい
は組立工程はそれぞれ環境・労働力の確保・労働
者の適性および人件費等を考慮して、異なつた地
域・国で行なわれつつある。

検査工程の終つた半導体基板は通常インクジエ
ツト方式によるマーキングにより不良半導体チツ
プの識別をして、次の工程である組立工程を行な
う工場へ出荷される。ところがインクジエツト方
式を用いた場合、半導体基板を各半導体チツプに
分割するためのダイシング工程においてマーキン
グが洗い流されることがある。また半導体基板上
に水・溶剤等が付着しているとマーキングの自動
検出が困難になるなどの欠点が生じる。

組立工程の自動化のためには、検査工程の結果
を記憶した磁気テープを用いることも考えられる
が、半導体基板と共に磁気テープを組立工場へ出
荷せねばならず、また輸送途中での記憶データの
消失が問題となる。特に最近のように組立工場が
海外などのように遠距離となる程、輸送運賃・デ
ータ消失が問題となる。また磁気テープで検査結
果が半導体基板と共に送られてした場合、磁気テ
ープには複数の半導体基板の検査結果が収納され
ているため、磁気テープと半導体基板が１対１に
対応しておらず、取り扱い上のミスも頻繁に発生
する。

本発明は上記従来の欠点に鑑みてなされたもの
であり、半導体装置の形成された複数の第１の半
導体チツプと、検査結果を記憶し、および記憶し
た検査結果を読み出すための専用回路を有する第
２の半導体チツプを設けた半導体基板において、
半導体装置の検査方法を提供するものであり、結
果輸送途中あるいは工程中での記憶した検査結果
データの消失がなく、しかも検査工程あるいは組
立工程での自動化容易で、また取り扱い上のミス
も発生しなくなる効果がある。

本発明に用いられる半導体基板は検査結果を記
憶し、および記憶した検査結果を読み出すための
専用記憶回路を第２の半導体チツプ内にに設けた
ものであり、本発明の半導体装置の検査方法は読
み出された検査結果に基ずいて前記半導体基板に
チツプ分割あるいは組み立てなどの処理を施すも
のである。

以下本発明を実施例を用いて詳細に説明する。
第１図、第２図、第３図、および第４図は本発明
の半導体装置の検査方法の第１の実施例を示す図
であり、第１図はマスク合わせ工程、第２図は検
査工程、第３図は組立工程、第４図は半導体基板
上に形成された検査結果を記憶し、また読み出す
ための記憶回路をそれぞれ示している。

まず第１図のマスク合わせ工程について説明す
る。酸化等の半導体処理の施された半導体基板に
レジストを塗布後、縮小投影露光方式マスクアラ
イナー１を用いてマスク合わせ工程に進む。マス
ク合わせ工程ではまず始めのチツプにおいて、そ
のチツプの良・不良の判別を行なう。良・不良の
判別はマスクアライナー１に接続された記憶装置
２にそのチツプの番地として記憶されている。記
憶装置から読み出してきた良・不良の判別が良で
あれば、マスクアライナー１によりそのチツプに
アライメント操作および露光処理を施し次のチツ
プへ移る。これと反対にもしそのチツプが不良で
あればアラアメント操作・露光処理を行なわずに
そのチツプを飛び越して次のチツプへ移る。前記
マスク合わせ工程が第１回目のマスク合わせ工程
であれば、前記記憶装置２には良・不良の判別が
記憶（入力）されていないため、全チツプを良と
判別して露光処理を行なう。この場合アライメン
トキーが半導体基板上に形成されていないため、
アライメント操作は不要となる。以下、上記良・
不良の判別、アライメント操作および露光処理を
各チツプに順次施こしていつてマスク合わせ工程
を終了する。

マスク合わせ工程終了後、半導体基板に現像処
理を施しパターンを形成する。パターンの形成さ
れた半導体基板は次にパターン検査装置３による
パターン検査へと進む。パターン検査ではまず始
めのチツプの良・不良の判別を前記記憶装置より
の出力により行なう。そのチツプの判別がもし不
良であれば良・不良の識別を行なわずに次のチツ
プへ進み、反対に良であれば、上記マスク合わせ
工程で形成されたパターンをマスクパターンと比
較し、そのチツプのパターンの良・不良の識別を
行なう。上記のチツプのパターンがパターン形成
不良と判断された場合、そのチツプの番地を前記
記憶装置２に入力し、不良として記憶する。また
良と判断された場合は次のチツプへ進む。

以下同様に上記良・不良の判別、良・不良の識
別および不良の認識を各チツプに順次行なつて、
パターン検査を終了する。

パターン検査終了後、半導体基板はエツチン
グ、酸化等の次の半導体処理工程へ進む。以下同
様に第１図に示したマス繁ク合わせ工程およびパ
ターン検査を複数回繰り返して半導体基板上の各
チツプに半導体装置が形成される。半導体装置が
複数個形成された半導体基板は次に各チツプの半
導体装置の検査工程に進む。第２図の検査工程に
示しているように、半導体装置の形成された半導
体基板をテスター４に設置し、まず始めのチツプ
の良・不良の判別を記憶装置より読み出した不良
チツプの番地出力に照らし合わせて行なう。その
チツプが不良であれば電気特性の検査は行なわず
に次のチツプへ進む。そのチツプが良であれば電
気特性の検査を行ない、検査結果良であれば次の
チツプへ、検査結果が不良であればそのチツプの
番地を前記記憶装置に入力し不良として記憶した
後、次のチツプへ進む。

以下同様な検査工程を各チツプに順次施してい
き検査工程を終了する。検査工程終了後、半導体
基板上の所定の領域に形成された記憶回路に前記
記憶装置２に記憶されている検査結果を入力し、
検査結果を前記記憶回路に記憶する。

第４図は本実施例に用いた前記記憶回路を示し
たものであり、本実施例では前記記憶回路をヒユ
ーズROMにより構成し、不良の半導体チツプに
対応する番地のダイオード１の金属配線を溶断す
ることにより、検査結果を記憶した。

半導体基板上の所定の領域に形成された記憶回
路に検査結果を記憶した後、半導体基板は組立工
程の行なわれる工場へたとえば航空便などにより
輸送される。組立工程の行なわれる工場で、組立
工程に先立つてまず前記記憶回路に記憶されてい
る検査結果を組立装置に接続されている記憶装置
に読み出し、収納する。

引き続いて第３図の組立工程に示しているよう
に半導体基板をチツプ状に分割し、続いて半導体
装置の形成されている各半導体チツプに記装置に
収納・記憶した検査結果に従つて良・不良の判別
を施し、検査結果が良であるチツプのみ順次取り
出して組立を行なう。

以上の実施例において、半導体基板上に形成さ
れた記憶回路に検査工程終了後に検査結果を入
力・記憶したが、第１図のパターン検査終了後に
前記記憶回路にパターン検査結果を入力・記憶す
ることも可能である。このようにすることによ
り、第１図ないし第３図に示した各工程をそれぞ
れ異なつた地域・工場で行なうことも可能とな
る。なお上記実施例で記憶回路としてヒユーズ
ROMをを用いたが、浮遊ゲートMOSあるいは
MNOS等の不揮発生メモリを用いることも可能で
ある。

第５図は半導体チツプ内に半導体装置および検
査結果を記憶する記憶回路の形成された半導体基
板を示す図である。１０は半導体基板、１２は半
導体装置の形成された半導体チツプ、１３は前記
半導体装置の外部取出し用電極、１４はたとえば
第３図に示したヒユーズROMからなる前記記憶
回路の形成された半導体チツプ、１５は前記記憶
回路の外部取出し用電極である。

半導体装置の電気特性検査は通常複数のプロー
ブ針を各取出し用電１３に接触させて行なわれ
る。電気特性の検査が終ると、各プローブ針の位
置関係はそのままで、半導体基板を下方に動かし
てプロープ針と取出し用電極１３を離し、半導体
基板をＸ軸あるいはＹ軸方向に次の検査すべき半
導体チツプの位置まで移動して、半導体基板を上
方に動かしてプローブ針を前記検査すべき半導体
チツプの外部取出し用電極に接触させる。

以下同様の操作を繰り返して半導体装置の電気
特性検査を順次行なう。

半導体装置の電気特性検査が終了すると、検査
結果は半導体チツプ１４の記憶回路に入力され、
記憶される。第５図に示されているように、前記
半導体チツプ１４は半導体装置の形成されている
半導体チツプ１２と略同一のチツプ寸法となつて
いる。また前記半導体チツプ１４の外部取出し用
電極１５は前記半導体チツプ１２の外部取出し用
電極１３と略同一の電極位置関係にある。

従つて半導体装置の電気特性検査が終了して、
検査結果を半導体チツプ４の記憶回路に入力する
際も、半導体基板１０のＸ軸あるいはＹ軸までの
移動距離は改めて設定し直す必要がなく、またプ
ローブ針の位置関係も新たに設定する必要がな
い。さらに記憶回路の形成されている半導体チツ
プ１４は、電気特性検査工程の終端部の位置に配
置されているため、検査終了後連続動作で検査結
果を記憶回路に入力できる。

以上の様に記憶回路の形成されている半導体チ
ツプのチツプ寸法および外部取出し用電極位置を
半導体装置の形成されている半導体チツプのチツ
プ寸法および外部取出し用電極位置と略同一に、
また半導体チツプ１４を半導体基板１０の電気特
性検査工程の終端部の位置に配置することによ
り、スループツトの向上が図れ、また自動化が容
易となる。

なお、輸送途中での記憶回路に記憶された検査
結果の消失あるいは記憶回路の製造不良などを考
慮して記憶回路を複数設けても良い。１個の半導
体チツプ内に複数の記憶回路を設けることも、ま
た第５図に示すように記憶回路を形成した半導体
チツプを複数チツプ設けることも可能である。

またプローブ針が直接半導体基板あるいは前記
基板上の酸化硅素膜などに接触すると、プローブ
針の先端が傷み易いので、プローブ針の先端を保
護するために、記憶回路の形成されている半導体
チツプ４の外部取出し用電極１５を、半導体装置
の形成されている半導体チツプ２の外部取出し用
電極３と同数になるように、ダミーの外部取出し
用電極を設けることも効果的である。

以上述べたように本発明の半導体装置の検査方
法においては、まず半導体基板として、半導体装
置の形成された複数の第１の半導体チツプと、第
２の半導体チツプ内に検査結果を記憶し、および
記憶した検査結果を読み出すための記憶回路を設
けた半導体基板を準備し、その検査結果を用いて
半導体基板に処理を施すものであり、前記記憶回
路にパターン検査結果あるいは電気特性検査結果
などを収納・記憶して、次工程の行なわれる工場
へ同半導体基板と共に輸送することにより、半導
体基板の輸送コストがかさむことなく輸送途中お
よび工程中での検査結果の記憶データが消失する
こともない。

また記憶回路への検査結果データ入力あるいは
読み出しが自動で行なわれるので、検査工程ある
いは組立工程で自動化が可能となる。さらに半導
体基板と検査結果のデータが１対１に対応するの
で取り扱い上のミスも発出しない等の利点があ
り、工業上極めて有用なものである。

【図面の簡単な説明】

第１図は本発明の一実施例における半導体装置
の検査方法を示すマスク合わせ工程図、第２図は
同方法における検査工程図、第３図は同方法にお
ける組立工程図、第４図は本発明の半導体基板上
に形成された記憶回路の一実施例を示す図、第５
図は本発明の一実施例における半導体基板を示す
図である。 １０……半導体基板、１２……半導体装置の形
成された半導体チツプ、１３，１５……外部取出
し用電極、１４……記憶回路の形成された半導体
チツプ。

Claims (1)

【特許請求の範囲】
1. １ 半導体装置の形成された複数の第１の半導体
   チツプと、前記半導体装置の検査結果を書き込
   み、記憶しかつ前記検査結果を読み出し可能な記
   憶回路を有し、前記第１の半導体チツプと略同一
   のチツプ寸法でかつ電極位置が略同一の位置関係
   にある第２の半導体チツプの形成された半導体基
   板を準備し、前記複数の第１の半導体チツプの
   良・不良を、記憶装置を有する測定装置を用いて
   順次検査し、前記記憶装置に前記良・不良の検査
   結果を順次記憶する工程、前記記憶装置に記憶し
   た前記複数の検査結果を、第２の半導体チツプ内
   に形成された前記記憶回路に一括して書き込む工
   程、前記記憶回路に書き込まれた前記複数の検査
   結果を、外部記憶装置に読み出す工程、前記半導
   体基板を半導体チツプに分割する工程、前記外部
   記憶装置に読み出された前記複数の検査結果に基
   づいて前記半導体チツプの所定の半導体チツプの
   みを選択する工程とを含むことを特徴とする半導
   体装置の検査方法。