JPS6381356A - ホトマスク - Google Patents

ホトマスク

Info

Publication number
JPS6381356A
JPS6381356A JP61226005A JP22600586A JPS6381356A JP S6381356 A JPS6381356 A JP S6381356A JP 61226005 A JP61226005 A JP 61226005A JP 22600586 A JP22600586 A JP 22600586A JP S6381356 A JPS6381356 A JP S6381356A
Authority
JP
Japan
Prior art keywords
photomask
wafer
pattern
inspection
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61226005A
Other languages
English (en)
Inventor
Yukihiro Oketa
桶田 幸宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP61226005A priority Critical patent/JPS6381356A/ja
Publication of JPS6381356A publication Critical patent/JPS6381356A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体製造技術さらにはホトマスクの製造
に適用して特に有効な技術に関するもので1例えば、ウ
ェーハのテスティングを考慮したホトマスクに利用して
有効な技術に関する。
[従来の技術] ウェーハ上の1チツプに1対1対応するようにされた転
写用のパターン(以下、チップ転写用パターンと記す)
が形成されたホトマスクの良品・不良品の決定方法とし
て以下のような方法がある。
すなわち、ホトマスク上のチップ転写用パターンのすべ
てについて、各々寸法検査や外観検査を行ない、これに
よって、欠陥とされるチップ転写用パターンが例えば2
個以下のホトマスクは良品として取り扱うというような
基準を設定して、これに基づいてホトマスクの良品・不
良品を決定していた。
そして、上記した方法によって良品とされたホトマスク
を用いて、すなわち、多少のホトマスクの欠陥は無視し
て、ウェーへ上にパターンを転写してその後その転写パ
ターンすべてについて再び検査を行なっていた。
C発明が解決しようとする問題点] 上記したように、ホトマスクの検査とウェーハの検査を
全く無関係に別々に行なうようにすると。
欠陥のあるチップ転写用パターンによって転写された本
来検査しなくても良いパターン(欠陥パターン)を重複
して検査することになる。そのため、従来はウェーハ検
査に不要な時間を費やしてしまうという問題があった。
さらに、上記したようにされていると、ホトマスク上の
チップ転写用パターンに存在するピンホールや傷がその
ままの形でウェーハ上に転写され、ウェーハ検査の段階
で欠陥とされるべき場合であっても、電気的特性検査に
よって検査を行なうと。
電気的導通状態は一応確保されているため欠陥の検出が
困難となる。その結果、ウェーハ検査の信頼性が低下さ
れてしまうという問題があった。
本発明の目的は、ウェーハ検査の効率及び信頼性を向上
させ得るようなホトマスクの製造技術を提供することに
ある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
[問題点を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
ホトマスク基板上に磁気薄膜等からなる記憶部を設け、
この記憶部にホトマスクの欠陥位置やパターンの寸法等
のデータを記憶させておくようにするものである。
[作用] 上記した手段によれば、ホトマスクを用いてウェーハ上
にパターンを転写する際に、そのホトマスク基板上の磁
気記憶部に既に記憶されたホトマスクの欠陥に関するデ
ータを参照することによりホトマスクに起因する転写パ
ターンの欠陥を予め排除してウェーハ検査を行なえるの
で、ウェーハ検査の効率及び信頼性を向上させるという
上記目的を達成することができる。
[実施例] 第1図に本発明に係るホトマスクの一実施例を示す、同
図のホトマスクは、ガラス基板1上に例えばクロム膜か
らなるマスクパターン2が被着されている。また、ガラ
ス基板1の表面の周縁部には磁気記憶部3が設けられて
いる。この磁気記憶部3は、特に制限されないがこの実
施例では例えば鉄のような磁性をもつ物質を蒸着法によ
ってガラス基板1上に薄膜状に被着してからパターニン
グを行なって所望の形状に形成された磁性薄膜によって
構成される。
また、特に制限されないが、ガラス基板1上への磁気記
憶部としての磁性薄膜の形成は、マスクパターン2の形
成以前に行なわれる。
以下、第1図のホトマスクの使用方法について説明する
種々の製造工程を経て第1図のようなホトマスクができ
上がった後に、ホトマスクの高度な品質を保証するため
に微小寸法及び長寸法の絶対値の測定を行なう寸法検査
や、パターンに発生する欠陥を判定する外観検査が行な
われる。
ホトマスクを使用してウェーハの露光やウェーハ上に被
着されたパターンの検査を行なう際に、ホトマスクの検
査データを生かしたい、そのため。
寸法検査においては、磁気記憶部3に、図示しない磁気
カードリード/ライトユニットを密着させて、微小寸法
(素子寸法)や長寸法(個別ピッチ。
トータルピッチ)等のデータを逐次書き込むようにする
また、外観検査時においても同様にして、ピンホールや
パターンの欠けている欠陥位置等のデータを逐次磁気記
憶部3に書き込むようにする。そして、ホトマスクに関
するデータが記憶されている磁気記憶部3に有する半導
体装置の製造工程である処理ホトマスクを、ウェーハエ
程に使用する。
つまり、ウェーハ処理装置に、磁気記憶部3に記憶され
たデータを読み出す磁気カードリーダのようなものを設
けておいて、これによってホトマスクに関するデータを
読み出し、これを加味して。
ウェーハ露光工程や、ウェーハ検査工程を行なう。
第2図によって、本発明のホトマスクに基づくウェーハ
の露光、及びウェーハの検査について説明する。
同図において、例えば、マスクパターン(a)は、ホト
マスク製造工程においてパターン幅が許容寸法をオーバ
ーして被着されたものであり、マスクパターン(b)は
、パターンにピンホールPが存在する形で被着されたも
のであると仮定する。
そして、上記したようなマクスパターン(a)の寸法デ
ータや、マスクパターン(b)の欠陥データはホトマス
クの検査工程中にホトマスク上に設けられた磁気記憶部
3に記憶されているとする。
ここで、ウェーハ露光工程によってウェーハ21上にマ
クスパターン(a)を転写する際には、磁気記憶部3よ
りマクスパターン(a)の情報を読み出してこれに基づ
いて行なう、マスクパターン(a)に関する情報は、こ
の場合ガラス基板1上に被着されたパターン幅が許容寸
法をオーバーしているという情報となるので、ウェーハ
露光工程の際に、パターン幅が許容寸法の範囲に収まる
ような露光条件を露光装置によって設定して露光を行な
う、これによって、ウェーハ21上に許容パターン幅の
パターン(a′)が形成されるようになる。パターン幅
が許容寸法の範囲内にある場合も同様の操作により、許
容範囲内でのズレ量を補正することによりウェーハ露光
工程でのパターン幅精度の向上が図れる。
一方、ウェーハ21上に形成されたパターン(b′)は
、磁気記憶部3より読み出されるデータによって、欠陥
を有するマスクパターン(b)に基づいて転写されたパ
ターンであることがわかる。すなわち、パターン(b′
)はマスクパターン(b)に起因する欠陥が存在するこ
とが、記憶された情報から判明するのでこの部分の検査
は省略して、パターン(b)を有するチップは自動的に
不良品とみなすようにする。その結果、欠陥有りとみな
したパターンの検査は省略できる。ところが従来はその
ような場合にもウェーハ欠陥検査を行なっていたので、
欠陥の見落としにより良品と判定することがあった。
さらに、半導体装置特にICやLSIの製造にあたって
のウェーハ処理工程は、一般に10〜20枚以上のホト
マスクを組合せて行なっているが、磁気記憶部3より読
み出された欠陥位置データに基づいて各々のホトマスク
の欠陥が同一位置にあるようなものを組み合わせて用い
るというようにして、最も不良品の発生率を少なくする
ようなホトマスクの組合せを選択して、ウェーハ処理を
行なう。
なお、上記実施例では、磁気記憶部3が、ガラス基板上
のマスクパターンの被着面に設けられているが、第3図
に示すようにガラス基板1の側面に設けたり、第4図に
示すようにマスクツ(ターンの被着面の裏側に設けても
良い。
上記した実施例では、ホトマスクそれ自体に。
ホトマスク欠陥位置やパターンの寸法等のデータを記憶
するための磁気記憶部を設けており、その磁気記憶手段
より読み出されたホトマスク上の欠陥位置データに基づ
いて、ホトマスク上に欠陥を有するパターンによって転
写されたウェーハ上の転写パターンの欠陥の検査を省略
できるという作用により、ウェーハ検査が能率的に行な
えるという効果が得られる。
また、ウェーハ上でのチップ欠陥数が最小となる様なホ
トマスクの組み合わせ操作が可能であり、ウェーハ処理
歩留まりが向上する。他にマスク寸法誤差をウェーハ露
光工程で補正することによりマスク寸法許容値を大きく
することができマスクやレチクルの歩留まりを向上でき
る。
さらに上記した実施例では、ホトマスク欠陥位置やパタ
ーンの寸法等のデータを記憶するための磁気記憶部をホ
トマスクそれ自体に設け、その磁気記憶手段により読み
出されたホトマスク上の欠陥位置データに基づいて、ホ
トマスクパターンによって転写されたウェーハ上のパタ
ーンを欠陥とみなすことができ、ウェーハ検査では発見
が困難なホトマスクの欠陥に起因する欠陥をもつウェー
ハ上のパターンを良品としてしまうことがなくなるとい
う作用により、ウェーハ検査の信頼性が向上するという
効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが1本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例では、ホトマスクそれ自体に記憶手
段として磁気記憶手段を設けているが。
随時読み出し書き込み機能な半導体記憶装置を内蔵した
ICカードをホトマスクに密着させておくようにしても
良い。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるウェーハのテスティ
ングを考慮したホトマスクに適用した場合について説明
したが、それに限定されるものではなく、例えば、ホト
マスク露光技術などに適用できる。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
すなわち、ウェーハ検査の効率及び信頼性が向上される
また、ウェーハ上でのチップ欠陥数が最小となる様なホ
トマスクの組み合わせ操作が可能であり、ウェーハ処理
歩留まりが向上する。他にマスク寸法誤差をウェーハ露
光工程で補正することによりマスク寸法許容値を大きく
することができマスクやレチクルの歩留まりを向上でき
る。
【図面の簡単な説明】
第1図は1本発明のホトマスクの平面図。 第2図は、本発明のホトマスクを用いたウェーハ露光装
置の図解式斜視図、 第3図及び第4図は、磁気記憶部を有するホトマスクの
他の実施例を示す斜視図である。 1・・・・ガラス基板、2・・・・マスクパターン、3
・・・・磁気記憶部。 第1図 第  2   図 第  3  図 2マスクツYクーン 第  4  図

Claims (1)

  1. 【特許請求の範囲】 1、プレート状の基板の一方の面に転写用パターンを構
    成する被膜が接合されてなるホトマスクであって、上記
    基板の周縁部にホトマスクに関する種々の情報を記憶す
    る記憶手段が設けられてなることを特徴とするホトマス
    ク。 2、上記記憶手段が磁気記憶手段であることを特徴とす
    る特許請求の範囲第1項記載のホトマスク。
JP61226005A 1986-09-26 1986-09-26 ホトマスク Pending JPS6381356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61226005A JPS6381356A (ja) 1986-09-26 1986-09-26 ホトマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61226005A JPS6381356A (ja) 1986-09-26 1986-09-26 ホトマスク

Publications (1)

Publication Number Publication Date
JPS6381356A true JPS6381356A (ja) 1988-04-12

Family

ID=16838293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226005A Pending JPS6381356A (ja) 1986-09-26 1986-09-26 ホトマスク

Country Status (1)

Country Link
JP (1) JPS6381356A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181147A (ja) * 2009-05-21 2009-08-13 Dainippon Printing Co Ltd 描画用基板の供給方法および基板選択装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181147A (ja) * 2009-05-21 2009-08-13 Dainippon Printing Co Ltd 描画用基板の供給方法および基板選択装置

Similar Documents

Publication Publication Date Title
US6972576B1 (en) Electrical critical dimension measurement and defect detection for reticle fabrication
JP2000228341A (ja) 半導体集積回路
JPS6381356A (ja) ホトマスク
US7763414B2 (en) Pseudo low volume reticle (PLVR) design for ASIC manufacturing
KR100779922B1 (ko) 반도체 소자 검사 시스템
JP3523819B2 (ja) 基板処理装置
JP3450848B2 (ja) フォトマスクブランク、フォトマスクブランク用ガラス基板及びフォトマスク
JPS6131610B2 (ja)
JP3092999B2 (ja) レチクル欠陥検査方法
JP3863039B2 (ja) 半導体製造装置および半導体装置の製造方法
JPH0258777B2 (ja)
JPS59108318A (ja) 1チツプレテイクルマスクの検査方法
JP2720437B2 (ja) パターン転写方法
JP4677760B2 (ja) 近接効果補正方法、フォトマスク、近接効果補正装置
JPS6381576A (ja) 欠陥検査方式
JPS641928B2 (ja)
JPS6028231A (ja) 半導体装置
JPS61112149A (ja) 半導体集積回路露光用マスク
JPH03255609A (ja) 半導体装置の製造方法
JPH04133307A (ja) 半導体装置の製造方法およびそれに使用する製造装置
JPH0414812A (ja) パターン形成方法
JPS6252849B2 (ja)
JPS58218132A (ja) 半導体ウエ−ハ特性検査処理方法
JPS6254433A (ja) 半導体基板の検査方法
JPH04352314A (ja) 半導体ウェハの識別方法