JPS5957442A - 集積回路チツプの選別方法 - Google Patents
集積回路チツプの選別方法Info
- Publication number
- JPS5957442A JPS5957442A JP16791782A JP16791782A JPS5957442A JP S5957442 A JPS5957442 A JP S5957442A JP 16791782 A JP16791782 A JP 16791782A JP 16791782 A JP16791782 A JP 16791782A JP S5957442 A JPS5957442 A JP S5957442A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- measurement
- chips
- coordinate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分り！を
本発明は半導体集積回路千ノブ（以下ＩＣチップという
）のｊ巽別方法、詳しくはＩＣチップ計ｆ曲のためにな
される測定においてＩｃチップを容易かつ正（ｉ（ｌ“
に同定するための方法に関する。
）のｊ巽別方法、詳しくはＩＣチップ計ｆ曲のためにな
される測定においてＩｃチップを容易かつ正（ｉ（ｌ“
に同定するための方法に関する。
（２）技術の背景
例えば半導体集積回路パッケージは、ウェハに対しウェ
ハプロセスをなし、このウニハタ分割して個々のＩＣチ
ップとなし、このＩＣチップをパッケージに組め立て封
止して形成される。そのためウェハには分割されて個々
のＩＣチップとなる領域毎に集ｆｒ’を回！／３が形成
されている。
ハプロセスをなし、このウニハタ分割して個々のＩＣチ
ップとなし、このＩＣチップをパッケージに組め立て封
止して形成される。そのためウェハには分割されて個々
のＩＣチップとなる領域毎に集ｆｒ’を回！／３が形成
されている。
分割に先立って個々の１０千ノゾに対し試験のための測
定がなされ、そのためには第１図の模式的配置図に示さ
れるプ１：１バーか用いられる。なお同図に才几）で、
１０１はステージ、１０２はステージ＋０１の−１−に
ヒツトされたウコーハ、１０３はゾ１＝１−ブカーＦ、
１０４はブＣ１−ブニーｌ°ル、１０５はブｌｉ＋ −
ブカード１０３に接続されたテスターである。測定に際
しては、プローブニーｌル１０４がＩＣチップに形成さ
れたバンドと接触し、■にデツプに関する情（・μがテ
スター１０５に送られて試験される。
定がなされ、そのためには第１図の模式的配置図に示さ
れるプ１：１バーか用いられる。なお同図に才几）で、
１０１はステージ、１０２はステージ＋０１の−１−に
ヒツトされたウコーハ、１０３はゾ１＝１−ブカーＦ、
１０４はブＣ１−ブニーｌ°ル、１０５はブｌｉ＋ −
ブカード１０３に接続されたテスターである。測定に際
しては、プローブニーｌル１０４がＩＣチップに形成さ
れたバンドと接触し、■にデツプに関する情（・μがテ
スター１０５に送られて試験される。
」二層の１ｌｌｌｌＩ定のためにはウェハの各ＩＣチッ
プを同定しζおく必要があり、そのためにマソブカ法が
用いられる。ごのマ・ップカ法においてシ、１、第２図
のウェハ１０２の模式的平面図に示されるよ）に（なお
第２図以下において、既に図示した（１１じｊと同じ部
分は同−符１・（をイ」シて不ず）、はぼウエノ＼の中
心をノ＋−１ｌ″一点とし、ブＩＩバーによゲζ特定の
ＩＣチップに至るＸＹ方向の移動信号をカランＩ・し、
このカウントを当該１ｃチツプの座標番１号としていた
。
プを同定しζおく必要があり、そのためにマソブカ法が
用いられる。ごのマ・ップカ法においてシ、１、第２図
のウェハ１０２の模式的平面図に示されるよ）に（なお
第２図以下において、既に図示した（１１じｊと同じ部
分は同−符１・（をイ」シて不ず）、はぼウエノ＼の中
心をノ＋−１ｌ″一点とし、ブＩＩバーによゲζ特定の
ＩＣチップに至るＸＹ方向の移動信号をカランＩ・し、
このカウントを当該１ｃチツプの座標番１号としていた
。
例えば第２図においてＩＣチップ１０２ｂのｊ車標４Ｊ
： （２。
： （２。
３）として示されることになる。
（３）ｉｉＬ来技両技術題点
上記した従来技術において、Ｘ、Ｙの信号のカラン１−
の誤りにより座標にずれが発η−することがあり、その
ような事態に対処するため、マツプ方法による自動選別
には、マツプに加えマーキンクを施ずなどの手段をとら
ざるをえず、その結果作業性の＋１ｒＬｌ：が妨げられ
ることになった。
の誤りにより座標にずれが発η−することがあり、その
ような事態に対処するため、マツプ方法による自動選別
には、マツプに加えマーキンクを施ずなどの手段をとら
ざるをえず、その結果作業性の＋１ｒＬｌ：が妨げられ
ることになった。
また、自動選別をするためにウェハを各チップに分割す
るときに、チップの位置はもとのままにしておかなけれ
ばならず、それが乱されるとウェハ１枚のすべてのチッ
プを不良にしなければならぬことになる。
るときに、チップの位置はもとのままにしておかなけれ
ばならず、それが乱されるとウェハ１枚のすべてのチッ
プを不良にしなければならぬことになる。
更に、第２１２１に見られる如く、基準点１０２ａ４よ
ウェハのほぼ中央の、不良品の発生ずる６（ｆ立が最も
小なるとごろに位置し、その部）））が基１１１５点と
してしか利用されないことは製造ノ１テ留り向上の見地
から好ましくない。
ウェハのほぼ中央の、不良品の発生ずる６（ｆ立が最も
小なるとごろに位置し、その部）））が基１１１５点と
してしか利用されないことは製造ノ１テ留り向上の見地
から好ましくない。
（４）発明の目的
本発明は上記従来の問題点に鑑の、ウェハの個々のＩＣ
デツプに座標が与えられうる点に着「１し、ＩＣチップ
の判定におい゛ζ正Ｍｔｉな自りＪ選別を可能にする方
法を提供するごとをＬ１的とする。
デツプに座標が与えられうる点に着「１し、ＩＣチップ
の判定におい゛ζ正Ｍｔｉな自りＪ選別を可能にする方
法を提供するごとをＬ１的とする。
（５）発明の構成
そしてこの目的は本発明によると、ウェハに形成された
集Ｊｉ’ｌ Ｉ＋旧！■チップのそれぞれに独自の座標
記号をセンザー千１々により識別ｎＪ能な如くに形成し
、各築稍回路チップの測定に際しては、前記１＝ｌＥ標
記１号を読み取り、当該座標記号の伺された集ｆ’ｊ’
１回路チップの測定をなし、読み取ったｊ・）・標記号
と前記測定の結果とをメモリ手段に格納することを特徴
とするＭ５．積回路チップの選別方法を提供するごとに
よって達成される。
集Ｊｉ’ｌ Ｉ＋旧！■チップのそれぞれに独自の座標
記号をセンザー千１々により識別ｎＪ能な如くに形成し
、各築稍回路チップの測定に際しては、前記１＝ｌＥ標
記１号を読み取り、当該座標記号の伺された集ｆ’ｊ’
１回路チップの測定をなし、読み取ったｊ・）・標記号
と前記測定の結果とをメモリ手段に格納することを特徴
とするＭ５．積回路チップの選別方法を提供するごとに
よって達成される。
（６）発明の実施例
以下本実施例を図面によっ′（訂説する６第３図はつ土
ハ１０２上のＩＣチップの配置を示−４ための５模ｉ（
的平面１；′！、Ｉで、実際にはより多くのＩＣチップ
が形成されるものである。■、■００．■の数値は変数
領域を、各変数領域の右上の隅の１１゜１２、、、３２
の数字は座Ｊｉ；ｉを、またｘ、ｙをイ′、ｊした矢１
１１はｘ、Ｙ座標をンＪ＜ず。従って、個々のＩＣチッ
プは変数領域または座標のいずれかで同定しうる。
ハ１０２上のＩＣチップの配置を示−４ための５模ｉ（
的平面１；′！、Ｉで、実際にはより多くのＩＣチップ
が形成されるものである。■、■００．■の数値は変数
領域を、各変数領域の右上の隅の１１゜１２、、、３２
の数字は座Ｊｉ；ｉを、またｘ、ｙをイ′、ｊした矢１
１１はｘ、Ｙ座標をンＪ＜ず。従って、個々のＩＣチッ
プは変数領域または座標のいずれかで同定しうる。
現実に変数領域は後述するメモリ手段に設けられイ）も
のであって、それがＩＣチップ」二に表示さ４１、るご
とはなく 、１＝ｌｉ標のめが、例えばアルミニウム（
ＡＩ２）を用いてイ」りられる。それには電子ビーＪ、
を用いＣｉｉ’＋°１画し、座標の認識は例えば光学的
セン９・−によってな１０ ＡＮを用いる座標の（−Ｊ
着才夕よび）・１を標の読取りは、）１ｎ常の技術を用
いて適宜なすことができる。かかる座標記号の何着によ
っ−ＣそれぞれのＩＣチップは他と識別可能に同定され
る。Ｉ！Ｉｊ ４４８ｉ記号は例えばｆｈ ｊ、ｔを用
いて作成することができる。
のであって、それがＩＣチップ」二に表示さ４１、るご
とはなく 、１＝ｌｉ標のめが、例えばアルミニウム（
ＡＩ２）を用いてイ」りられる。それには電子ビーＪ、
を用いＣｉｉ’＋°１画し、座標の認識は例えば光学的
セン９・−によってな１０ ＡＮを用いる座標の（−Ｊ
着才夕よび）・１を標の読取りは、）１ｎ常の技術を用
いて適宜なすことができる。かかる座標記号の何着によ
っ−ＣそれぞれのＩＣチップは他と識別可能に同定され
る。Ｉ！Ｉｊ ４４８ｉ記号は例えばｆｈ ｊ、ｔを用
いて作成することができる。
かかる１！１り標の（（ＪされたＩＣチップの測定には
第４し１に示−］°装置を月１い、この装置は第１図の
装置にパターン認＾１ｊｔｉ装置１０６を加えたちのＣ
ある。測定に際し−Ｃは、ウェハ２をステージｌ上に載
）ｉ：＾しくプレアラインメント）、次に正しく位置ぎ
めしくアラインメント）、シかる後にパターン認識装置
１７１０６のセンザ一手段によっ゛Ｃ測定されるＩＣチ
ップの座標記号を読み取る。次いで、テスター１０５か
らの測定開始の信号によっＣｌ来技術の場合と１１１１
様にＩＣチップの測定を行い、）４へ標記号と測）百−
１果をメモリ手段の変数領域に１１１き込む。以下１１
１次ウコつハのＩＣチップを測定する。この上程を要約
すると次の如くになる、ずなわら、ゾＬ／−ｊ’ライン
メント→アラインメント−・）Ｉ）↑標のパターンＨｇ
ｌ’ｈ ’う一スクーからの測定開始信号−結果のメ゛
むＩＪ ’Ｊ一段一・の書込め。
第４し１に示−］°装置を月１い、この装置は第１図の
装置にパターン認＾１ｊｔｉ装置１０６を加えたちのＣ
ある。測定に際し−Ｃは、ウェハ２をステージｌ上に載
）ｉ：＾しくプレアラインメント）、次に正しく位置ぎ
めしくアラインメント）、シかる後にパターン認識装置
１７１０６のセンザ一手段によっ゛Ｃ測定されるＩＣチ
ップの座標記号を読み取る。次いで、テスター１０５か
らの測定開始の信号によっＣｌ来技術の場合と１１１１
様にＩＣチップの測定を行い、）４へ標記号と測）百−
１果をメモリ手段の変数領域に１１１き込む。以下１１
１次ウコつハのＩＣチップを測定する。この上程を要約
すると次の如くになる、ずなわら、ゾＬ／−ｊ’ライン
メント→アラインメント−・）Ｉ）↑標のパターンＨｇ
ｌ’ｈ ’う一スクーからの測定開始信号−結果のメ゛
むＩＪ ’Ｊ一段一・の書込め。
上記した書込みは第３図のウェハを例にとると一■・記
の如くになる。ここで、（ｉ、（３）、（ωは良品（Ｉ
ＩＡＳＳ） 、他は不良品（ｌｉ／ＩＩＬ）とし、Ｉ’
Ａ Ｓ Ｓは１でまノこＰＡＩＬは３で表ずものとす
る。
の如くになる。ここで、（ｉ、（３）、（ωは良品（Ｉ
ＩＡＳＳ） 、他は不良品（ｌｉ／ＩＩＬ）とし、Ｉ’
Ａ Ｓ Ｓは１でまノこＰＡＩＬは３で表ずものとす
る。
変も！ｌイ拍域 庄（票
１）八ＳＳ／ ｌ＋八へＬ■ １１
１ （２ノ １２
３■ １３
ｔ■ ２１ Ｊ■
２２３ （（ジ ２３３ ■ ００１ ０θ ３２ １■
００１ なお十記庄標の＋：ｉ’ｉ目°乙００はＩ！ｌＥ標記号
が欠り′Ｃいる場合を示す。
１）八ＳＳ／ ｌ＋八へＬ■ １１
１ （２ノ １２
３■ １３
ｔ■ ２１ Ｊ■
２２３ （（ジ ２３３ ■ ００１ ０θ ３２ １■
００１ なお十記庄標の＋：ｉ’ｉ目°乙００はＩ！ｌＥ標記号
が欠り′Ｃいる場合を示す。
」−記）！−夕は第５図のウェハマツプとして表現され
・）るもので（なお同図におい゛乙１）はｌｌＡｓ５゜
１・゛は１ｉＡＩＬを示ず）、かかるマツプはリニア・
プログラム（Ｌｌｌ）に出力しうる。
・）るもので（なお同図におい゛乙１）はｌｌＡｓ５゜
１・゛は１ｉＡＩＬを示ず）、かかるマツプはリニア・
プログラム（Ｌｌｌ）に出力しうる。
以ｊ−に説明した方法においては、ＩＣチップの座標を
Ｕｅ’）取り、その記号を使用するので、座標ずれが発
生ずることがなく、従来技術で採用されたマーキング等
が不要になる。自動選別する場合、ウェハを各１ｃチノ
プイσに分割し、ＩＣチップの位置関係がバラバラにな
ったとしてもなんら支障はない。更には、パターン認識
装ｊＩ′＋１のノ！ンーリー３１段により、Ｉｃチップ
の１！１り標記号を読め取り、ＩＣチップデータと比較
し、選別を行・）ごとが可能となり、１！１糺標ずれに
よる誤選別のおそれはない。
Ｕｅ’）取り、その記号を使用するので、座標ずれが発
生ずることがなく、従来技術で採用されたマーキング等
が不要になる。自動選別する場合、ウェハを各１ｃチノ
プイσに分割し、ＩＣチップの位置関係がバラバラにな
ったとしてもなんら支障はない。更には、パターン認識
装ｊＩ′＋１のノ！ンーリー３１段により、Ｉｃチップ
の１！１り標記号を読め取り、ＩＣチップデータと比較
し、選別を行・）ごとが可能となり、１！１糺標ずれに
よる誤選別のおそれはない。
本発明の方法の応用例は第６図に示され、同図において
、１０７ばテープ、ｌ）Ｉ、 ＋３２は第１および第２
のウェハのＩｃチップのデータ、ｉｌｌ、 １１２．、
。
、１０７ばテープ、ｌ）Ｉ、 ＋３２は第１および第２
のウェハのＩｃチップのデータ、ｉｌｌ、 １１２．、
。
ｎ−１，ｎは分割したＩＣチップを示ず。分１１すした
Ｉｃチップ１１１．１１２は図示の如くテープ１０７−
１−に配置６１シ、１１１． Ｌ１２には第１、第２の
ウェハそれぞれのＩＣチップのデータ（試験結果）が人
力（＋１１込め）されている。そして、１０ソトのウェ
ハについてかかるテープを１本作成する。
Ｉｃチップ１１１．１１２は図示の如くテープ１０７−
１−に配置６１シ、１１１． Ｌ１２には第１、第２の
ウェハそれぞれのＩＣチップのデータ（試験結果）が人
力（＋１１込め）されている。そして、１０ソトのウェ
ハについてかかるテープを１本作成する。
ＩＣチップの組立を行う場合、第６１ヌ１のテープを自
動組立機械に取り伺り、先ず第１のウニ／’１分のＩＣ
チップデータを、パターン認織装ｊＭ（１０６（第４図
）の変数領域に書き込む。次に、う−−プを送り、各Ｉ
Ｃチップの座標記号（１１，１２，１３，、、、第２図
）を読め取り、良品ののを選別しく第５図の１））、こ
れをパッケージ内に自動的に（＝Ｊ着する。不良品（Ｉ
？）の場合に番、！、それは飛ばして次のＩＣチップへ
進ム。かくして、ウェハのずべてのＩＣチップの自動選
別および組立がなされうる。現在、ウェハをチップに分
ｉ’、ｉ’Ｊ シ、良品のめを人三丁によりまたは自動
手段によりチップ１−レーに移しているが、かかる作業
は不要となり、完全自動化が可能となる。また、ＩＣチ
ップデータは多様に人力可能であるので、従）１！、の
１゛、１・゛に加え、特定［狙杓にＰとか１嘔というよ
うな多う）頬の自動化も可能となる。
動組立機械に取り伺り、先ず第１のウニ／’１分のＩＣ
チップデータを、パターン認織装ｊＭ（１０６（第４図
）の変数領域に書き込む。次に、う−−プを送り、各Ｉ
Ｃチップの座標記号（１１，１２，１３，、、、第２図
）を読め取り、良品ののを選別しく第５図の１））、こ
れをパッケージ内に自動的に（＝Ｊ着する。不良品（Ｉ
？）の場合に番、！、それは飛ばして次のＩＣチップへ
進ム。かくして、ウェハのずべてのＩＣチップの自動選
別および組立がなされうる。現在、ウェハをチップに分
ｉ’、ｉ’Ｊ シ、良品のめを人三丁によりまたは自動
手段によりチップ１−レーに移しているが、かかる作業
は不要となり、完全自動化が可能となる。また、ＩＣチ
ップデータは多様に人力可能であるので、従）１！、の
１゛、１・゛に加え、特定［狙杓にＰとか１嘔というよ
うな多う）頬の自動化も可能となる。
（７）発明の効果
以−１−４、ｎ′ｒｆｌｌｌに説明したように、本発明
の方法によるときは、ウェハの評価段階におＡＪるＩＣ
チップの選別において、各１Ｇチツプにｊ！１（標記号
を伺り゛（おき、測定時にＩＣチップの座標および測定
結果を読めＩＩ！す、その結果を格納し、その結果によ
っ’ＣＩＣ−，Ｊ’ソゾの選別が行われるので、従来の
方ｌ〕、の場合におりるＩＪｌ−標ずれの問題がＩ’＋
ｉｉ決され、ｌＣチップの自ｄｉｌ＋ 選別がｉｌｌ能
となり、ＩＣチップの４（す定および１１１１立が完全
自動化され、ＩＣＣソノージの製造歩’ｌ’／／りの向
上に効果大であり、加えて、ＩＣチップの多分ｌコ１選
別の自動化もｉｌｌ能となる。
の方法によるときは、ウェハの評価段階におＡＪるＩＣ
チップの選別において、各１Ｇチツプにｊ！１（標記号
を伺り゛（おき、測定時にＩＣチップの座標および測定
結果を読めＩＩ！す、その結果を格納し、その結果によ
っ’ＣＩＣ−，Ｊ’ソゾの選別が行われるので、従来の
方ｌ〕、の場合におりるＩＪｌ−標ずれの問題がＩ’＋
ｉｉ決され、ｌＣチップの自ｄｉｌ＋ 選別がｉｌｌ能
となり、ＩＣチップの４（す定および１１１１立が完全
自動化され、ＩＣＣソノージの製造歩’ｌ’／／りの向
上に効果大であり、加えて、ＩＣチップの多分ｌコ１選
別の自動化もｉｌｌ能となる。
第１図は（メＬ来のプロバーの１ｖ壮Ｈ１υ１而図、第
２図は１（：チップを示ずつ上ハのイル）式的平１１旧
ツ１、第３図は本発明の方法によりｒ□＋・標記号を（
ス１りられた１にヂノゾを示ずウェハの模式的平面図、
第４図は本発明の方法を実施するためのプｌ」バーのｌ
ｌ！Ｋ ＋ｎ１口ＩＪｉ ｉｌｌｉ図、第５図は測定つ
Ｊ−ハのマツプを示ず１ンイ１、第６１ソ１は本発明の
応用に用いるテープのｌｌｉ’ｔ ｌ”Ｂ・１・、面図
てンｂる。 ＋０１−−スラー−ジ、１０２ ウコニハ、１０３−
プローブカー１・、１０４−プローブニー１ル、１０５
−テスター、ＨＩＧ ’−／” タフ ８Ｑ Ｒ’°包
装置、１０７ −テープ、ｌ０２ａ−基ｌｌｌ′、点、
ＩＯ２１＋、 ＩＩＩ。 １１２ 、、、、、 ｎ −１、ｎ −チップ第１図 ＋０５ 第２図 第３図 第４図 第５１″″４ Ｉ）６１’２Ｊ
２図は１（：チップを示ずつ上ハのイル）式的平１１旧
ツ１、第３図は本発明の方法によりｒ□＋・標記号を（
ス１りられた１にヂノゾを示ずウェハの模式的平面図、
第４図は本発明の方法を実施するためのプｌ」バーのｌ
ｌ！Ｋ ＋ｎ１口ＩＪｉ ｉｌｌｉ図、第５図は測定つ
Ｊ−ハのマツプを示ず１ンイ１、第６１ソ１は本発明の
応用に用いるテープのｌｌｉ’ｔ ｌ”Ｂ・１・、面図
てンｂる。 ＋０１−−スラー−ジ、１０２ ウコニハ、１０３−
プローブカー１・、１０４−プローブニー１ル、１０５
−テスター、ＨＩＧ ’−／” タフ ８Ｑ Ｒ’°包
装置、１０７ −テープ、ｌ０２ａ−基ｌｌｌ′、点、
ＩＯ２１＋、 ＩＩＩ。 １１２ 、、、、、 ｎ −１、ｎ −チップ第１図 ＋０５ 第２図 第３図 第４図 第５１″″４ Ｉ）６１’２Ｊ
Claims (1)
- ウェハに形成された集積回１／ＩＧチップのそれぞれに
独１゛巨υＥＫ Ｊｉｌｌｊ記叶をセンリ°一手段によ
り識別再開な如くに形成し、各集積回路チップの測定に
際しては、前記座標記号を読み取り、当該座標紀汀の（
＝Ｉされた集、積回路−ｆ・ツブの測定をなし、読め取
った１、−１ｐ ＋ｆｆ＋記号と前記測定の結果とをメ
モリ］°段に格納することを特徴とする集積回路チップ
の選別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16791782A JPS5957442A (ja) | 1982-09-27 | 1982-09-27 | 集積回路チツプの選別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16791782A JPS5957442A (ja) | 1982-09-27 | 1982-09-27 | 集積回路チツプの選別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5957442A true JPS5957442A (ja) | 1984-04-03 |
Family
ID=15858441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16791782A Pending JPS5957442A (ja) | 1982-09-27 | 1982-09-27 | 集積回路チツプの選別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5957442A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637156A (ja) * | 1992-07-14 | 1994-02-10 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587452A (en) * | 1978-12-26 | 1980-07-02 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1982
- 1982-09-27 JP JP16791782A patent/JPS5957442A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587452A (en) * | 1978-12-26 | 1980-07-02 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637156A (ja) * | 1992-07-14 | 1994-02-10 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100610175B1 (ko) | 반도체 장치의 제조 방법 및 칩 식별 정보의 기록 방법 | |
| US5691570A (en) | Integrated circuits having patterns of mirror images and packages incorporating the same | |
| US11669957B2 (en) | Semiconductor wafer measurement method and system | |
| KR100208111B1 (ko) | 웨이퍼를 프로파일링하고 그 위에 다이의 위치를 설정하기 위한 방법 및 장치 | |
| JPS5957442A (ja) | 集積回路チツプの選別方法 | |
| KR100716552B1 (ko) | 다이 어태치 방법 | |
| JPH065690B2 (ja) | 半導体ウエハプローブ方法 | |
| EP0580895A2 (en) | Method of mapping a tested semiconductor device | |
| JPS6139541A (ja) | 半導体装置の製造方法 | |
| JPS6247142A (ja) | 半導体装置のマ−キング法 | |
| JPH0195529A (ja) | ウエーハのテスト方法 | |
| JPS6184029A (ja) | 半導体検査装置 | |
| JPS6171691A (ja) | 分割用プリント基板の分割溝配設もれ検出方法 | |
| JPS5857780A (ja) | プリント基板の検査方法とその装置 | |
| JPS5817632A (ja) | Ｉｃチツプの選別方法 | |
| JPH01277781A (ja) | 集積回路試験装置 | |
| JP2657298B2 (ja) | 半導体ウエハの検査方法 | |
| JPS604234A (ja) | 集積回路装置 | |
| JPS6170735A (ja) | 電気測定用アライメントマ−クを有するウエハまたはチツプ | |
| JPS60103639A (ja) | ウエハチツプの選別方法 | |
| JPH10178072A (ja) | 半導体検査方法 | |
| JP2979682B2 (ja) | マップを利用した半導体装置の組立方法 | |
| JPH0471247A (ja) | 半導体ウエハの試験方法 | |
| JPH01194331A (ja) | マーキングによるダイボンディング方法 | |
| JPH0964127A (ja) | ウェーハプロービングマシン |