KR100208111B1 - 웨이퍼를 프로파일링하고 그 위에 다이의 위치를 설정하기 위한 방법 및 장치 - Google Patents

웨이퍼를 프로파일링하고 그 위에 다이의 위치를 설정하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR100208111B1
KR100208111B1 KR1019890002188A KR890002188A KR100208111B1 KR 100208111 B1 KR100208111 B1 KR 100208111B1 KR 1019890002188 A KR1019890002188 A KR 1019890002188A KR 890002188 A KR890002188 A KR 890002188A KR 100208111 B1 KR100208111 B1 KR 100208111B1
Authority
KR
South Korea
Prior art keywords
wafer
die
profiling
coordinates
circumference
Prior art date
Application number
KR1019890002188A
Other languages
English (en)
Other versions
KR890013716A (ko
Inventor
비. 스미스 쥬니어 존
Original Assignee
디. 크레이그 노들런드
휴렛트-팩카드 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디. 크레이그 노들런드, 휴렛트-팩카드 컴퍼니 filed Critical 디. 크레이그 노들런드
Publication of KR890013716A publication Critical patent/KR890013716A/ko
Application granted granted Critical
Publication of KR100208111B1 publication Critical patent/KR100208111B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/02Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness
    • G01B21/04Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness by measuring coordinates of points
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits

Abstract

내용 없음.

Description

웨이퍼를 프로파일링하고 그 위에 다이의 위치를 설정하기 위한 방법 및 장치
제1도는 본 발명의 방법에 따라 프로파일링되고 검사되는 웨이퍼의 개략 평면도.
제2도는 기준 다이가 배치된 제1도의 웨이퍼의 개략 평면도.
제3도는 본 발명에 따라 웨이퍼를 프로파일링하고 그 위에 다이의 위치를 결정하는 방법의 순서도.
* 도면의 주요부분에 대한 부호의 설명
100 : 웨이퍼 102 : 타겟 다이
105 : 플랫 110, 111 : 기준점
112 : 원주 기준점 115 : 외측 원주 에지
120 : 중심
본 발명은 일반적으로 집적 회로의 제조 및 검사 방법에 관한 것으로, 보다 상세하게는 다수의 다이를 포함하는 웨이퍼 상에 한개 이상의 개개의 집적 회로, 또는 다이(die)의 위치를 설정하기 위한 방법 및 장치에 관한 것이다.
본 발명이 관련되는 일반적인 형태의 집적 회로는 여러개의 연속 제조 및 검사 단계로 웨이퍼를 통과시킴으로써 제조된다. 웨이퍼 는 대개 거의 원형으로 되어 있고, 일반적으로 직경이 2 내지 6인치(약 5.08-15.24cm)이다. 제조 단계는 집적 회로, 또는 다이가 웨이퍼상에 형성되는 구성 단계를 포함하고, 검사 단계는 결합 다이를 식별하고 분리시키는 단계를 포함한다. 분리 단계 및 패캐징(packaging) 단계중 선적 및 장착 설비 준비시에, 동작 가능한 다이를 얻는다.
웨이퍼는 대개 수백개의 개개의 다이를 보유할 수 있다. 이 다이들 중에, 10% 내지 50% 이상의 비교적 적은 비율의 다이만이 동작되고, 나머지 다이는 결함이 있어서 사용할 수 없다. 이러한 저 수율의 이유는 제조 처리상의 매우 높은 정밀도의 요건과 기존 불순물의 레벨에 관련된다.
여러가지 시도가 검사 처리 효율을 개량시키기 위해 제시되었지만, 완전히 만족스러운 것은 없었다. 이러한 시도중의 하나는 고도 측정 장치에 관한 터너(Turner) 등의 미합중국 특허 제4,608,525호에 기술되어 있다. 이 특허 장치는 전기 감지기가 다이들 사이로 들어와서 웨이퍼 내의 완성된 다이를 검사하게 하기 위해, 웨이퍼의 윤곽을 결정하는데 공기 탐침(air probe)을 사용하는 프로파일링(profiling) 및 검사 시스템이다.
이 특허 장치는 웨이퍼의 물리적 에지의 위치를 결정하기 위해 압력 변환기를 이용한다. 다음에 라인들은 웨이퍼의 중심을 기하학적으로 결정하기 위해 이 에지들 사이에 트레이스(trace)되고, 다음에 결함 다이의 위치가 중심을 기준으로 설정된다. 이 특허 장치는 웨이퍼 프로파일의 트레이싱을 단순화시키는데 성공적이었지만, 제조 처리의 전체적인 수율을 상당히 개량시키지는 못했다.
이 특허 장치의 상대적인 비효율성은 웨이퍼 상에 기준 에지 또는 독특한 휘처(feature) 또는 다이의 위치를 설정하기 위해, 에지 감지기를 사용하는 것만 보다도 예증될 수 있다. 본 분야에 공지된 바와 같이, 에지 감지기는 일반적으로 다이의 전자 회로의 주변에 있는 도전 링을 약화시키거나 파괴시키는 것과 같이, 웨이퍼 상에 민감하게 구성된 다이에 상당한 손상을 줄 수 있다. 결과적으로, 소정의 다이가 기능적으로 검사되고, 패키징 후에, 또는 설치 후에 즉시 결함이 있게 되는 것이 일반적이다.
이러한 고유의 결함을 갖고 있지만, 그 위에 설치된 외견상 동작가능한 다이를 갖는 회로 기판의 교체는 비교적 경비가 많이 들고, 특히, 본 분야의 기술에 숙련된 기술자가 분명히 알 수 있는 이유 때문에 비효율적이다. 또한, 에지 감지기는 웨이퍼의 에지와의 순환적 영향에 기인하여 결함이 있게 될 수 있으므로, 주기적 교체 또는 보수를 필요로 할 수 있다. 이러한 보수는 제조 처리가 계속적으로 방해받고, 중단되고 지연되게 할 수 있다.
그러므로, 웨이퍼를 프로파일링하고, 그 위에 제조된 완전한 또는 독특한 다이의 위치를 정밀하게 설정하여 독특하게 식별하기 위한 새롭고 개량된 방법이 필요하다. 이 방법은 마이크로-전자 회로의 통상적인 제조 및 검사 수율을 향상시키고, 또한 웨이퍼를 프로파일하기 위한 에지 감지기의 사용, 및 효율 향상에 실질적으로 기여하지 않는 독특한 기준 점의 필요 조건이 없게 해야 한다.
검사기는 패키지될 기능 가능한 다이 뿐만 아니라 폐기되어야 하는 결함 다이를 검출하고 식별해야 하기 때문에, 웨이퍼의 전기적 검사 단계는 전체적인 제조처리에 필수적인 것이다. 통상적인 전기적 검사가 적당히 동작하게 하기 위해서, 다이의 접속점, 또는 패드는 검사기의 탐침과 정확하게 일렬 정렬되어야 한다. 이와 관련해서, 다이의 비교적 미세한 오정렬조차도 기능 가능한 다이가 오류로 결함이 있는 것으로 식별되게 하므로, 낭비적으로 폐기되게 할 수 있다.
자동 웨이퍼 탐침기는 오정렬의 위험성을 최소화시키기 위해 매우 정밀한 방식으로 검사기의 탐침 아래로 다이를 이동시키는데 전형적으로 사용된다. 검사 단계가 완료된 후에는, 동작 가능한 다이만이 선적 및 장착용으로 후속적으로 패키지되도록, 기능 가능한 다이가 결함 다이로부터 식별되어 분리되어야 한다.
통상적으로, 결함 다이는 잉크로 표시하거나 또는 스크래칭(scratching)에 의해 시각적으로 식별된다. 식별 처리는 온-라인(on-line) 또는 오프-라인(off-line)으로 행해질 수 있다. 다이가 온-라인으로 식별될 때, 결함 다이는 일반적으로 검사가 완료된 후에 즉시 스크래치되거나 잉크로 표시된다. 다이가 오프-라인으로 식별될 때, 결함 다이는 모든 다이가 분리 처리 단계로써 검사된 후에 스크래치되거나 잉크로 표시된다.
전술한 종래의 식별 처리에는 여러가지 문제점이 있다. 예를 들어, 다이의 스크래칭은 다이를 복원할 수 없게 변경되게 할 수 있다. 소정의 경우에는, 검사기의 탐침이 오정렬될 수 있고, 전체 웨이퍼가 부정확하게 표식될 수 있으며, 다이가 결함이 있는 것으로 부정확하게 식별될 수 있다. 결과적으로, 전체 웨이퍼는 거부되고, 제조 비용이 상당히 증가되며, 과중하게 고가로 된다.
잉크로 표시하는 다른 처리는 부분적으로 복원될 수 있지만, 통상적으로는 잉크가 인접한 동작 가능한 다이의 패드와 접촉하게 되어, 다이가 결함이 있게 하여 무용하게 한다. 또한, 잉크는 일반적으로 에폭시의 저부에 있으므로, 특히 비교적 고온에 노출된 후에 용이하게 제거될 수 없다. 그러므로, 웨이퍼상의 모든 다이가, 표식 처리를 개시하기 전에, 검사될 때까지 대기하는 것이 바람직하다.
그러므로, 웨이퍼상의 다이의 정확한 식별을 가능하게 하고, 마이크로-전자회로의 통상적인 제조 수율을 개량시키면서, 전술한 불리한 통상적인 시각적 표식기술의 사용이 필요없게 되는 새롭고 개량된 프로파일링 처리가 필요하다.
통상적으로, 다이의 오프-라인 식별은 거의 정확한 일렬 정렬이 검사기내의 웨이퍼 탐침기상의 웨이퍼와, 잉커내의 탐침기상의 웨이퍼 사이에 유지되는 것을 필요로 한다. 비교적 미세한 오정렬은 다이의 부정확한 표식을 발생시킬 수 있으므로, 제조 수율을 상당히 감소시킬 수 있다.
그러므로, 제조 처리의 일렬정렬 허용도를 증가시키고, 웨이퍼의 물리적 전이를 수용하는 새롭고 개량된 처리를 필요로 한다.
종래의 프로파일링 방법에 관련된 다른 문제점은 자동 웨이퍼 스탭퍼(stepper)에 의해 주변 영역내의 다이를 배제시킨다는 것이다. 이러한 주변 다이는 모서리 또는 측면부를 누락시키는 것과 같이, 구조적으로 불완전하기 때문에 일반적으로 바람직하지 않다. 그러므로, 이러한 주변 다이의 검사가 이 다이들의 적당한 기능성을 표시할 수 있지만, 이러한 다이는 설비후에 잠재적인 고 경비의 교정 단계를 방지하기 위해서 거부되어야 한다. 경계 또는 주변 다이에 관련된 부수적인 문제점은 검사 단계중에 탐침카드에 손상을 준다는 것이다.
그러므로, 웨이퍼를 프로파일링하고, 그 위에 제조된 다이의 위치를 정확하게 설정하여 독특하게 식별하기 위한 새롭고 개량된 방법을 제공하는 것이 상당히 바람직하다. 이 방법은 마이크로-전자 회로의 통상적인 제조 수율을 개량시키고, 웨이퍼를 프로파일링하거나 그 위에 다이의 위치를 정확하게 설정하기 위한 에지 감지기의 사용을 필요없게 한다.
새롭고 개량된 프로파일링 처리는 종래의 시각적 잉크 처리 및 스크래칭 표식 기술의 사용을 필요없게 하고, 검사 탐침에 손상을 주지 않고서 물리적으로 또는 전자적으로 완전히 주변 다이를 배제시켜야 한다. 본 발명의 방법은 또한 다른 제조업자로부터의 자동 웨이퍼 탐침기와 호환성이 있어야 한다.
그러므로, 본 발명의 한 목적은 웨이퍼를 프로파일링하고 그 위의 다이의 위치를 정확하게 설정하기 위한 새롭고 개량된 방법을 제공하는 것이다.
본 발명의 다른 목적은 웨이퍼 상에 제조된 다이의 위치를 정확하게 설정하여 독특하게 식별하기 위한 새롭고 개량된 프로파일링 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 종래의 시각적 잉크 처리 및 스크래칭 표식 기술을 정확한 다른 식별 기술로 가능하게 할 뿐만 아니라, 에지 감지기의 사용이 필요없는 새롭고 개량된 프로파일링 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 검사 탐침에 손상을 주지 않고서, 처리 또는 패턴 전이에 의해 발생되는 주변 다이를 배제시키는 새롭고, 개량된 프로파일링 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 다른 제조업자로부터의 자동 웨이퍼 탐침기와 호환성이 있는 새롭고 개량된 프로파일링 및 검사 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 잠재적으로 기능 가능한 드롭 아웃(drop out) 또는 기준 다이를 이용하지 않는 새롭고 개량된 프로파일링 방법을 제공하는 것이다.
요약하면, 본 발명의 상술한 목적 및 특징은 웨이퍼를 프로파일링하고, 그 위에 형성된 다이를 독특하게 식별하기 위한 새롭고 개량된 방법을 제공함으로써 실현된다. 이 방법은 선정된 좌표계에 관련해서, 웨이퍼의 원주를 따라 기준 점 셋트의 위치를 설정하는 단계를 포함한다.
다음에, 웨이퍼의 원주를 실질적으로 윤곽하고 기준점을 통과하는 가상 원의 방정식이 정의된다. 다음에 가상 원의 중심의 좌표뿐만 아니라 웨이퍼상의 임의의 기준 다이의 좌표가 가상 원의 방정식으로부터 유도된다. 후속적으로, 웨이퍼의 전체 표면은 선정된 스테핑 치수를 사용함으로써, 중심 또는 기준 다이에 관련해서 맵핑(mapping)된다.
그러므로, 웨이퍼 및 그 위에 있는 다이의 이러한 독특한 프로파일링 처리는 자동으로 수정될 수 있는 검사 처리를 제공하고, 검사기 또는 패키지상의 웨이퍼의 배향에 관계없이, 다이 식별의 정확도를 증가시킨다. 에지 감지기 사용의 제거 또는 상당한 감소는 다이의 돌발적인 손상을 최소화시키므로, 제조 처리 수율을 증가시킨다.
주변 다이의 배제는 탐침 카드에의 손상을 상당히 감소시키므로, 동작가능한 다이의 식별 부정확성을 최소화시킨다. 부수적으로, 종래의 시각적 표식 기술 및 드롭 아웃 기준 다이의 제거는 또한 집적 회로 제조 처리의 수율과 효율을 개량시키는 데에도 기여한다.
첨부한 도면을 참조하여 기술한 본 발명의 실시예의 다음 설명을 참조함으로써, 상술한 본 발명의 목적 및 특징과 그외의 다른 목적 및 특징, 및 이것들을 달성시키는 방식을 명백하게 알게 되고, 본 발명 자체를 가장 양호하게 이해할 수 있게 된다.
제1도 및 제2도는 본 발명의 처리에 따라 프로파일링되는 웨이퍼(100)을 도시한 것이다. 웨이퍼(100)은 전형적으로 원형으로 되어 있고, 상이한 크기의 1개 이상의 플랫(flat)을 갖고 있다. 가장 큰 플랫(105)는 메이저(majer) 플랫이라고 하고 너머지 비교적 작은 플랫들(도시 안됨)은 마이너(minor) 플랫이라고 한다. 메이저 플랫(105)에 대한 마이너 플랫들의 배열은 웨이퍼(100)의 구조를 식별하도록 작용한다.
제3도는 본 발명에 따라 웨이퍼를 프로파일링하고 그 위의 다이의 위치를 결정하는 방법(200)을 나타내는 순서도이다. 본 발명의 방법에서의 제1 단계(210)는 선정된 좌표 계(X,Y)에 관련하여, 각각 좌표(X1,Y1), (X2,Y2), 및 (X3,Y3)를 갖고 있는 점(100,111 및 112)와 같은 임의의 원주 기준점 셋트의 위치를 설정하는 것이다. 본 발명의 양호한 실시예에서, 이 기준점들을 웨이퍼(100)의 외부 원주 에지(115)를 따라 배치되지만, 본 분야에 숙련된 기술자는, 본 명세서의 설명을 참조한 후, 이러한 기준점들이 좌표계에 관련된 상이한 위치에 설정될 수 있다는 것을 알 수 있다. 그러나, 간단하게 하기 위하여, 기준점들은 웨이퍼의 메이저 또는 마이너 플랫들을 따라 취해지지 않는다는 것을 주지해야 한다.
단계 220에서 기준점들(110,111,112) 각각의 좌표들[(X1,Y1), (X2,Y2), (X3,Y3)]을 결정한 후, 본 프로세스의 다음 단계(230)는 원주 에지(115)를 윤곽하고, 기준점(110,111 및 112)를 통과하는 가상원의 방정식을 정의하는 것이다. 웨이퍼(110)의 외경 및 웨이퍼(100)을 이동시키는 척(chuck,도시 안됨)의 중심점을 알고 있는 경우에는, 원주 에지(115)의 방정식을 결정하는데 2개의 기준점만이 필요하다는 것을 알아야 한다. 그러므로, 제3 기준점이 좌표는 일반적으로 웨이퍼(100)의 반경이 주어지지 않을 때, 또는 측정 정확도를 증가시키기 위해서 필요하다.
다음 식(1)은 상기에 언급한 가상 원의 방정식을 나타낸 것이다.
Figure kpo00002
여기서 (a,b) 및 r은 각각 중심(120)의 좌표, 및 원주 에지(115)를 통과하는 원의 반경을 나타낸다.
원주 에지(115)의 방정식이 결정될 때, 중심(120)의 좌표 a 및 b가 좌표계에 관련하여 유도된다. 보통, 반경 r의 값을 모르고 있을 때, 이것은 이에 기준점(110,111 및 112)의 좌표(X1,Y1), (X2,Y2) 및 (X3,Y3)를 간단히 대입시킴으로써, 방정식(1)로부터 유도될 수 있다. 방정식(1)을 풀면, a,b 및 r의 값은 다음과 같이 나타난다.
Figure kpo00003
Figure kpo00004
Figure kpo00005
그 다음, 중심(120)의 좌표(a,b)가 정의될 때, 단계 240에서, 웨이퍼(100) 상에 용이하게 설정되는 임의의 타겟 다이(102)의 좌표(X4,Y4)가 좌표계에 대해 상대적으로 결정된다. 그 다음, 단계 250에서, 선정된 스테핑 치수를 사용하여, 다음에 웨이퍼(100)이 전체적으로 맵핑된다. 결과적으로, 웨이퍼(100)상의 소정의 다이의 좌표는, 좌표계에 관련된 웨이퍼의 재배치 배향 및 전이, 또는 웨이퍼(100) 상의 다이 패턴의 전이에 관계없이, 고정확도로 설정될 수 있다.
그러므로, 본 발명의 프로파일링 처리는 웨이퍼(100)뿐만 아니라 다른 웨이퍼들이 독특하게 맵핑되게 한다. 결과적으로, 웨이퍼상의 각각의 다이는 종래의 에지 감지기들 또는 시각적 표식 기술을 사용하지 않고서, 정확하게 식별될 수 있다. 또한, 주변 다이는 검사 탐침에 최소로 손상을 주거나 전혀 손상을 주지 않고서 배제될 수 있다. 본 발명의 방법은 다른 제조업자로부터의 자동 웨이퍼 탐침기와 거의 보편적으로 호환성이 있으므로, 잠재적으로 동작가능한 드롭 아웃 다이를 불필요하게 희생시키지 않는다.
필요한 계산을 수행시키고, 프로파일링 처리를 제어하기 위해 컴퓨터(도시 안됨)가 사용될 수 있다.
다음의 소프트웨어 프로그램은 본 발명의 프로파일링 처리를 수행시키기 위해 컴퓨터에 의해 사용될 수 있다.
Figure kpo00006
Figure kpo00007
Figure kpo00008
Figure kpo00009
본 발명의 특정한 실시예에 대해 기술하였지만, 여러가지의 상이한 수정이 가능하고, 첨부된 특허 청구의 진정한 원리 및 범위내에서 고려될 수 있다는 것을 이해할 수 있다. 그러므로, 본 발명은 본 명세서에 제시된 요약 또는 설명에 의해 제한되지 않는다.

Claims (8)

  1. 다수의 다이(die)가 형성된 웨이퍼(100)의 표면을 프로파일링하는 방법에 있어서, 선정된 좌표계에 대하여, 웨이퍼(100)의 원주(115)를 따라 한 세트의 2개의 기준점(110,111)을 설정하는 단계; 상기 기준점들의 좌표[(X1,Y1),(X2,Y2)]를 결정하는 단계; 선정된 원의 반경 및 중심점(a predetermined circle radius and center point)에 기초하여, 상기 기준점들의 좌표를 통과하는 상기 웨이퍼의 원주의 방정식을 정의하는 단계; 상기 웨이퍼의 방정식에 관련하여, 상기 웨이퍼 상의 임의의 타겟 다이(102)의 좌표(X4,Y4)를 설정하는 단계; 및 선정된 스테핑 치수(stepping dimentions)를 사용함으로써, 웨이퍼의 물리적 위치 및 치수에 기초한 다이 그리드(grid)로 상기 웨이퍼의 전표면을 맵핑하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 프로파일링 방법.
  2. 제1항에 있어서, 상기 웨이퍼는 실질적으로 원형인 원주를 갖고 있고, 상기 원주의 방정식을 정의하는 단계는 상기 웨이퍼의 원주를 구획하는(contour) 가상원의 방정식을 정의하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 프로파일링 방법.
  3. 제2항에 있어서, 상기 기준점 설정 단계는 2개의 기준 원주점(110,111)의 좌표를 결정하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 프로파일링 방법.
  4. 제3항에 있어서, 실질적으로 원형인 상기 웨이퍼의 원주의 중심(120)의 좌표(a,b)를 결정하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 프로파일링 방법.
  5. 제4항에 있어서, 상기 타겟 다이(102)의 좌표를 설정하는 단계를 선정된 스테핑 치수를 이용하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 프로파일링 방법.
  6. 제5항에 있어서, 상기 웨이퍼의 반경(r)을 계산하기 위해 제3 원주점(112)의 좌표를 결정하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 프로파일링 방법.
  7. 제4항에 있어서, 미리 선택된 원주 다이를 제외시키는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 프로파일링 방법.
  8. 제5항에 있어서, 상기 웨이퍼는 1개 이상의 메이저 플랫(major flat; 102)을 포함하며, 상기 기준점들은 상기 메이저 플랫 상에 위치하지 않는 것을 특징으로 하는 웨이퍼 프로파일링 방법.
KR1019890002188A 1988-02-25 1989-02-24 웨이퍼를 프로파일링하고 그 위에 다이의 위치를 설정하기 위한 방법 및 장치 KR100208111B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/160,231 US4914601A (en) 1988-02-25 1988-02-25 Method for profiling wafers and for locating dies thereon
US160231 1988-02-25

Publications (2)

Publication Number Publication Date
KR890013716A KR890013716A (ko) 1989-09-25
KR100208111B1 true KR100208111B1 (ko) 1999-07-15

Family

ID=22576057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890002188A KR100208111B1 (ko) 1988-02-25 1989-02-24 웨이퍼를 프로파일링하고 그 위에 다이의 위치를 설정하기 위한 방법 및 장치

Country Status (4)

Country Link
US (1) US4914601A (ko)
EP (1) EP0329838A3 (ko)
JP (1) JPH01253247A (ko)
KR (1) KR100208111B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04237383A (ja) * 1991-01-22 1992-08-25 Matsushita Electric Ind Co Ltd 二次元画像処理における円弧近似方法
US5561606A (en) * 1991-08-30 1996-10-01 Nikon Corporation Method for aligning shot areas on a substrate
JP2840801B2 (ja) * 1992-12-01 1998-12-24 セイコーインスツルメンツ株式会社 座標変換係数の自動設定方法
JP3526385B2 (ja) * 1997-03-11 2004-05-10 株式会社東芝 パターン形成装置
US5933351A (en) * 1997-11-12 1999-08-03 Texas Instruments Incorporated System and method for locating dies cut from a silicon wafer on a wafer table
SG99277A1 (en) * 1998-02-05 2003-10-27 Texas Instr Singapore Pte Ltd Partial semionductor wafer processing with multiple cuts of random sizes
US6156625A (en) * 1998-03-07 2000-12-05 Texas Instruments Incorporated Partial semiconductor wafer processing using wafermap display
US6374149B1 (en) * 1998-05-18 2002-04-16 Texas Instruments Incorporated System and method for determining the center of a wafer on a wafer table
US6247853B1 (en) * 1998-05-26 2001-06-19 International Business Machines Corporation Incremental method for critical area and critical region computation of via blocks
FR2790868B1 (fr) * 1999-03-11 2001-06-08 St Microelectronics Sa Procede et dispositif pour degager une marque de surface d'une plaquette de circuit integre
US6380000B1 (en) * 1999-10-19 2002-04-30 Texas Instruments Incorporated Automatic recovery for die bonder wafer table wafermap operations
US6440821B1 (en) * 2001-02-14 2002-08-27 Advanced Micro Devices, Inc. Method and apparatus for aligning wafers
US6895359B2 (en) * 2002-11-25 2005-05-17 Mitutoyo Corporation Workpiece coordinate system origin setting method, workpiece coordinate system origin setting program and workpiece coordinate system origin setting device of a surface property measuring machine
CN110308384B (zh) * 2019-07-11 2020-09-18 电子科技大学 基于圆模型和神经网络的模拟电路故障诊断方法
CN112729214B (zh) * 2020-11-27 2022-06-14 成都飞机工业(集团)有限责任公司 一种基于试验数据修正基准点坐标的测量方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237819B2 (ko) * 1973-05-18 1977-09-26
US4473750A (en) * 1980-07-25 1984-09-25 Hitachi, Ltd. Three-dimensional shape measuring device
JPS609347B2 (ja) * 1981-08-31 1985-03-09 日本インタ−ナショナル整流器株式会社 半導体ウエハの周辺欠けペレットを分離する方法
JPS60207348A (ja) * 1984-03-31 1985-10-18 Toshiba Seiki Kk ウエハ中心の検出装置
US4732485A (en) * 1985-04-17 1988-03-22 Olympus Optical Co., Ltd. Optical surface profile measuring device
US4748335A (en) * 1985-04-19 1988-05-31 Siscan Systems, Inc. Method and aparatus for determining surface profiles
JPS61276228A (ja) * 1985-05-30 1986-12-06 Nec Corp ペレツト外観検査デ−タ管理方法
US4707610A (en) * 1985-07-03 1987-11-17 Siscan Systems, Inc. Method and apparatus for measuring surface profiles
JPS6265436A (ja) * 1985-09-18 1987-03-24 Tokyo Sokuhan Kk ダイボンダにおけるウエハ−位置制御方法
US4750141A (en) * 1985-11-26 1988-06-07 Ade Corporation Method and apparatus for separating fixture-induced error from measured object characteristics and for compensating the measured object characteristic with the error, and a bow/warp station implementing same

Also Published As

Publication number Publication date
EP0329838A3 (en) 1990-02-28
JPH01253247A (ja) 1989-10-09
KR890013716A (ko) 1989-09-25
US4914601A (en) 1990-04-03
EP0329838A2 (en) 1989-08-30

Similar Documents

Publication Publication Date Title
KR100208111B1 (ko) 웨이퍼를 프로파일링하고 그 위에 다이의 위치를 설정하기 위한 방법 및 장치
CA2259659C (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
JPS6362245A (ja) ウエハプロ−バ
WO1998001745A9 (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
CN1080927C (zh) 检测晶片缺陷的方法
KR20080072388A (ko) 식별 영역을 이용하여 정상 다이를 선별하는 방법
US7355422B2 (en) Optically enhanced probe alignment
CN109073991B (zh) 在测量桌上检测掩模夹具的位置的方法
CN110197797B (zh) 一种缺陷检测用标准片
US5124931A (en) Method of inspecting electric characteristics of wafers and apparatus therefor
US4966520A (en) Method of positioning objects to be measured
JP2005150224A (ja) プローブ情報を用いた半導体検査装置及び検査方法
US6423555B1 (en) System for determining overlay error
US6255827B1 (en) Search routine for 2-point electrical tester
JPH065690B2 (ja) 半導体ウエハプローブ方法
US4893396A (en) Method of setting up apparatus for handling electrical or electronic components
JPH0645428A (ja) 半導体装置の製造方法
US20240096675A1 (en) Substrate for carrying wafer
JPH0715919B2 (ja) 半導体ウエハプロ−バ装置
KR101367193B1 (ko) 콜렛의 수평도 및 압력 검사 방법
JPS6049643A (ja) ウエハ検査装置
KR200156141Y1 (ko) 프로빙 검증 칩이 구비된 웨이퍼
JPH0256812B2 (ko)
JP2726651B2 (ja) 不良素子へのマーキング方法
JPH05136249A (ja) ウエーハの自動位置合わせ装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
S901 Examination by remand of revocation
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee