JPS60103639A - ウエハチツプの選別方法 - Google Patents
ウエハチツプの選別方法Info
- Publication number
- JPS60103639A JPS60103639A JP21225383A JP21225383A JPS60103639A JP S60103639 A JPS60103639 A JP S60103639A JP 21225383 A JP21225383 A JP 21225383A JP 21225383 A JP21225383 A JP 21225383A JP S60103639 A JPS60103639 A JP S60103639A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- chips
- mark
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/54466—Located in a dummy or reference die
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体ウェハチップ（以下ウェハチップとい
う）の製造工程において、具体的にはウェハ表面に形成
された複数個のウェハチップに対し個々に電気的特性試
験を行った後、その試験結果にもとづいて良、不良チッ
プを認識し選別する方法に関するものである。
う）の製造工程において、具体的にはウェハ表面に形成
された複数個のウェハチップに対し個々に電気的特性試
験を行った後、その試験結果にもとづいて良、不良チッ
プを認識し選別する方法に関するものである。
先ず、本発明の選別方法が適用できる一般的な半導体集
積回路の製造工程について述べると、一枚のウェハ表面
に複数個のウェハチップを形成し、各ウェハチップの電
気的特性試験を行い、選別した良品ウェハチップを取出
してパッケージ内に収納し、ワイヤボンディングで配線
することにより半導体集積回路として完成する。
積回路の製造工程について述べると、一枚のウェハ表面
に複数個のウェハチップを形成し、各ウェハチップの電
気的特性試験を行い、選別した良品ウェハチップを取出
してパッケージ内に収納し、ワイヤボンディングで配線
することにより半導体集積回路として完成する。
上記工程におけるウェハチップの選別方法について言え
ば、従来各ウェハチップの試験結果をウェハマツプとし
て記録し、記録された情報にもとづいて対応する不良チ
ップに不良マークを付加し、この不良マークを利用して
選別するものであった。すなわちこの不良マークを付加
したウェハチップと」二記ウェハマツプとの間の位置合
わせを行うことにより、ウェハチップの位置を認識し、
選別装置にて選別するのである。
ば、従来各ウェハチップの試験結果をウェハマツプとし
て記録し、記録された情報にもとづいて対応する不良チ
ップに不良マークを付加し、この不良マークを利用して
選別するものであった。すなわちこの不良マークを付加
したウェハチップと」二記ウェハマツプとの間の位置合
わせを行うことにより、ウェハチップの位置を認識し、
選別装置にて選別するのである。
従来、上述のウェハマツプとウェハチップとの間の位置
合わせの方法としては２タイプあった。
合わせの方法としては２タイプあった。
イ、先ず、当初からウェハ表面に基点パターンを設けら
れている半導体ウェハの場合、基点パターンを中心にし
てウェハマツプの所定のアドレスと位置合わせを行い、
ウェハ表面のすべて３− のウェハチップの試験結果をウェハマツプに記録して、
マツプデータファイル（試験結果情報）とする。このマ
ツプデータファイルにもとづき、基点パターンを中心と
する座標上の対応する不良チップに不良マークを付加し
、この不良マークを検出したか否かによりウェハチップ
の選別を行う。
れている半導体ウェハの場合、基点パターンを中心にし
てウェハマツプの所定のアドレスと位置合わせを行い、
ウェハ表面のすべて３− のウェハチップの試験結果をウェハマツプに記録して、
マツプデータファイル（試験結果情報）とする。このマ
ツプデータファイルにもとづき、基点パターンを中心と
する座標上の対応する不良チップに不良マークを付加し
、この不良マークを検出したか否かによりウェハチップ
の選別を行う。
上記従来例イの方法は、より詳細には第１図に示すよう
に分離前でかつ基点パターンダが存在しているウェハ／
において、この基点パターンダを検出器で検出し、ウェ
ハマツプ領域Ｍの座標（Ｘｍ、Ｙｍ）に記録することに
より、ウェハチップ２とウェハマツプとを位置合わせす
る。
に分離前でかつ基点パターンダが存在しているウェハ／
において、この基点パターンダを検出器で検出し、ウェ
ハマツプ領域Ｍの座標（Ｘｍ、Ｙｍ）に記録することに
より、ウェハチップ２とウェハマツプとを位置合わせす
る。
その後先頭となる所定のウエハチッ、プρ′を試験する
位置まで移動させ、そのウェハチップ−′から列方向に
走査して順次試験を行う。その際各座標に対応する領域
を有するウェハマツプ上においても同様に、前記試験結
果と対応する座標の領域に記録していく。このウェハマ
ツプ領域の座標にすべてのウェハチップｄの試験結果４
− を記録したデータが、マツプデータと呼ばれるものであ
る。このマツプデータによる各ウェハチップ−の試験結
果をもとにして再度ウェハ／の基点パターンダを検出し
、既に記録した上記ウェハマツプ領域Ｍと位置合わせを
行った上で、ウェハ／の基点パターンダを中心とする座
標に従って走査し、当該ウェハチップｄが不良チップで
ある場合に不良マークを付する。
位置まで移動させ、そのウェハチップ−′から列方向に
走査して順次試験を行う。その際各座標に対応する領域
を有するウェハマツプ上においても同様に、前記試験結
果と対応する座標の領域に記録していく。このウェハマ
ツプ領域の座標にすべてのウェハチップｄの試験結果４
− を記録したデータが、マツプデータと呼ばれるものであ
る。このマツプデータによる各ウェハチップ−の試験結
果をもとにして再度ウェハ／の基点パターンダを検出し
、既に記録した上記ウェハマツプ領域Ｍと位置合わせを
行った上で、ウェハ／の基点パターンダを中心とする座
標に従って走査し、当該ウェハチップｄが不良チップで
ある場合に不良マークを付する。
次に、各ウェハチップ−毎に切断し分離する。
ここで分離とは、ウェハ／をスクライブした時に各ウェ
ハチップノに分かれはするが、依然として元のウェハ／
の原形をとどめるような配列で整然と並んでいることを
意味する。すなわちウェハチップ群は、ウェハ／のとき
と各ウェハチップフに分離したときと同じ配列である。
ハチップノに分かれはするが、依然として元のウェハ／
の原形をとどめるような配列で整然と並んでいることを
意味する。すなわちウェハチップ群は、ウェハ／のとき
と各ウェハチップフに分離したときと同じ配列である。
最後に不良マークを付した不良チップを検出器で検出し
た後、良品のウェハチップｄのみを取出す。
た後、良品のウェハチップｄのみを取出す。
口、次の例においては、ウェハ表面の複数個のウェハチ
ップｄの各列の先頭のウェハチップａ”に、基点位置を
示すマークＪを付し、先頭ウェハチップ６２＃を基点パ
ターンと決める。この基点パターンとしてのマーク５を
中心として各列毎の領域を有するウェハマツプとの位置
合わせを行う。このとき位置合わせを行うのは、先頭ウ
ェハチップ−”にマーク６を付した列のみである。その
後ウェハ／表面のすべてのウェハチップ」の試験結果を
、各列毎に順次ウェハマツプに記録し、マツプデータフ
ァイルとする。マーク３を中心とする座標において、上
記マツプデー・−タフアイルに対応した不良チップは、
不良マークを付されることなく直接マツプデータファイ
ルの記録情報にもとづいて取出しアーム、例えば真空圧
アームにより選別される。
ップｄの各列の先頭のウェハチップａ”に、基点位置を
示すマークＪを付し、先頭ウェハチップ６２＃を基点パ
ターンと決める。この基点パターンとしてのマーク５を
中心として各列毎の領域を有するウェハマツプとの位置
合わせを行う。このとき位置合わせを行うのは、先頭ウ
ェハチップ−”にマーク６を付した列のみである。その
後ウェハ／表面のすべてのウェハチップ」の試験結果を
、各列毎に順次ウェハマツプに記録し、マツプデータフ
ァイルとする。マーク３を中心とする座標において、上
記マツプデー・−タフアイルに対応した不良チップは、
不良マークを付されることなく直接マツプデータファイ
ルの記録情報にもとづいて取出しアーム、例えば真空圧
アームにより選別される。
これを第２図にもとづいて詳述すると、第２図（ａ）に
おいて各列の先頭のウェハチップ、２＃にインクを付し
てマーキングする。同時にこのマークＪの座標を第２図
（ｂ）に示すようにウェハマツプ上に基点パターンとし
て記録し、その後同じ列のウェハチップρに対して順次
試験を行い、その試験結果をウェハマツプに順次記録す
る。当該列が終わると次の列に移り、再び先頭ウェハチ
ップ−“にマーキングを行ってウェハマツプ領域Ｍへの
マーキング情報の書込み、ウェハチップ４の試験、試験
結果のウェハマツプへの記録を順次行う。
おいて各列の先頭のウェハチップ、２＃にインクを付し
てマーキングする。同時にこのマークＪの座標を第２図
（ｂ）に示すようにウェハマツプ上に基点パターンとし
て記録し、その後同じ列のウェハチップρに対して順次
試験を行い、その試験結果をウェハマツプに順次記録す
る。当該列が終わると次の列に移り、再び先頭ウェハチ
ップ−“にマーキングを行ってウェハマツプ領域Ｍへの
マーキング情報の書込み、ウェハチップ４の試験、試験
結果のウェハマツプへの記録を順次行う。
次に各ウェハチップ−毎に切断し７、イと同じ状態に分
離する。その後チップ選別装置を第２図（ｂ）の矢印７
に沿って移動させる。選別装置がマーキングしたウェハ
チップΩ“を検出した時、そのウェハチップ−“の位置
とウェハマツプ上のマーキング情報部分とを対応させて
同期をとる。そしてその列についてウェハマツプ」二の
試験結果により順次ウェハチップを選別する。
離する。その後チップ選別装置を第２図（ｂ）の矢印７
に沿って移動させる。選別装置がマーキングしたウェハ
チップΩ“を検出した時、そのウェハチップ−“の位置
とウェハマツプ上のマーキング情報部分とを対応させて
同期をとる。そしてその列についてウェハマツプ」二の
試験結果により順次ウェハチップを選別する。
以上の２タイプ中、前者の方法においてはウェハ試験装
置（いわゆるプローバ）で試験を行う際に、ウェハマツ
プとウェハチップρとの位置合わせのために基点パター
ンが存在する必要があり、ウェハ表面上において前記基
点パターンのないウェハ、およびウェハ自体が何らかの
衝７− 撃で割れて基点パターンが欠けたウェハの場合には、正
確なチップ選別ができない。
置（いわゆるプローバ）で試験を行う際に、ウェハマツ
プとウェハチップρとの位置合わせのために基点パター
ンが存在する必要があり、ウェハ表面上において前記基
点パターンのないウェハ、およびウェハ自体が何らかの
衝７− 撃で割れて基点パターンが欠けたウェハの場合には、正
確なチップ選別ができない。
また今日では前工程の進歩によって、基本パターンとし
てのウェハチップｄが存在しない場合が多く、また更に
ウェハ／の大口径化により割れたウェハ／の救済も重要
である。後者の方法においては、ウェハ試験装置で試験
を行う際のウェハマツプとウェハチップ−との位置合わ
せのために、ウェハ表面上で各ウェハチップ列の先頭ウ
ェハチップ、２″′に対し基点パターンのマーキングを
行う。しかしながらウェハ径の大口径化に伴い、含まれ
るウェハチップの数が増加するために、当然マーキング
を施す回数も増すことになる。更にこれはとりもなおさ
ず、各ウェハチップ列の先頭ウェハチップ、２＃が正常
であっても、位置合わせの基点パターンとするためにマ
ーキングを行って不良チップ化するということであり、
大変不経済である。またマーキングを施す時間および各
列の先頭ウェハチップを検出する時間を要し、時間的損
失が大きく、＝８− ひいては単価の高騰につながる。
てのウェハチップｄが存在しない場合が多く、また更に
ウェハ／の大口径化により割れたウェハ／の救済も重要
である。後者の方法においては、ウェハ試験装置で試験
を行う際のウェハマツプとウェハチップ−との位置合わ
せのために、ウェハ表面上で各ウェハチップ列の先頭ウ
ェハチップ、２″′に対し基点パターンのマーキングを
行う。しかしながらウェハ径の大口径化に伴い、含まれ
るウェハチップの数が増加するために、当然マーキング
を施す回数も増すことになる。更にこれはとりもなおさ
ず、各ウェハチップ列の先頭ウェハチップ、２＃が正常
であっても、位置合わせの基点パターンとするためにマ
ーキングを行って不良チップ化するということであり、
大変不経済である。またマーキングを施す時間および各
列の先頭ウェハチップを検出する時間を要し、時間的損
失が大きく、＝８− ひいては単価の高騰につながる。
この発明は従来例の上記欠点を除去することを目的とし
、先ず第１番目の発明は、ウェハ表面に複数個のウェハ
チップを形成し、各ウェハチップの試験を行って得た良
、不良の試験結果情報によりウェハチップの選別を行う
方法において、 （ａ）ウェハ試験装置、マーキング装置、認識装置、ウ
ェハチップ選５５１１装置を使用し；（ｂ）ウェハ試験
に際し、ウェハ表面に複数個あるウェハチップ群の一個
に対して基点位置としてのマークを付加し； （ｃ）前記ウェハ表面に付加されたマークを認識装置で
認識し、そのウェハマツプ領域に記録し； （ｄ）基点ウェハチップ以外の各ウェハチップは、対応
するウェハマツプの領域と同期をとりながら該ウェハチ
ップの試験結果をウェハマツプの領域内に順次記録し； （ｅ）前記ウェハをスクライブする前に、ウェハマツプ
領域内に記録されているマツプデータ情報により、認識
装置で基点位置を認識し、マーキング装置で不良マーク
を付加したのち前記ウェハをスクライブし、ウェハチッ
プ選別装置で不良マークを検知して良品チップを取出す
； ことを特徴とするものである。
、先ず第１番目の発明は、ウェハ表面に複数個のウェハ
チップを形成し、各ウェハチップの試験を行って得た良
、不良の試験結果情報によりウェハチップの選別を行う
方法において、 （ａ）ウェハ試験装置、マーキング装置、認識装置、ウ
ェハチップ選５５１１装置を使用し；（ｂ）ウェハ試験
に際し、ウェハ表面に複数個あるウェハチップ群の一個
に対して基点位置としてのマークを付加し； （ｃ）前記ウェハ表面に付加されたマークを認識装置で
認識し、そのウェハマツプ領域に記録し； （ｄ）基点ウェハチップ以外の各ウェハチップは、対応
するウェハマツプの領域と同期をとりながら該ウェハチ
ップの試験結果をウェハマツプの領域内に順次記録し； （ｅ）前記ウェハをスクライブする前に、ウェハマツプ
領域内に記録されているマツプデータ情報により、認識
装置で基点位置を認識し、マーキング装置で不良マーク
を付加したのち前記ウェハをスクライブし、ウェハチッ
プ選別装置で不良マークを検知して良品チップを取出す
； ことを特徴とするものである。
また第２番目の発明は、ウェハ表面に複数個のウェハチ
ップを形成し、各ウェハチップの試験を行って得た良、
不良の試験結果情報によりウェハチップの選別を行う方
法において、（ａ）ウェハ試験装置、認識装置、ウェハ
チップ選別装置を使用し； （ｂ）ウェハ試験に際し、ウェハ表面に複数個あるウェ
ハチップ群の一個に対して基点位置としてのマークを付
加し； （ｃ）前記ウェハ表面に付加されたマークを認識装置で
認識し、そのウェハマツプ領域に記録し； （ｄ）基点ウェハチップ以外の各ウェハチップは、対応
するウェハマツプの領域と同期をとりながら該ウェハチ
ップの試験結果をウェハマツプの領域内に順次記録し； （ｅ）前記ウェハをスクライブした後、ウェハマツプ領
域内に記録されているマツプデータ情報により、認識装
置で基点位置を認識し、当該マツプデータ情報によりウ
ェハチップ選別装置で良品チップを取り出す： ことを特徴とするものである。
ップを形成し、各ウェハチップの試験を行って得た良、
不良の試験結果情報によりウェハチップの選別を行う方
法において、（ａ）ウェハ試験装置、認識装置、ウェハ
チップ選別装置を使用し； （ｂ）ウェハ試験に際し、ウェハ表面に複数個あるウェ
ハチップ群の一個に対して基点位置としてのマークを付
加し； （ｃ）前記ウェハ表面に付加されたマークを認識装置で
認識し、そのウェハマツプ領域に記録し； （ｄ）基点ウェハチップ以外の各ウェハチップは、対応
するウェハマツプの領域と同期をとりながら該ウェハチ
ップの試験結果をウェハマツプの領域内に順次記録し； （ｅ）前記ウェハをスクライブした後、ウェハマツプ領
域内に記録されているマツプデータ情報により、認識装
置で基点位置を認識し、当該マツプデータ情報によりウ
ェハチップ選別装置で良品チップを取り出す： ことを特徴とするものである。
すなわち本発明は複数個のウェハチップを表面に形成し
たウェハに対し、当初ウェハ表面に位置合わせ用の基点
パターンが設けられていないウェハでも試験を行って選
別することができ、試験に際してウェハ表面に位置合わ
せ用の基点パターンを１個のみ付し、ウェハチップの良
。
たウェハに対し、当初ウェハ表面に位置合わせ用の基点
パターンが設けられていないウェハでも試験を行って選
別することができ、試験に際してウェハ表面に位置合わ
せ用の基点パターンを１個のみ付し、ウェハチップの良
。
不良を認識して記録し、記録されたマツプデータをもと
にウェハチップの選別を行うようにしたものである。
にウェハチップの選別を行うようにしたものである。
以下図面に基いて本発明の一実施例を説明する。第３図
■の（ａ）、 （ｂ）及び■の（ａ）、（ｂ）によ１１
− リウエハチップーの試験結果の記録方法と、記録された
マツプデータにもとづいてウェハチップの選別を行う方
法について説明する。
■の（ａ）、 （ｂ）及び■の（ａ）、（ｂ）によ１１
− リウエハチップーの試験結果の記録方法と、記録された
マツプデータにもとづいてウェハチップの選別を行う方
法について説明する。
先ずウェハチップｄの試験結果の記録方法について説明
する。第３図■の（ａ）に示すごとく、各ウェハチップ
−の試験結果をウェハマツプ領域内に順序良く記録させ
るため、各ウェハチップ−と対応するウェハマツプ領域
とが同期となる必要がある。その目的のためにウェハ表
面上の所定のウェハチップに基点マーク６を付し、基点
パターン乙と決める。次に第３図■（ａ）に示すように
、ウェハ試験装置のウェハ／上の移動を軌跡７に従って
行う。勿論横方向の軌跡でも良い。その際第３図■（ｂ
）に示すように先ず、基点パターン乙を検出してウェハ
マツプにマーキング情報Ｍを記録する。このマーキング
情報Ｍを基点として各ウェハチップノに対し順次試験を
行い、その試験結果を例えば良品チップＰ、不良チップ
Ｆのように順次ウェハマツプ領域に記録する。ここで記
録されたものが第３図■（ｂ）１２− に示したマツプデータである。
する。第３図■の（ａ）に示すごとく、各ウェハチップ
−の試験結果をウェハマツプ領域内に順序良く記録させ
るため、各ウェハチップ−と対応するウェハマツプ領域
とが同期となる必要がある。その目的のためにウェハ表
面上の所定のウェハチップに基点マーク６を付し、基点
パターン乙と決める。次に第３図■（ａ）に示すように
、ウェハ試験装置のウェハ／上の移動を軌跡７に従って
行う。勿論横方向の軌跡でも良い。その際第３図■（ｂ
）に示すように先ず、基点パターン乙を検出してウェハ
マツプにマーキング情報Ｍを記録する。このマーキング
情報Ｍを基点として各ウェハチップノに対し順次試験を
行い、その試験結果を例えば良品チップＰ、不良チップ
Ｆのように順次ウェハマツプ領域に記録する。ここで記
録されたものが第３図■（ｂ）１２− に示したマツプデータである。
次に記録されたマツプデータにもとづいてウェハチップ
の選別を行う方法について説明する。
の選別を行う方法について説明する。
この選別方法には２通りあり、
イ、ウェハチップρに不良マークを付し、この不良マー
ク６を検出する選別する方式と、口、マツプデータの記
録にもとづいて取り出し装置が働いて選別する選別方式
、 である。
ク６を検出する選別する方式と、口、マツプデータの記
録にもとづいて取り出し装置が働いて選別する選別方式
、 である。
先ず不良マークを付した方式について説明する。第４図
の（ａ）、 （ｂ）に示すようにマツプデータのマーキ
ング情報Ｍと、ウェハ表面上にマーキングされた基点パ
ターンとなるマークｊを検出し、両者の同期をとって位
置合わせをする。
の（ａ）、 （ｂ）に示すようにマツプデータのマーキ
ング情報Ｍと、ウェハ表面上にマーキングされた基点パ
ターンとなるマークｊを検出し、両者の同期をとって位
置合わせをする。
次に第４図■（ａ）、（ｂ）に示すととくウェハ試験装
置にて記録されたマツプデータにもとづいて、マーキン
グ装置で不良チップに不良マーク８を付する。ここで不
良マーク８を付する機構をイン力（又はマーカ）と呼ぶ
。その後第４図■に示すようにウェハをウェハチップλ
にスクライブし、ウェハチップ群が未だウェハ状態時と
同じ配列のままで分離する。したがって各ウェハチップ
−はどの位置のものを取り出すことができ、しかも不良
チップには不良マークが付されているため、検出器によ
り各ウェハチップρの表面を検出して確認しながら第４
図■に示すように良品チップを取り出す。
置にて記録されたマツプデータにもとづいて、マーキン
グ装置で不良チップに不良マーク８を付する。ここで不
良マーク８を付する機構をイン力（又はマーカ）と呼ぶ
。その後第４図■に示すようにウェハをウェハチップλ
にスクライブし、ウェハチップ群が未だウェハ状態時と
同じ配列のままで分離する。したがって各ウェハチップ
−はどの位置のものを取り出すことができ、しかも不良
チップには不良マークが付されているため、検出器によ
り各ウェハチップρの表面を検出して確認しながら第４
図■に示すように良品チップを取り出す。
次にマツプデータの記録にもとづいて取り出し装置が働
いて選別する方式について説明する。
いて選別する方式について説明する。
マツプデータは不良チップ、良品チップがそれぞれ記録
されているので良品チップのみを取り出し装置のアーム
を介して取り出すことができる。勿論不良チップの位置
がＸＹ座標で決められているため、取り出し装置のアー
ムをＸＹ座標で動かすことにより取り出すことができる
意味である。
されているので良品チップのみを取り出し装置のアーム
を介して取り出すことができる。勿論不良チップの位置
がＸＹ座標で決められているため、取り出し装置のアー
ムをＸＹ座標で動かすことにより取り出すことができる
意味である。
詳しく述べると第３図■から■でウェハチップ−の試験
結果がウェハマツプ領域に記録されている。すなわち、
当該ウェハのマツプデータとして第３図■の（ｂ）に記
録されている。次に第５図のごとく、ウェハをウェハチ
ップｄ毎にスクライブし、ウェハ／を分離させる。この
ときのウェハチップ群の配列は、未だウェハ状態時の配
列と同じであるが、−各ウェハチップｄのどこのウェハ
チップρもそれぞれ単体で取り出すことができるように
なっている。その後マツプデータのマーキング情報Ｍと
ウェハ表面上の基点パターンにするために付した基点マ
ーク６を検出装置で検出し、第５図■のように同期をと
り、位置合わせする。次に■に示すように。
結果がウェハマツプ領域に記録されている。すなわち、
当該ウェハのマツプデータとして第３図■の（ｂ）に記
録されている。次に第５図のごとく、ウェハをウェハチ
ップｄ毎にスクライブし、ウェハ／を分離させる。この
ときのウェハチップ群の配列は、未だウェハ状態時の配
列と同じであるが、−各ウェハチップｄのどこのウェハ
チップρもそれぞれ単体で取り出すことができるように
なっている。その後マツプデータのマーキング情報Ｍと
ウェハ表面上の基点パターンにするために付した基点マ
ーク６を検出装置で検出し、第５図■のように同期をと
り、位置合わせする。次に■に示すように。
ウェハ試験装置に記録されたマツプデータに基づき、取
出し装置のアーム、例えば先端に真空圧バットを有する
ピンセットを、Ｘ、Ｙ軸方向に駆動して良品チップを取
り出し、選別する。
出し装置のアーム、例えば先端に真空圧バットを有する
ピンセットを、Ｘ、Ｙ軸方向に駆動して良品チップを取
り出し、選別する。
以上のようにすることによって、ウェハ表面上に基点パ
ターンのないウェハチップ−でも試験をすることができ
る。またウェハがなんらかの衝撃により割れて基点パタ
ーンがなくなったとしても、新らたに基点マークをただ
１点施して基点パターンとすることにより迅速に試験す
１５− ることができるので経済的である。すなわち従来は正常
なウェハチップの各列に必ず１個の基点パターンを形成
しており、ウェハサイズが大きくなればなるほど多くの
基点パターンが必要であったが、本発明ではウェハ表面
上に設けたただ１個の基点パターンを用いて位置合わせ
をしているので、大変経済的である。
ターンのないウェハチップ−でも試験をすることができ
る。またウェハがなんらかの衝撃により割れて基点パタ
ーンがなくなったとしても、新らたに基点マークをただ
１点施して基点パターンとすることにより迅速に試験す
１５− ることができるので経済的である。すなわち従来は正常
なウェハチップの各列に必ず１個の基点パターンを形成
しており、ウェハサイズが大きくなればなるほど多くの
基点パターンが必要であったが、本発明ではウェハ表面
上に設けたただ１個の基点パターンを用いて位置合わせ
をしているので、大変経済的である。
なお本発明においては各ウェハチップｄの試験のための
走査を各列毎に行わず、ウェハ表面上に設けたただ１個
の基点パターンを基点として、蛇行あるいはうす巻き状
に連続して、またその他適宜の方向に走査することによ
り、上述のような効果を発揮させるものである。
走査を各列毎に行わず、ウェハ表面上に設けたただ１個
の基点パターンを基点として、蛇行あるいはうす巻き状
に連続して、またその他適宜の方向に走査することによ
り、上述のような効果を発揮させるものである。
第１図（ａ）、（ｂ）および第２図（ａ）、 （ｂ）は
従来のウェハチップの選別方法を示し、第１図（ａ）は
ウェハの表面図、（ｂ）はウェハマツプ図、第２図（、
）は他の例を示すウェハの表面図、（ｂ）はウェハマツ
プ図、第３図ないし第５図はこの発明のウェハチップの
選別方法を示し、第３図１６− ■（ａ）は基点マークを付したウェハの表面図、（ｂ）
はウェハマツプ図、第３図■（ａ）はウェハチップの試
験情報を記録したウェハの表面図、（ｂ）はウェハマツ
プ図、また第４図■（ａ）は記録済みのマツプデータと
ウェハチップとを位置合わせしたときのウェハの表面図
、（ｂ）はウェハマツプ図、第４図■（ａ）は不良マー
クを付したウェハの表面図、（ｂ）はウェハマツプ図、
第１図■はスクライブしたウェハの表面図、■は良品を
取り出したウェハの表面図、第５図■はスクライブした
ウェハの表面図、■（ａ）は記録済みのマツプデータと
ウェハチップとを位置合わせしたときのウェハの表面図
、（ｂ）はウェハマツプ図、第５図■（、）は不良マー
クなしで直接良品ウェハを取り出す場合のウェハの表面
図５（ｂ）はウェハマツプ図である。 ／・・・ウェハ ｄ・・ウェハチップ ３・・・スクライブライン ダ・・・基点パターンｊ・
・・基点マーク 乙・・・基点パターン２・・・軌跡
８・・・不良マーク ン・・・不良チップ 特許出願人 株式会社テルメ ツク １９− 区 ｒＱ 〜 −ε −〜 ｎ 士＋＋：クー１．冒１１
従来のウェハチップの選別方法を示し、第１図（ａ）は
ウェハの表面図、（ｂ）はウェハマツプ図、第２図（、
）は他の例を示すウェハの表面図、（ｂ）はウェハマツ
プ図、第３図ないし第５図はこの発明のウェハチップの
選別方法を示し、第３図１６− ■（ａ）は基点マークを付したウェハの表面図、（ｂ）
はウェハマツプ図、第３図■（ａ）はウェハチップの試
験情報を記録したウェハの表面図、（ｂ）はウェハマツ
プ図、また第４図■（ａ）は記録済みのマツプデータと
ウェハチップとを位置合わせしたときのウェハの表面図
、（ｂ）はウェハマツプ図、第４図■（ａ）は不良マー
クを付したウェハの表面図、（ｂ）はウェハマツプ図、
第１図■はスクライブしたウェハの表面図、■は良品を
取り出したウェハの表面図、第５図■はスクライブした
ウェハの表面図、■（ａ）は記録済みのマツプデータと
ウェハチップとを位置合わせしたときのウェハの表面図
、（ｂ）はウェハマツプ図、第５図■（、）は不良マー
クなしで直接良品ウェハを取り出す場合のウェハの表面
図５（ｂ）はウェハマツプ図である。 ／・・・ウェハ ｄ・・ウェハチップ ３・・・スクライブライン ダ・・・基点パターンｊ・
・・基点マーク 乙・・・基点パターン２・・・軌跡
８・・・不良マーク ン・・・不良チップ 特許出願人 株式会社テルメ ツク １９− 区 ｒＱ 〜 −ε −〜 ｎ 士＋＋：クー１．冒１１
Claims (1)
- 【特許請求の範囲】 １、ウェハ表面に複数個のウェハチップを形成し、各ウ
ェハチップの電気的特性試験を行って得た良、不良の試
験結果情報によりウェハチップの選別を行う方法におい
て、 （ａ）ウェハ試験装置、マーキング装置、認識装置、ウ
ェハチップ選別装置を使用し； （ｂ）ウェハ試験に際し、ウェハ表面に複数個あるウェ
ハチップ群の一個に対して基点位置としてのマークを付
加し； （ｃ）前記ウェハ表面に付加されたマークを認識装置で
認識し、そのウェハマツプ領域に記録し； （ｄ）基点ウェハチップ以外の各ウェハチップは、対応
するウェハマツプの領域と同期をとりながら該ウェハチ
ップの試験結果をウェハマツプの領域内に順次記録し； （ｅ） 航記ウェハをスクライブする前に、ウェハマツ
プ領域内に記録されているマツプデータ情報により、認
識装置で基点位置を認識し、マーキング装置で不良マー
クを付加したのち前記ウェハをスクライブし、ウェハチ
ップ選別装置で不良マークを検知して良品チップを取出
す； ことを特徴とするウェハチップの選別方法。 ２、ウェハ表面に複数個のウェハチップを形成し、各ウ
ェハチップの電気的特性試験を行って得た良、不良の試
験結果情報によりウェハチップの選別を行う方法におい
て、 （ａ）ウェハ試験装置、認識装置、ウェハチップ選別装
置を使用し； （ｂ）ウェハ試験に際し、ウェハ表面に複数個あるウェ
ハチップ群の一個に対して基点位置としてのマークを付
加し； （ｃ）前記ウェハ表面に付加されたマークを認識装置で
認識し、そのウェハマツプ領域に記録し； （ｄ）基点ウェハチップ以外の各ウェハチップは、対応
するウェハマツプの領域と同期をとりなから該つ・エバ
チップの試験結果をウェハマツプの領域内に順次記録し
； （ｅ’）前記ウェハをスクライブした後、ウェハマツプ
領域内に記録されているマツプデータ情報により、認識
装置で基点位置を認識し、当該マツプデータ情報により
ウェハチップ選別装置で良品チップを取出す； ことを特徴とするウェハチップの選別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21225383A JPS60103639A (ja) | 1983-11-10 | 1983-11-10 | ウエハチツプの選別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21225383A JPS60103639A (ja) | 1983-11-10 | 1983-11-10 | ウエハチツプの選別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60103639A true JPS60103639A (ja) | 1985-06-07 |
Family
ID=16619504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21225383A Pending JPS60103639A (ja) | 1983-11-10 | 1983-11-10 | ウエハチツプの選別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103639A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169342A (ja) * | 1986-01-21 | 1987-07-25 | Mitsubishi Electric Corp | メモリｉｃテスト装置 |
| JPH0362543A (ja) * | 1989-07-28 | 1991-03-18 | Nec Yamaguchi Ltd | 半導体ウエハー上の不良半導体装置へのマーキング方法 |
| US6380000B1 (en) * | 1999-10-19 | 2002-04-30 | Texas Instruments Incorporated | Automatic recovery for die bonder wafer table wafermap operations |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5795644A (en) * | 1980-12-05 | 1982-06-14 | Nec Corp | Mapping method of wafer |
| JPS5817632A (ja) * | 1981-07-24 | 1983-02-01 | Fujitsu Ltd | Ｉｃチツプの選別方法 |
-
1983
- 1983-11-10 JP JP21225383A patent/JPS60103639A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5795644A (en) * | 1980-12-05 | 1982-06-14 | Nec Corp | Mapping method of wafer |
| JPS5817632A (ja) * | 1981-07-24 | 1983-02-01 | Fujitsu Ltd | Ｉｃチツプの選別方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169342A (ja) * | 1986-01-21 | 1987-07-25 | Mitsubishi Electric Corp | メモリｉｃテスト装置 |
| JPH0618230B2 (ja) * | 1986-01-21 | 1994-03-09 | 三菱電機株式会社 | メモリｉｃテスト装置 |
| JPH0362543A (ja) * | 1989-07-28 | 1991-03-18 | Nec Yamaguchi Ltd | 半導体ウエハー上の不良半導体装置へのマーキング方法 |
| US6380000B1 (en) * | 1999-10-19 | 2002-04-30 | Texas Instruments Incorporated | Automatic recovery for die bonder wafer table wafermap operations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6021380A (en) | Automatic semiconductor wafer sorter/prober with extended optical inspection | |
| US5834838A (en) | Pin array set-up device | |
| US4943767A (en) | Automatic wafer position aligning method for wafer prober | |
| WO1998001745A9 (en) | Automatic semiconductor wafer sorter/prober with extended optical inspection | |
| KR20020010585A (ko) | 반도체 장치의 제조 방법 및 그것을 사용하여 제조된반도체 장치 | |
| CN109686679B (zh) | 制造半导体封装的方法 | |
| US6756796B2 (en) | Method of search and identify reference die | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| US7345254B2 (en) | Die sorting apparatus and method | |
| JPS60103639A (ja) | ウエハチツプの選別方法 | |
| TWI421962B (zh) | Light emitting diode wafer sorting method | |
| TWI380036B (ja) | ||
| JPS6184029A (ja) | 半導体検査装置 | |
| JPH0950945A (ja) | 半導体装置の製造方法 | |
| JPS5817632A (ja) | Ｉｃチツプの選別方法 | |
| JPH09306873A (ja) | ウェーハの分割システム | |
| JPH0312463B2 (ja) | ||
| JP2604556B2 (ja) | 半導体ウエハおよびその識別方法 | |
| JPS62152138A (ja) | 半導体装置の製造方法 | |
| JPS59136942A (ja) | 良品チツプ選別装置 | |
| JPS60178639A (ja) | ペレツト選別装置 | |
| JP2000091275A (ja) | 半導体素子の製造方法 | |
| JPH0348434A (ja) | ワイヤボンディング装置 | |
| JP2002353283A (ja) | 半導体チップの識別方法および半導体チップのボンディング装置 | |
| JPH03129851A (ja) | 半導体装置の製造方法 |