JPS604234A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS604234A JPS604234A JP11248483A JP11248483A JPS604234A JP S604234 A JPS604234 A JP S604234A JP 11248483 A JP11248483 A JP 11248483A JP 11248483 A JP11248483 A JP 11248483A JP S604234 A JPS604234 A JP S604234A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- wafer
- input
- sides
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はダイソートテス）４行ないやすくした集積回路
装置に関する。
装置に関する。
一般に半導体ウェハ上で各集積回路の性能金テストする
時（ダイソートテスト）、第１図のように配置された集
積回路を用い、第２図のように集積回路の４辺に配置さ
れた入出力端子（・やラド）に対し、固定カードの針を
均等に接触させて個々の集積回路の性能を判定する。図
中１はウェハ、２は集積回路チップ領域、３は入出力・
やラドである。チップ２内に示さ′れるＰの字はチップ
の方向を示す。また入出力・ぐラド３内には、ダイソー
トテストに必要な・ぐラドとそうでないパッドとが混在
している。
時（ダイソートテスト）、第１図のように配置された集
積回路を用い、第２図のように集積回路の４辺に配置さ
れた入出力端子（・やラド）に対し、固定カードの針を
均等に接触させて個々の集積回路の性能を判定する。図
中１はウェハ、２は集積回路チップ領域、３は入出力・
やラドである。チップ２内に示さ′れるＰの字はチップ
の方向を示す。また入出力・ぐラド３内には、ダイソー
トテストに必要な・ぐラドとそうでないパッドとが混在
している。
ところでテスタでウェハ１上にある各チップ２のダイソ
ートテストｆｆｉ行なうとき、上記従来のチップ配置で
は各チップ２が皆同じ方回全向いており、チップ２全１
個ずつ測定するのであるから、１枚のウェハで測定する
回数も、そのウェハ上のチツゾ敬に相当するだけの回数
がかかり、従って膨大な測だ時間か必要となるものであ
る。
ートテストｆｆｉ行なうとき、上記従来のチップ配置で
は各チップ２が皆同じ方回全向いており、チップ２全１
個ずつ測定するのであるから、１枚のウェハで測定する
回数も、そのウェハ上のチツゾ敬に相当するだけの回数
がかかり、従って膨大な測だ時間か必要となるものであ
る。
本発明は上記実情に鑑みてなされたもので、ウェハ上の
数個のチップを、これらに成る特定の方向を与えること
により、同時にダイソートテストでき、以って１枚のウ
エノ１上での測定回数を減らし、測定時間を短縮できる
集積回路装置を提供しようとするものである。
数個のチップを、これらに成る特定の方向を与えること
により、同時にダイソートテストでき、以って１枚のウ
エノ１上での測定回数を減らし、測定時間を短縮できる
集積回路装置を提供しようとするものである。
１枚のウェハ上の数個のチップを同時にダイソートテス
トするためには、固定カードの針はカードの基板の中央
の円周上から出ているものであるから、同時にｆｆｉ、
ｌＪ定しようとする各チップで構成されている四角形の
辺上に、測定しようとする入出力・やラドが来るように
しなければならない。そして上記間１１４ｊに測定しよ
うとする各チップの位置と方向を知るため、目印となる
ものを設けなければならない。このような構成を得るこ
とにより、数個のチップ”ｋ同時測定して測定時間の短
縮が行なえるようにしたものである。
トするためには、固定カードの針はカードの基板の中央
の円周上から出ているものであるから、同時にｆｆｉ、
ｌＪ定しようとする各チップで構成されている四角形の
辺上に、測定しようとする入出力・やラドが来るように
しなければならない。そして上記間１１４ｊに測定しよ
うとする各チップの位置と方向を知るため、目印となる
ものを設けなければならない。このような構成を得るこ
とにより、数個のチップ”ｋ同時測定して測定時間の短
縮が行なえるようにしたものである。
以下図面を参照して本発明の一実施例を説明する。なお
同実施例において前述のものと対応する部分には同一符
号を用いる。ここで例えば４個のチップ全同時に測定し
ようとする場合、第３図のようにチップ２上に目印１１
を付けて測定しようとする２辺を指定し、その２辺に沿
って配置された入出カッｅツドＪｌ＋３２ に、ダイソ
ートテストに必要な・ぐラド全文中配置する。
同実施例において前述のものと対応する部分には同一符
号を用いる。ここで例えば４個のチップ全同時に測定し
ようとする場合、第３図のようにチップ２上に目印１１
を付けて測定しようとする２辺を指定し、その２辺に沿
って配置された入出カッｅツドＪｌ＋３２ に、ダイソ
ートテストに必要な・ぐラド全文中配置する。
そして目印１１が１個所に集まるように第４図の如く各
チップケウエ／）上に配置する。このようにすると、測
定しようと１−る入出力パッド３１＋３２はそれぞれ４
個のチップで、１苦成する四辺形の４辺上に配置される
ことになる。
チップケウエ／）上に配置する。このようにすると、測
定しようと１−る入出力パッド３１＋３２はそれぞれ４
個のチップで、１苦成する四辺形の４辺上に配置される
ことになる。
一方、固だカードを４個のチップが同時測定できるよう
に針の位置、接続などをセットしておき、第５図のよう
に目印１ノを見て固定カード２１の検査用針２２を各・
ぐラドＪ１＋３２に当てることにより、４個のテップ２
を同時にダイソートテストすることができるものである
。
に針の位置、接続などをセットしておき、第５図のよう
に目印１ノを見て固定カード２１の検査用針２２を各・
ぐラドＪ１＋３２に当てることにより、４個のテップ２
を同時にダイソートテストすることができるものである
。
第６図は同時測定される第４図の如き配置のチップが多
数組設けられたウエノへである。
数組設けられたウエノへである。
なお本発明は実施例のみに限られることなく種々の応用
が可能である。例えば実施例では同時に４個のチップを
測定する場合を説明したが、これのみでなく、隣接する
２枚以上のチンｆｆ同時に測定する場合に種々適用可能
である。
が可能である。例えば実施例では同時に４個のチップを
測定する場合を説明したが、これのみでなく、隣接する
２枚以上のチンｆｆ同時に測定する場合に種々適用可能
である。
す、上説明した如く本発明によれば次の利点が具備され
る。即ち数個のチップを同時に測定するものであるから
、従来のチップ配置に比べ数倍の早さでダイソートテス
トが行なえ、テストの時間短縮が可能となる。またウェ
ハに特別なものを用意する必要がないから、フェノ１は
従来のものがその′ｆ、″＞使用できる。そしてチップ
の大きさも変わらないので、１枚のウェハから生産され
るチップの数は従来のものと変わらない。
る。即ち数個のチップを同時に測定するものであるから
、従来のチップ配置に比べ数倍の早さでダイソートテス
トが行なえ、テストの時間短縮が可能となる。またウェ
ハに特別なものを用意する必要がないから、フェノ１は
従来のものがその′ｆ、″＞使用できる。そしてチップ
の大きさも変わらないので、１枚のウェハから生産され
るチップの数は従来のものと変わらない。
また数個のチップを同時に測定するのであるから、ウェ
ハ１枚当りの固矩カードを接する回数が少なくて済む。
ハ１枚当りの固矩カードを接する回数が少なくて済む。
そうすることによって固定カードを多回数使用すること
により生ずる誤差も従来の技術より小さくて済み、固定
カードの消費枚数も減少し、経済的である。
により生ずる誤差も従来の技術より小さくて済み、固定
カードの消費枚数も減少し、経済的である。
第１図は従来のウェハ平面図、第２図は同ウェハ内のチ
ップ部詳１１図、第３図は本発明の一実施例の一部を示
す平面図、第４図は同実施ｉｚ］の平面図、第５図は同
実施例の測定状態を示す平面図、第６図は第４図の部分
を多数糸＠ （Ｉｔｆｔえたウェハ平面図である。 １・・・ウェハ、２・・・チップ１．９＋、３ｔ ・・
・ダイソートテストに関係する入出力、ｏラド、３３
。 ３４・・・ダイソートテストに関係しなｌ、Ｎ入Ｌｈ、
ｌＪ−ラド、１）・・・目印、２ノ・・・固定カード、
２２・・・固定カードの検査用針。 出願人代理人 弁理士 鈴 圧式 彦 ｆｓ２図 第３図 第５図 第６図
ップ部詳１１図、第３図は本発明の一実施例の一部を示
す平面図、第４図は同実施ｉｚ］の平面図、第５図は同
実施例の測定状態を示す平面図、第６図は第４図の部分
を多数糸＠ （Ｉｔｆｔえたウェハ平面図である。 １・・・ウェハ、２・・・チップ１．９＋、３ｔ ・・
・ダイソートテストに関係する入出力、ｏラド、３３
。 ３４・・・ダイソートテストに関係しなｌ、Ｎ入Ｌｈ、
ｌＪ−ラド、１）・・・目印、２ノ・・・固定カード、
２２・・・固定カードの検査用針。 出願人代理人 弁理士 鈴 圧式 彦 ｆｓ２図 第３図 第５図 第６図
Claims (1)
- 同時にダイソートテストされる互に隣接する複数のチッ
プと、これらチップを一つの領域と見てその周辺に沿っ
て配列された入出力・ぐラドと、前記ダイソートテスト
時に測定入出力パッドの位置を知るための目印とを具備
したこと全特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11248483A JPS604234A (ja) | 1983-06-22 | 1983-06-22 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11248483A JPS604234A (ja) | 1983-06-22 | 1983-06-22 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS604234A true JPS604234A (ja) | 1985-01-10 |
Family
ID=14587793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11248483A Pending JPS604234A (ja) | 1983-06-22 | 1983-06-22 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604234A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331131A (ja) * | 1986-07-25 | 1988-02-09 | Toshiba Corp | 半導体ウエハ |
| WO2002024597A3 (en) * | 2000-09-20 | 2002-06-13 | Goodrich Corp | Inorganic matrix compositions, composites and process of making the same |
-
1983
- 1983-06-22 JP JP11248483A patent/JPS604234A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331131A (ja) * | 1986-07-25 | 1988-02-09 | Toshiba Corp | 半導体ウエハ |
| WO2002024597A3 (en) * | 2000-09-20 | 2002-06-13 | Goodrich Corp | Inorganic matrix compositions, composites and process of making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373143B1 (en) | Integrated circuit having wirebond pads suitable for probing | |
| JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
| JP2764854B2 (ja) | プローブカード及び検査方法 | |
| JPS604234A (ja) | 集積回路装置 | |
| US6710616B1 (en) | Wafer level dynamic burn-in | |
| JPS6235644A (ja) | 半導体装置 | |
| JP4137082B2 (ja) | 半導体装置の試験装置 | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
| JP2942353B2 (ja) | 半導体装置のテスト方法およびテスト回路 | |
| JP2772086B2 (ja) | 半導体テスト装置 | |
| JPS6047433A (ja) | 多品種搭載ウエハ試験装置 | |
| JPH065686A (ja) | 半導体集積回路装置 | |
| JPS6231148A (ja) | 半導体装置 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JPH02189946A (ja) | 半導体集積回路装置のテスト方法 | |
| JP2003294808A (ja) | Ｂｇａタイプｉｃの測定用位置決め機能付ｉｃソケット | |
| JPH0438846A (ja) | 半導体集積回路装置の機能試験方法 | |
| JPH03276656A (ja) | 半導体試験装置 | |
| JP2827355B2 (ja) | 半導体集積装置およびその検査方法 | |
| JPH05102254A (ja) | 半導体装置試験用プローブカード | |
| JPH0547874A (ja) | 半導体装置 | |
| JPH04236440A (ja) | 半導体試験装置 | |
| JPS6170734A (ja) | プロ−ブカ−ド | |
| JP2003179143A (ja) | 半導体チップ | |
| JPH0287643A (ja) | 半導体ウェーハ試験装置 |