JPH0438846A - 半導体集積回路装置の機能試験方法 - Google Patents
半導体集積回路装置の機能試験方法Info
- Publication number
- JPH0438846A JPH0438846A JP2145135A JP14513590A JPH0438846A JP H0438846 A JPH0438846 A JP H0438846A JP 2145135 A JP2145135 A JP 2145135A JP 14513590 A JP14513590 A JP 14513590A JP H0438846 A JPH0438846 A JP H0438846A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit device
- probe card
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000010998 test method Methods 0.000 title claims description 4
- 238000012360 testing method Methods 0.000 claims abstract description 22
- 238000011990 functional testing Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 5
- 239000000523 sample Substances 0.000 abstract description 25
- 238000010586 diagram Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発用は半導体集積回路装置の機能試験方法に関するも
のである。
のである。
第３図は従来の半導体集積回路装置の機能試験方法を示
す図である。茗において、（１）は半導体集積回路装置
、（２）は半導体集積回路装置（１）の外部端子、（３
）はプローブと呼ばれるウエノ・上の半導体集積回路装
置を試験するための探針１４１ｉ１プローブカードと呼
ばれグローブが複数個取り付けられている板で、半導体
集積回路装置（１）と接続されている。グローブカード
（４）には窓（５）が開けられており、そこにプローブ
（３）が放射状に毛り付けられている。
す図である。茗において、（１）は半導体集積回路装置
、（２）は半導体集積回路装置（１）の外部端子、（３
）はプローブと呼ばれるウエノ・上の半導体集積回路装
置を試験するための探針１４１ｉ１プローブカードと呼
ばれグローブが複数個取り付けられている板で、半導体
集積回路装置（１）と接続されている。グローブカード
（４）には窓（５）が開けられており、そこにプローブ
（３）が放射状に毛り付けられている。
次に動作について説明する。
従来の試験方法を用いて半導体集積回路装置の機能試験
を行う場合、１つあるい＃−ｉグ数の半導体集積回路装
置（１）の龜ての外部端子（２）にグローブ（３を接噸
させ、半導体集積回路装置（図示せず）から信号の印加
あるいけ測定により半導体集積回路装置！ （１）の動
作機能良否を判定していた。
を行う場合、１つあるい＃−ｉグ数の半導体集積回路装
置（１）の龜ての外部端子（２）にグローブ（３を接噸
させ、半導体集積回路装置（図示せず）から信号の印加
あるいけ測定により半導体集積回路装置！ （１）の動
作機能良否を判定していた。
従来の半導体集積回路装置の機能試験方法は以上のよう
に構成されていたので、−ｆＫユつ、あるいは数個の半
導体集積回路装置しか試験していないため、ウニハエ枚
の試験を行うのに時間がかかり、また、複数の半導体集
積回路装置を一度に試験するためには、複数のプローブ
を一度に複数の半導体集積回路装置に接触させる必要が
あり。
に構成されていたので、−ｆＫユつ、あるいは数個の半
導体集積回路装置しか試験していないため、ウニハエ枚
の試験を行うのに時間がかかり、また、複数の半導体集
積回路装置を一度に試験するためには、複数のプローブ
を一度に複数の半導体集積回路装置に接触させる必要が
あり。
半導体集積回路装置には多数の外部端子があり、多ｉの
グローブをプローブカードに持たせるためにはグローブ
カードが複雑化、大型化し実現できないという問題点が
あった。
グローブをプローブカードに持たせるためにはグローブ
カードが複雑化、大型化し実現できないという問題点が
あった。
本発明は上記のような問題点を解消する為になされたも
ので、１つの半導体集積回路装置の機能試験に必要なプ
ローブを少なくするとともに、−度に試験可能な半導体
集積回路装置の個数を増やし、ウェハ１枚の機能試験に
かかる時間を短縮することを目的とする。
ので、１つの半導体集積回路装置の機能試験に必要なプ
ローブを少なくするとともに、−度に試験可能な半導体
集積回路装置の個数を増やし、ウェハ１枚の機能試験に
かかる時間を短縮することを目的とする。
本発明に係る半導体集積回路装置の機能試験方法は、ス
キャン設計された半４体集積回路装置の回路のみを試験
することにより、複数の半導体集積回路装置を同時に試
験できるようにしたものである。
キャン設計された半４体集積回路装置の回路のみを試験
することにより、複数の半導体集積回路装置を同時に試
験できるようにしたものである。
以下１本発明の一実施例を図について説明する。
第１図は本発明の一実施例である半導体集積回路装置の
機能試験方法を示す図である。図において。
機能試験方法を示す図である。図において。
（ｌａ） 〜（ｌｃｌ）は半導体集積回路装ｆｉ、 （
２ａ） 〜（２ｄ）は半導体集積回路装置（１＆）〜（
１ｄ）の外部端子、 （３ａ） 〜（３Ｊはプローブ
％（４）はプローブ（３ａ）〜（３ｄ）が取り付けられ
ているグローブカードで、半導体集積回路装置（図示せ
ず）と接続されている。プローブカード（４）には窓（
５ａ）〜（５ｄ）が開けられており、そこにプローブ（
３）がそれぞれ放射状に取り付けられている。機能試験
を行う際はプローブカード（４）の先端を外部端子（２
ａ）〜（２ｄ）に接触させて、半導体集積回路装置（１
ａ）〜（↓ｄ）から電源を供給したり浦号の印加、測定
を行う。
２ａ） 〜（２ｄ）は半導体集積回路装置（１＆）〜（
１ｄ）の外部端子、 （３ａ） 〜（３Ｊはプローブ
％（４）はプローブ（３ａ）〜（３ｄ）が取り付けられ
ているグローブカードで、半導体集積回路装置（図示せ
ず）と接続されている。プローブカード（４）には窓（
５ａ）〜（５ｄ）が開けられており、そこにプローブ（
３）がそれぞれ放射状に取り付けられている。機能試験
を行う際はプローブカード（４）の先端を外部端子（２
ａ）〜（２ｄ）に接触させて、半導体集積回路装置（１
ａ）〜（↓ｄ）から電源を供給したり浦号の印加、測定
を行う。
第２図は第１図のムの部分を拡大図である。半導体＄ｆ
ｆ回路装置（１）は外部１子（２）と半導体集積回路（
６）から成っている。（５） ｒｉミグローブカード開
けられた窓で、プローブカードにはプローブ＋３１ カ
Ｍｌり付けられており、外部端子（２）と接触している
。
ｆ回路装置（１）は外部１子（２）と半導体集積回路（
６）から成っている。（５） ｒｉミグローブカード開
けられた窓で、プローブカードにはプローブ＋３１ カ
Ｍｌり付けられており、外部端子（２）と接触している
。
第２図のように半導体集積回路装置（１）の回路がスキ
ャン設計されている場合、その半導体集積回路装置（１
）の機能試験を行うには、少数の外部端子にプローブ（
３）を接触させるだけでよい。そのため、１つの半導体
集積回路装置の機能試験を行うためのプローブカード上
の機構が簡単になる。そこで。
ャン設計されている場合、その半導体集積回路装置（１
）の機能試験を行うには、少数の外部端子にプローブ（
３）を接触させるだけでよい。そのため、１つの半導体
集積回路装置の機能試験を行うためのプローブカード上
の機構が簡単になる。そこで。
再１図のようシて４つの半導体集積回路装置（１ａ）〜
（１ｄ）を−ＩｆＫ試験するための８＆横をグローブカ
ードに設けても、それに必要なグローブの個数は従来の
ものに比べ少なくて済む。従つ１．プローブカードを複
雑にすることなく、−度に多数の半導体集積回路装置の
機能試験が可能である。
（１ｄ）を−ＩｆＫ試験するための８＆横をグローブカ
ードに設けても、それに必要なグローブの個数は従来の
ものに比べ少なくて済む。従つ１．プローブカードを複
雑にすることなく、−度に多数の半導体集積回路装置の
機能試験が可能である。
なお、上記実施例では同時に４つの半導体集積回路装置
の機能試験を行った場合を示しているか。
の機能試験を行った場合を示しているか。
これは任意の個数であってもよい。
以上のように本発明によれば、スキャンテスト方式で機
能試験を行うようにしたので、プローブカードを複雑に
することなく、−度に多数の半導体集積回路装置の機能
試験が可能となり１枚のウェハの機能試験にかかる時間
を短縮することができるという効果がある。
能試験を行うようにしたので、プローブカードを複雑に
することなく、−度に多数の半導体集積回路装置の機能
試験が可能となり１枚のウェハの機能試験にかかる時間
を短縮することができるという効果がある。
第１図は本発明の一実施例である半導体集積回路装置の
機能試験方法を示す図、第２図は第１図のム部分の拡大
図、第３図は従来の半導体集積回路装置の機能に験方法
を示す図である。 図において、 （１）、 （ｌａ）〜（１ｄ）は半導体
集積回路装置、（２） 、 （２ａ） 〜（２ｄ）は外
部端子、Ｌ３１１ （３ａ）〜（３ｄ）はグローブ、（
４）はグローブカード、（５）（５ａ）〜（５ｄ）は窓
を示す。 なお、各図中、同一符号は同一 または相当部分を示す
。
機能試験方法を示す図、第２図は第１図のム部分の拡大
図、第３図は従来の半導体集積回路装置の機能に験方法
を示す図である。 図において、 （１）、 （ｌａ）〜（１ｄ）は半導体
集積回路装置、（２） 、 （２ａ） 〜（２ｄ）は外
部端子、Ｌ３１１ （３ａ）〜（３ｄ）はグローブ、（
４）はグローブカード、（５）（５ａ）〜（５ｄ）は窓
を示す。 なお、各図中、同一符号は同一 または相当部分を示す
。
Claims (1)
- スキャン設計された半導体集積回路装置のウェハテス
トにおける機能試験において、スキャンテスト方式で半
導体集積回路装置を試験することにより、複数の半導体
集積回路装置を同時に試験することを特徴とする半導体
集積回路装置の機能試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145135A JPH0438846A (ja) | 1990-06-01 | 1990-06-01 | 半導体集積回路装置の機能試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145135A JPH0438846A (ja) | 1990-06-01 | 1990-06-01 | 半導体集積回路装置の機能試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0438846A true JPH0438846A (ja) | 1992-02-10 |
Family
ID=15378220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2145135A Pending JPH0438846A (ja) | 1990-06-01 | 1990-06-01 | 半導体集積回路装置の機能試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0438846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07224433A (ja) * | 1994-02-15 | 1995-08-22 | Kyokado Eng Co Ltd | 遮水幕施工方法及び装置 |
-
1990
- 1990-06-01 JP JP2145135A patent/JPH0438846A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07224433A (ja) * | 1994-02-15 | 1995-08-22 | Kyokado Eng Co Ltd | 遮水幕施工方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7058868B2 (en) | Scan testing mode control of gated clock signals for memory devices | |
| US7089471B2 (en) | Scan testing mode control of gated clock signals for flip-flops | |
| JPH0438846A (ja) | 半導体集積回路装置の機能試験方法 | |
| JPH01129432A (ja) | 集積回路 | |
| JP3586972B2 (ja) | 半導体集積回路及びそのテスト方法 | |
| JPH0399450A (ja) | 半導体試験装置 | |
| JP3287590B2 (ja) | 半導体集積回路装置 | |
| JPS63177437A (ja) | 半導体集積回路装置の試験方法 | |
| JP2526252B2 (ja) | 半導体素子の信頼性試験方法 | |
| JPS6235644A (ja) | 半導体装置 | |
| JPH0210178A (ja) | 論理回路 | |
| JPS604234A (ja) | 集積回路装置 | |
| JPH05315411A (ja) | テストヘッド | |
| JP3132578B2 (ja) | 多出力集積回路装置 | |
| JP2772086B2 (ja) | 半導体テスト装置 | |
| JPS58210630A (ja) | 半導体集積回路の試験方法 | |
| JPH0784009A (ja) | 半導体集積回路の試験装置 | |
| JPH06140486A (ja) | プロービング方法 | |
| JPH0284748A (ja) | 半導体ウェハー | |
| JPS6265435A (ja) | ウエハ−試験装置 | |
| JPH02118476A (ja) | 半導体集積回路装置 | |
| JPH01175251A (ja) | 半導体集積回路装置 | |
| JPH04122040A (ja) | 半導体ウェーハ | |
| JPH02269979A (ja) | Ｉｃ試験用ハンドラの交互処理用コンタクタ | |
| JPH02290573A (ja) | 半導体集積回路 |