JPH04122040A - 半導体ウェーハ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体ウェーハのテスト容易化に関する。

〔従来の技術〕

従来のウェーハについて第２図を参照して説明する。第
２図において、１は半導体ウェーハ、２は半導体チップ
、３は半導体チップ２の入出力パッドである。

従来の半導体ウェーハ１は、半導体チップ２を規則的に
並べている。各半導体チップ２の内部に入出力パッド３
があり、この入出力パッド３にＬＳＩテスタと電気的に
接続したプローブカードの針を接触させてテストを行っ
ていた。

また、半導体ウェハ１上の全ての半導体チップ２をテス
トするために、半導体チップ２の縦横の長さと等間隔に
縦方向、横方向に針を移動してテストを行っていた。

〔発明が解決しようとする課題〕

従来の半導体ウェーハをテストする場合に、テスタのプ
ローブカードの針の直径は数十μｍであるか゛ら、第１
に、半導体チップ中２の入出力パッド３は針のずれを考
慮して数１００μｍ程度の大きさが必要となる。これに
より、入出力端子数が入出力パッドの大きさで制限され
る。

第２に、ウェーハプローバも数１００μｍの大きさの入
出力パッドに針を接触しなければならないので、μｍ単
位の位置精度が必要となり、高価になる。

第３に、各々の半導体チップをテストするたびにプロー
ブカードの針を接触させなければならず、プローブカー
ドの針が痛む。

第４に、プローブカードの針の位置ずれなどにより、半
導体ウェーハ上の全ての半導体チップに傷をつけ、不良
品にしてしまう可能性がある。

〔課題を解決するための手段〕

本発明の半導体ウェーハは、制御信号により全入出力端
子をハイ・インピーダンス状態にする複数の半導体チッ
プと、前記制御信号を出力するセレクタ回路と前記半導
体チップの入出力端子を電気的に接続する複数の論理ゲ
ートを有して構成されている。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は、本発明の一実施例の平面模式図である。１ａ
は半導体ウェーハ、２は半導体チップ、３は半導体チッ
プの入出力パッド、４はＡＮＤ回路、５はセレクタ回路
、６は半導体ウェハの入出力パッド、７はアルミ配線で
ある。

半導体チップ２は、入出力パッド３ａ、３ｉ。

３ｑ、３ｙに“Ｌ”レベルが入力されると全入出力端子
がハイ・インピーダンス状態になり、“Ｈ”レベルにな
ると通常の動作状態になる。

半導体チップ２はすべて同一機能であり、同一人出力端
子はアルミ配線で電気的に接続し、半導体ウェーハ周辺
にある半導体ウェーハの入出力パッド６に電気的に接続
している。

セレクタ回路５ａ、５ｂとＡＮＤゲー）−４ａ〜４Ｃに
より、半導体チップ２ａ〜２ｄの右上の入出力パッド３
ａ、３ｉ、３ｑ、３ｙの内１個だけ“Ｈ”レベルにして
動作状態にし、他の半導体チップの入出力端子はハイ・
インピーダンス状態にする。

よって半導体ウェーハの入出力パッド６ａ〜６ｉとＬＳ
Ｉテスタを電気的に接続して、セレクタ回路５ａ、５ｂ
の入力を切替えれば、半導体チップを１個ずつ選択し、
テストできる。

また半導体チップが、電源、グランドインが同一で機能
が異る場合は、同一プローブカードでセレクタ回路５ａ
、５ｂの入力信号を切替えることで、テストプログラム
を選択することができる。

〔発明の効果〕

以上説明したように、本発明の半導体ウェーハ中の半導
体チップは、入出力端子を制限信号により、ハイ・イン
ピーダンス状態にすることができるので、半導体ウェー
ハ中で１個の半導体チップの入出力端子が動作状態、他
の半導体チップの入出力端子はハイ・インピーダンス状
態になるようにセレクタ回路を用いて選択することによ
って半導体チップからアルミ配線で信号をとり出し、半
導体ウェーハ上の半導体チップすべての同一人出力端子
を共用することができる。

これにより、第一にプローブカードの針が接触するパッ
ドの個数は、１チップ分だけでよく、その半導体ウェー
ハのパッドをウェーハの周辺部におけば、ウェーハ周辺
部の有効利用がはかれ、また入出力パッドの大きさも十
分に大きくとれ、プローバの位置精度が緩和される。そ
れに、プローブカードの針の位置ずれにより半導体チッ
プ全部を傷つけることもない。

第２に、−回の接触で半導体ウェーハ上、すべての半導
体チップをテストできるので、プローブカードの針の痛
みがすくなく、テストする半導体チップを機械的でなく
電気的に選択できる。

第３に、電源、グランドピンが同じで機能が異なる半導
体チップを同一ウェーハ上に１け、セレクタ回路の入力
信号により、その機能に応じたテストプログラムを選択
できる。

第４に半導体チップから信号をウェーハ上導体で半導体
ウェーハのパッドに電気的に接続するので半導体チップ
の入出力パッドの大きさはプローバの位置精度に関係な
く、小さくできる。これにより、半導体チップのパッド
の大きさを小さくできれば、入出力端子数を増加するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例の平面模式図、第２図は従来
の半導体ウェーハの一例の平面模式図である。 １．１ａ・・・半導体ウェハ、２．２ａ〜２ｄ、８〜１
１・・・半導体チップ、３，３ａ〜３６・・・半導体チ
ップの入出力パッド、４ａ〜４．ｂ・・・ＡＮＤゲート
、５ａ、５ｂ・・・セレクタ回路、６ａ〜６１・・・半
導体ウェハの入出力パッド、７・・・アルミ配線。

Claims (1)

1. 【特許請求の範囲】 １、制御信号により全入出力端子をハイ・インピーダン
   ス状態にする複数の半導体チップと、前記制御信号を出
   力するセレクタ回路と前記半導体チップの入出力端子を
   電気的に接続する複数の論理ゲートを有することを特徴
   とする半導体ウェーハ。 ２、それぞれの前記半導体チップが、同一電源ピン及び
   同一グランドピンを有していることを特徴とする請求項
   １記載の半導体ウェーハ。