JP2594541B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP2594541B2
JP2594541B2 JP61074901A JP7490186A JP2594541B2 JP 2594541 B2 JP2594541 B2 JP 2594541B2 JP 61074901 A JP61074901 A JP 61074901A JP 7490186 A JP7490186 A JP 7490186A JP 2594541 B2 JP2594541 B2 JP 2594541B2
Authority
JP
Japan
Prior art keywords
input
output
integrated circuit
semiconductor integrated
output buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61074901A
Other languages
English (en)
Other versions
JPS62230028A (ja
Inventor
宏行 安木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61074901A priority Critical patent/JP2594541B2/ja
Publication of JPS62230028A publication Critical patent/JPS62230028A/ja
Application granted granted Critical
Publication of JP2594541B2 publication Critical patent/JP2594541B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に係り、特に出力駆動能力を
高めた半導体集積回路に関する。
〔従来の技術〕
オフィスコンピュータ、端末周辺装置、制御装置、計
測装置等へのLSIの普及は目ざましい、一般ユーザのニ
ーズに対応した新製品を少しでもはやく開発し市場へ投
入するために、LSIの開発期間の短縮が必要であり、ま
たユーザのニーズが多様化しているため、使用されるLS
Iも多品種・少量生産の傾向が強くなっている。これら
の要求にマッチした半導体集積回路にゲートアレイがあ
り、ゲートアレイによるセミ・カスタム化が進んだ。
ゲートアレイ方式の半導体集積回路というのは半導体
チップにゲートと呼ばれる基本素子があらかじめアレイ
状に配置されている。これはマスタースライスと呼ばれ
ており、各品種ごとにこれらのゲートを自由に組み合わ
せることにより所望の回路構成を行う。それには最新の
CADシステムにより前記各ゲート間の配線接続を行うマ
スクパターンを作成し写真食刻法により回路配線を行い
所望の回路機能を有する半導体集積回路を完成させるも
のである。
第３図は、ゲートアレイ方式の半導体集積回路の略図
を示す一例である。第３図は半導体チップ31、入出力パ
ッド32、各入出力パッドと接続されている入出力バッフ
ァセル33、内部論理セル34で構成されている。ここで外
部信号線との接続部である入出力パッド32について簡単
に説明する。
第４図は入出力パッドとリードフレームとの接続図で
ある。第４図において半導体チップ41の入出力パッド42
はリードフレーム43とボンディングワイヤ44で接続され
る。
次に第３図において入出力バッファセル33についてそ
の機能を説明する。入出力バッファセルは入力バッファ
と出力バッファとを含み、入力バッファは、半導体集積
回路の外部から来る信号を半導体内部のレベル信号に変
換するインターフェイス回路であり、出力バッファは、
半導体集積回路の内部信号を受けて外部信号レベルに変
換するためのインターフェイス回路である。出力バッフ
ァは外部負荷を直接駆動するために内部ゲートに比べて
高い駆動能力を持っている。このように出力バッファは
高い駆動能力を持っているけれどもユーザ使用条件によ
っては一つの出力バッファで負荷を駆動できないことが
ある。この場合入出力バッファセルをパラレル接続させ
ることにより、より駆動能力を上げることができる。
これを実現させる方法としては、第２図に示すように
それぞれの入出力バッファセル23,23′の出力をそれぞ
れ対応する出力パッド22,22′に個個に接続し、その後
入出力パッド部分を配線24によりシュートさせる方法が
とられていた。
しかしゲートアレイ等では各品種ごとに信号ピンの数
が違いウェハー段階における探針測定用プローブ・カー
ドは電源位置が異ならないかぎり共通化してあり、すべ
ての入出力パッドにプローブ・カードの針が当たる。こ
のため信号ピンとして使用されない入出力パッドにも前
記プローブ・カードの針跡が付く。これが前述した出力
パラレル接続では、第４図にＡ部分に示すように一方の
入出力パッドしかボンディングされないため一方のパッ
ド部には探針測定時の針跡が残ったままとなる。
〔発明が解決しようとする問題点〕
半導体集積回路の信頼性を確認するべく、環境試験、
加速試験を行った場合、チップ上の保護膜でカバーされ
ている部分に比べ入出力パッド部分は、電極金属が露出
しているために、水分等の侵入を受けやすく集積回路の
故障の原因となる。
上述した従来の半導体集積回路における出力パラレル
接続では、入出力パッドが保護膜でカバーされていない
上に、探針測定時の針跡が残っているため水分等により
入出力パッドと入出力バッファセルとを接続する配線の
断線や、不所望な電位とのショート等の故障が起こりや
すいとうい欠点がある。
本発明の目的は、上記の点に鑑みてなされたものであ
り、出力の駆動能力を上げても信頼度の低下のない半導
体集積回路を提供することにある。
〔問題点を解決するための手段〕
本発明の半導体集積回路は、隣接する二つの入出力バ
ッファセルを出力バッファとして用い、これら二つの出
力バッファの出力を、配線により、前記二つの入出力バ
ッファセルにそれぞれ対応する二つの入出力パッドのう
ちの一方に他方の入出力パッドを経由することなく接続
して、前記他方パッドを未使用パッドとして前記二つの
入出力バッファセルから絶縁分離したことを特徴として
いる。
〔実施例〕
本発明の実施例について、図面を用いて説明する。
第１図はゲートアレイ方式からなる半導体集積回路の
一部を示す図で、半導体チップ１上の周辺部に設けられ
た入出力パッド2,2′の内側に、入出力パッド2,2′に対
応して入出力バッファセル3,3′が設けられている。ユ
ーザでの使用条件により、一つの出力バッファセルで負
荷を駆動できない場合、第１図に示すように入出力バッ
ファセルと入出力パッドとの間で配線４により入出力バ
ッファセル3,3′をパラレルに接続させた後、その信号
を一つの入出力パッド２に取り出す。
〔発明の効果〕
以上述べたように本発明によれば、出力バッファセル
の出力部をパラレルに接続し、入出力パッドへは一方し
か接続しないようにする。これにより保護膜でカバーさ
れていない上に、探針測定時の針跡が残っている入出力
パッドまで信号が来ることがなくなり、水分等の侵入を
受け易くとも機能不良を起こすことがなくなり、より信
頼性を上げることができる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の一部平面図、第２図は従来
の出力パラレ接続を示す一部平面図、第３図はマスター
スライス方式半導体集積回路の概略を示すチップ平面
図、第４図はリードフレームとの入出力パッドとの接続
を示す平面図。 1,21,31,41……半導体チップ、2,2′,22,22′,32,42…
…入出力パッド、3,3′,23,23′,33……入出力バッファ
セル、4,24……配線、43……リードフレーム、44……ボ
ンディングパッド。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップ上の周辺部に設けられそれぞ
    れが入力バッファと出力バッファを有する複数の入出力
    バッファセルと、これら入出力バッファセルにそれぞれ
    対応して設けられた複数の入出力パッドとを具備する半
    導体集積回路において、前記複数の入出力バッファセル
    のうち互いに隣接する二つの入出力バッファセルを出力
    バッファとして用い、これら出力バッファの出力を配線
    により前記二つの入出力バッファセルに対応する二つの
    入出力パッドのうちの一方の入出力パッドに他方の入出
    力パッドを経由することなく共通接続して、前記他方の
    入出力パッドを未使用パッドとして前記二つの入出力バ
    ッファセルから絶縁分離したことを特徴とする半導体集
    積回路。
JP61074901A 1986-03-31 1986-03-31 半導体集積回路 Expired - Lifetime JP2594541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61074901A JP2594541B2 (ja) 1986-03-31 1986-03-31 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61074901A JP2594541B2 (ja) 1986-03-31 1986-03-31 半導体集積回路

Publications (2)

Publication Number Publication Date
JPS62230028A JPS62230028A (ja) 1987-10-08
JP2594541B2 true JP2594541B2 (ja) 1997-03-26

Family

ID=13560752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61074901A Expired - Lifetime JP2594541B2 (ja) 1986-03-31 1986-03-31 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2594541B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566998B2 (ja) * 1987-11-20 1996-12-25 株式会社日立製作所 半導体装置
US6043539A (en) * 1997-11-26 2000-03-28 Lsi Logic Corporation Electro-static discharge protection of CMOS integrated circuits
US6366131B1 (en) * 2000-05-01 2002-04-02 Hewlett-Packard Company System and method for increasing a drive signal and decreasing a pin count
JP5214082B2 (ja) * 2001-07-25 2013-06-19 インヴェンサス・コーポレイション 半導体装置
US6836026B1 (en) * 2003-01-14 2004-12-28 Lsi Logic Corporation Integrated circuit design for both input output limited and core limited integrated circuits
US20060129712A1 (en) * 2004-12-10 2006-06-15 Siva Raghuram Buffer chip for a multi-rank dual inline memory module (DIMM)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5963744A (ja) * 1982-10-04 1984-04-11 Mitsubishi Electric Corp 半導体装置
JPS59139646A (ja) * 1983-01-31 1984-08-10 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JPS59227154A (ja) * 1983-06-08 1984-12-20 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
JPS62230028A (ja) 1987-10-08

Similar Documents

Publication Publication Date Title
JP2659095B2 (ja) ゲートアレイ及びメモリを有する半導体集積回路装置
JP2594541B2 (ja) 半導体集積回路
CA1102008A (en) Large scale integrated circuit with external integral access test circuitry and method
US6369599B1 (en) Circuit and a method for configuring pad connections in an integrated device
US6034539A (en) Bonding-option architecture for integrated circuitry
US7036058B1 (en) Semiconductor device having integrally sealed integrated circuit chips arranged for improved testing
US5396500A (en) Semiconductor integrated circuit device with fault detecting function
JPS59115540A (ja) マスタスライス方式半導体集積回路装置
KR900000175B1 (ko) 칩온칩(chip on chip)형 반도체 집적회로
US4814639A (en) Super integration circuit device having a plurality of IC-chip equivalent regions formed on a single semiconductor substrate
EP0803735B1 (en) Multi-chip module
JPH0230176A (ja) 半導体集積回路
JP2900555B2 (ja) 半導体集積回路
JP2505032B2 (ja) 半導体集積回路
JPH1082834A (ja) 半導体集積回路
JPH0529546A (ja) 半導体集積回路
JPH058576B2 (ja)
JPH02306650A (ja) 半導体装置
JPH05121501A (ja) 半導体集積回路
EP0502210B1 (en) Semiconductor integrated circuit device with testing-controlling circuit provided in input/output region
JPH0282547A (ja) 半導体ウェハー
JPS6112043A (ja) マスタ−スライス型ゲ−トアレイ装置
JPS6364054B2 (ja)
JPH10135285A (ja) 半導体集積回路装置のテスト回路
JPH0770571B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term