JPS5963744A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5963744A
JPS5963744A JP57175543A JP17554382A JPS5963744A JP S5963744 A JPS5963744 A JP S5963744A JP 57175543 A JP57175543 A JP 57175543A JP 17554382 A JP17554382 A JP 17554382A JP S5963744 A JPS5963744 A JP S5963744A
Authority
JP
Japan
Prior art keywords
pad
external terminal
function
bonding
circuit section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57175543A
Other languages
English (en)
Inventor
Kunihiro Yamada
圀裕 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57175543A priority Critical patent/JPS5963744A/ja
Publication of JPS5963744A publication Critical patent/JPS5963744A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、パッケージから出された外部端子の一つを
共通端子とす−る複数の機能部が半導体チップに設けら
れた、半導体装置に関する。
従来この種の装置として、第１図に要部を説明図で示す
ものがあった。図はＬＳＩの場合を示し１、（１）はパ
ッケージ、（２）はリードフレームのダイパッド、（３
）はリードフレームに形成されたボンディング受は部で
、フレームリード（４）が延びて先端が外部端子（５）
になっている。（６）はダイパッド（２）Ｋダイポンデ
ィングされたＬ８エテツフ゛、（７ン及び（８ＪｉｊＬ
ｓエテツプ（６λに設けられ、それぞれ論理回路の一つ
をなす出力回路部及び入力回路部、（９）ｄＬ８エテツ
プ（６）に設けられたボンディング用バンドで、アルミ
材などの配線ｕｌにより出力回路部（７）と入力回路部
（８〕に接続嘔れていや。（ロ）はボンディング用パッ
ド（９）と一つの端子（２）のボンディング用受は部（
３）とをワイヤボンディングした金属細線である。
上記従来の装置において、出力回路部（７）の出力線と
、入力回路部（８）の入力線とが配線Ｑりによシパツド
（９）に接続されており、パッド（９ンは金属細線（ｌ
りにより一方の外部端子（５）側に接続されている。こ
うして、−外部端子（５）により入力、出力の両機能に
対し取出すことができるようにしている。
上記従来の半導体装置では、入力機能と出力機能とを設
けてあり、一つの外部端子（５）Ｋよシ取出されている
。しかし、実装後、実使用においては、両機能とも必要
とは限らす、いづれか一方の機能のみを必要とする場合
がある。このため、不必要な方の機能を作用させないよ
うＫする、外部からの手続操作が必要でめった。例えば
、入力機能のみを必要とする場合、正常な入力機能を乱
さないように、出力回路部（７］Ｋ対し論理１又は論理
０の出力操作をする必要がある。
この発明は、複数の機能部に、対してそれぞれボンディ
ング用パッドを設け、共通とする一外部端子に対し、上
記ボンディング用パッドのうち所要の分をワイヤボンデ
ィングし、実装後、使用に際し従来のような不要な機能
部に対する手続操作を要しない、半導体装置を提供する
ことを目的としている。
第２図はこの発明の一実施例による半導体装置の要部の
説明図で、ＬＳＩの場合を示し、（１）〜（８）は上記
従来装置と同一のものである。ｅ］）及び（２）はＬＳ
Ｉチップ（６）に設けられたボンディング用パッドで、
パッド１２っは一理回路の一つである出力回路部（７）
Ｋ配線＠により接続され、パッド（支）は論理回路の一
つである入力回路部（８）Ｋ配線（財）により接続され
ている。配線に）、（ハ）はアルミ材など導電材からな
る。
実線で示す（ハ）は一方のボンディング用パッドに）と
ボンディング受は部（３）とをワイヤボンディングした
金ＪｔＡ細線である。なお、出力回路部（７）が不要で
、入力回路部（８）が必要な仕様の場合は、実線で示す
金属細線四による一方のパッド（２）のワイヤボンディ
ングはやめ、鎖線で示すように金属細線四により他方の
パッドＧ！ｐをワイヤボンディングをする。
また、入力機能と出力機能の両方を必要とする場合は、
一つのボンディング受は部（３）に、それぞれパッドＧ
！ＩＪ　、　＠を各金属細線に）でワイヤボンディング
する。
こうし又、一つの外部端子（５）に、双方の機能のうち
、必要とする機能のみが接続され、実装後、使用におい
て、従来のような、不要とする機能に外部からの手続操
作が要しない。
なお、上記実施例では、一つの共通外部端子（５）に対
する機能部として、出力回路部（７）と入力回路部（８
）を設けである場合を示したが、三つ以上の機能部を設
けそれぞれに対するボンディング用パッドを設けておき
、仕様に応じ必要とする機能部の分に対するボンディン
グ用パッドを外部端子側とワイヤボンディングするよう
Ｋしてもよい。
また、機能部としては、出力回路部、入力回路部に限ら
ず、他の機能のもの、例えばプルダウン又はプルアンプ
機能のものの場合にも適用できるものである。
さらに、単一の機能部を複数設けた場合も適用できる。
なおまた、出力機能部においては、電流の流出。
流入の出力トランジスタを設けておき、いっれかを選択
場れるようにすることができる。
さらにまた、入力機能部忙おいては、入力特性の異なる
二つ以上のもの（例えば、単一のしきい値のものとシュ
ミット特性を有するものなど）を、選択されるようにす
ることもできる。
以上のように１この発明によれば、一つの外部端子ＫＭ
する複数必機能部を設けてＩ、これらの機能部に対しそ
れぞれボンディング用パッド部を設け、仕様により必要
とする機能部のボンディング用パッド部と上記外部端子
側をワイヤボンディングしたので、実装後、使用に際し
従来のような、不要とする機能部に対する手続操作を要
せず、この制約が解消され、特性９機能が向上される０
【図面の簡単な説明】
第１図は従来の半導体装置の要部を示す説明図、第２図
はこの発明の一実施例による半導体装置の要部を示す説
明図である。 １・・・パッケージ、３・・・ボンディング受は部、５
・・・外部端子、６・・・ＬＳＩテップ、７・・・出力
回路部、８・・・入力回路部、’２１．２２・・・ボン
ディング用ノＺンド、２３　、２４・・・配線、２５・
・・金属細線なお、図中同一符号は同−又は相当部分を
示す０代理人　葛野信−（外１名） 第１図 第２図 昭和　　年　　月　　ＩＩ 特許庁長官１段 １、事件の表示　　　　特願昭５７−１１５５４３号２
、発明の名称　　　半導体装置 ３、補正をする省 ５、補正の対象 明細書の「発明の詳細な説明」の欄０ ６、補正の内容 １１＋　　明細書第２ページ第９行の「端子（２）」を
「端子（５）」に補正する。 （２）明細書第４ページ第２行の「実線で一一一一パッ
ド（２２と」を「実線及び鎖線で示す（２５ｊは一方及
び他方のホンティング用パッド翰及び（２１１と」に補
正する。 （３）明細書第４ページ第５行の「実線」を「鎖線」に
補正する。 （４）　　明細書第４ページ第６行の「一方のパッド□
□□」を「他方のパツドシ１）」に補正する。 （５）明細１第４ペ一ジ第７行の「鎖線」を「実線」に
補正する。 （６）　　明細書第４ページ第８行の「他方のパッド＠
ｌ）を」を「一方のパッドｔ２Ｚだけに」に補正する。 以上

Claims (1)

    【特許請求の範囲】
  1. パッケージの一外部端子に対する複数の機能部を半導体
    テップ建設けてあり、上記各機能部にそれだれ内部配線
    接続された複数のポ・ゲイングバツドを上記半導体テッ
    プ上に設けており、仕様に応じ、上記各機能部のうち必
    要とする分に対する上記ポンディングパッド部を、上記
    外部端子側のボングーｆング受は部にワイヤボンディン
    グしたことを特徴とする半導体装置。
JP57175543A 1982-10-04 1982-10-04 半導体装置 Pending JPS5963744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57175543A JPS5963744A (ja) 1982-10-04 1982-10-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57175543A JPS5963744A (ja) 1982-10-04 1982-10-04 半導体装置

Publications (1)

Publication Number Publication Date
JPS5963744A true JPS5963744A (ja) 1984-04-11

Family

ID=15997910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57175543A Pending JPS5963744A (ja) 1982-10-04 1982-10-04 半導体装置

Country Status (1)

Country Link
JP (1) JPS5963744A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028257A (ja) * 1983-07-26 1985-02-13 Sharp Corp 集積回路
JPS62224942A (ja) * 1986-03-27 1987-10-02 Sony Corp 半導体集積回路
JPS62230028A (ja) * 1986-03-31 1987-10-08 Nec Corp 半導体集積回路
US5801451A (en) * 1995-02-14 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a plurality of input buffer circuits receiving the same control signal

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764941A (en) * 1980-10-09 1982-04-20 Hitachi Ltd Semiconductor integrated circuit device
JPS5722242B2 (ja) * 1972-04-10 1982-05-12

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5722242B2 (ja) * 1972-04-10 1982-05-12
JPS5764941A (en) * 1980-10-09 1982-04-20 Hitachi Ltd Semiconductor integrated circuit device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028257A (ja) * 1983-07-26 1985-02-13 Sharp Corp 集積回路
JPS62224942A (ja) * 1986-03-27 1987-10-02 Sony Corp 半導体集積回路
JPS62230028A (ja) * 1986-03-31 1987-10-08 Nec Corp 半導体集積回路
US5801451A (en) * 1995-02-14 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a plurality of input buffer circuits receiving the same control signal

Similar Documents

Publication Publication Date Title
US6674177B2 (en) Apparatus for implementing selected functionality on an integrated circuit device
JPS62244144A (ja) 半導体装置
JPS61117858A (ja) 半導体装置
US4646126A (en) Semiconductor device
JPS5963744A (ja) 半導体装置
JPH04221837A (ja) 半導体装置
JPS60180154A (ja) 半導体装置
JPS617656A (ja) マルチチップパッケ−ジ
JPS61125066A (ja) 半導体装置
JPS617657A (ja) マルチチツプパツケ−ジ
JPS6081852A (ja) 半導体装置
JPS6135546A (ja) 半導体装置
JPS5828359Y2 (ja) 半導体集積回路装置
JP3330694B2 (ja) 半導体装置
JP2829994B2 (ja) 半導体集積回路
JP2915319B2 (ja) 半導体装置
JPS60134462A (ja) 集積化半導体論理回路装置
JPH04199670A (ja) Ｉｃパッケージ用リードフレーム
JPH05326712A (ja) 半導体集積回路装置
JPH05251496A (ja) 半導体素子
JPH023259A (ja) マスタスライス型半導体装置の製造方法
KR0127323B1 (ko) 반도체 신호선 연결장치
JPH04218943A (ja) １チップｌｓｉの製造方法
JPH0689971A (ja) 半導体装置
JPH05226406A (ja) 半導体装置