JPH0689971A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0689971A JPH0689971A JP23842292A JP23842292A JPH0689971A JP H0689971 A JPH0689971 A JP H0689971A JP 23842292 A JP23842292 A JP 23842292A JP 23842292 A JP23842292 A JP 23842292A JP H0689971 A JPH0689971 A JP H0689971A
- Authority
- JP
- Japan
- Prior art keywords
- gnd
- lead
- chip
- pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＧＮＤノイズの低減を図るととも
に、ＧＮＤレベルの配線を容易にすることを目的とす
る。 【構成】 ＧＮＤパッド１１を各出力トランジスタ５ご
とに設けるとともに、ループ状のＧＮＤリード１２ａ
を、各リード３ｂに対して厚さ方向に絶縁距離をおいて
交差するようにＩＣチップ４の周囲に配置し、このＧＮ
Ｄリード１２ａに金属細線７を介して各ＧＮＤパッド１
１を接続した。
に、ＧＮＤレベルの配線を容易にすることを目的とす
る。 【構成】 ＧＮＤパッド１１を各出力トランジスタ５ご
とに設けるとともに、ループ状のＧＮＤリード１２ａ
を、各リード３ｂに対して厚さ方向に絶縁距離をおいて
交差するようにＩＣチップ４の周囲に配置し、このＧＮ
Ｄリード１２ａに金属細線７を介して各ＧＮＤパッド１
１を接続した。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
特に装置内部のＧＮＤノイズ低減に関するものである。
特に装置内部のＧＮＤノイズ低減に関するものである。
【０００２】
【従来の技術】従来、この種の半導体装置は、その内部
にＩＣチップ（半導体素子）を有しており、このＩＣチ
ップ上には、入力信号電極や入出力電極となる複数のＩ
／Ｏパッドが設けられている。これらのＩ／Ｏパッド
は、ワイヤボンディング技術により、金属細線を介して
リードフレームのリードと接続される。これにより、Ｉ
Ｃチップと外部回路との間での信号の授受が可能とな
る。
にＩＣチップ（半導体素子）を有しており、このＩＣチ
ップ上には、入力信号電極や入出力電極となる複数のＩ
／Ｏパッドが設けられている。これらのＩ／Ｏパッド
は、ワイヤボンディング技術により、金属細線を介して
リードフレームのリードと接続される。これにより、Ｉ
Ｃチップと外部回路との間での信号の授受が可能とな
る。
【０００３】図４は従来の半導体装置の一例を示す要部
平面図である。図において、１はダイパッド（ダイボン
ドエリア）２，ＧＮＤリード３ａ及びそれ以外の複数の
リード３ｂ等が形成されているリードフレーム、４はダ
イパッド１上に搭載されているＩＣチップである。
平面図である。図において、１はダイパッド（ダイボン
ドエリア）２，ＧＮＤリード３ａ及びそれ以外の複数の
リード３ｂ等が形成されているリードフレーム、４はダ
イパッド１上に搭載されているＩＣチップである。
【０００４】５はＩＣチップ４上に設けられている複数
の出力トランジスタ、６は各出力トランジスタのそれぞ
れに対応してＩＣチップ４上に設けられているＩ／Ｏパ
ッドであり、各Ｉ／Ｏパッド６は、それぞれ金属細線
（ボンディングワイヤ）７を介して対応するリード３ｂ
に接続されている。８はＩＣチップ４上に設けられてい
るとともに、Ａｌ配線９を介して各出力トランジスタ５
に接続されているＧＮＤパッドであり、このＧＮＤパッ
ド８は、金属細線７を介してＧＮＤリード３ａに接続さ
れている。また、Ａｌ配線９は、各出力トランジスタ５
の近傍を通るようにループ状に形成されている。
の出力トランジスタ、６は各出力トランジスタのそれぞ
れに対応してＩＣチップ４上に設けられているＩ／Ｏパ
ッドであり、各Ｉ／Ｏパッド６は、それぞれ金属細線
（ボンディングワイヤ）７を介して対応するリード３ｂ
に接続されている。８はＩＣチップ４上に設けられてい
るとともに、Ａｌ配線９を介して各出力トランジスタ５
に接続されているＧＮＤパッドであり、このＧＮＤパッ
ド８は、金属細線７を介してＧＮＤリード３ａに接続さ
れている。また、Ａｌ配線９は、各出力トランジスタ５
の近傍を通るようにループ状に形成されている。
【０００５】上記のような従来の半導体装置では、ＧＮ
Ｄリード３ａ，金属細線７，ＧＮＤパッド８及びＡｌ配
線９を介して、各出力トランジスタ５にＧＮＤレベルを
取り入れている。
Ｄリード３ａ，金属細線７，ＧＮＤパッド８及びＡｌ配
線９を介して、各出力トランジスタ５にＧＮＤレベルを
取り入れている。
【０００６】
【発明が解決しようとする課題】以上のような従来の半
導体装置では、ＩＣ内部回路のＧＮＤレベルを取り入れ
る際、図４のようにＧＮＤパッド８からつながるＡｌ配
線９によって各出力トランジスタ５のＧＮＤレベルを取
り入れていた。そのため、図５の各出力トランジスタを
流れる電流をｉ、各出力トランジスタ間ＡＢ，ＢＣ，Ｃ
ＧのＡｌ配線の抵抗をｒとすると、ノードＣ，ノード
Ｂ，ノードＡの電位はそれぞれ３ｉｒ，５ｉｒ，６ｉｒ
となってＧＮＤレベルから浮き上がり、ＧＮＤノイズが
発生するという問題点があった。図６にそれぞれのノー
ドＡ，Ｂ，Ｃと電位の関係をグラフに示す。特に、Ｉ／
Ｏパッド６では、データ出力の際多くの電流が流れるた
め、大きな問題となっていた。
導体装置では、ＩＣ内部回路のＧＮＤレベルを取り入れ
る際、図４のようにＧＮＤパッド８からつながるＡｌ配
線９によって各出力トランジスタ５のＧＮＤレベルを取
り入れていた。そのため、図５の各出力トランジスタを
流れる電流をｉ、各出力トランジスタ間ＡＢ，ＢＣ，Ｃ
ＧのＡｌ配線の抵抗をｒとすると、ノードＣ，ノード
Ｂ，ノードＡの電位はそれぞれ３ｉｒ，５ｉｒ，６ｉｒ
となってＧＮＤレベルから浮き上がり、ＧＮＤノイズが
発生するという問題点があった。図６にそれぞれのノー
ドＡ，Ｂ，Ｃと電位の関係をグラフに示す。特に、Ｉ／
Ｏパッド６では、データ出力の際多くの電流が流れるた
め、大きな問題となっていた。
【０００７】この発明は、上記のような問題点を解決す
ることを課題としてなされたものであり、各ノードの電
位のＧＮＤレベルからの浮き上がりをなくし、ＧＮＤノ
イズを低減することがてきる半導体装置を得ることを目
的とする。
ることを課題としてなされたものであり、各ノードの電
位のＧＮＤレベルからの浮き上がりをなくし、ＧＮＤノ
イズを低減することがてきる半導体装置を得ることを目
的とする。
【０００８】
【課題を解決するための手段】請求項１の発明に係る半
導体装置は、ＧＮＤパッドを各出力トランジスタごとに
設けるとともに、各リードに対して厚さ方向に絶縁距離
をおいて交差するようにＩＣチップの周囲に配置したＧ
ＮＤリードに、金属細線を介して各ＧＮＤパッドを接続
したものである。
導体装置は、ＧＮＤパッドを各出力トランジスタごとに
設けるとともに、各リードに対して厚さ方向に絶縁距離
をおいて交差するようにＩＣチップの周囲に配置したＧ
ＮＤリードに、金属細線を介して各ＧＮＤパッドを接続
したものである。
【０００９】請求項２の発明に係る半導体装置は、ＧＮ
Ｄパッドを各出力トランジスタごとに設けるとともに、
各リードに対して絶縁膜を介して交差するようにＩＣチ
ップの周囲に配置したＧＮＤリードに、金属細線を介し
て各ＧＮＤパッドを接続したものである。
Ｄパッドを各出力トランジスタごとに設けるとともに、
各リードに対して絶縁膜を介して交差するようにＩＣチ
ップの周囲に配置したＧＮＤリードに、金属細線を介し
て各ＧＮＤパッドを接続したものである。
【００１０】
【作用】この発明においては、ＧＮＤパッドがＩＣチッ
プ内の各出力トランジスタそれぞれに対し配置されてい
るため、各出力トランジスタのＧＮＤレベル部分とＧＮ
Ｄパッド間の配線が短くなる。
プ内の各出力トランジスタそれぞれに対し配置されてい
るため、各出力トランジスタのＧＮＤレベル部分とＧＮ
Ｄパッド間の配線が短くなる。
【００１１】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例１．図１は請求項１の発明の一実施例による半導
体装置を示す要部平面図であり、図４と同一又は相当部
分には同一符号を付し、その説明を省略する。図におい
て、１１は各出力トランジスタ１１にそれぞれ設けられ
たＧＮＤパッド、１２はリードフレーム１に対して立体
的に２層に配置されたＧＮＤリードフレームであり、こ
のＧＮＤリードフレーム１２は、ダイパッド２の周囲に
設けられたループ状のＧＮＤリード１２ａを有してい
る。また、ＧＮＤリード１２ａには、金属細線７を介し
て各ＧＮＤパッド１１が接続されている。さらに、ＧＮ
Ｄリード１２ａは、図２に示すように、各リード３ｂに
対して厚さ方向に絶縁距離をおいて交差するように配置
されている。
る。 実施例１．図１は請求項１の発明の一実施例による半導
体装置を示す要部平面図であり、図４と同一又は相当部
分には同一符号を付し、その説明を省略する。図におい
て、１１は各出力トランジスタ１１にそれぞれ設けられ
たＧＮＤパッド、１２はリードフレーム１に対して立体
的に２層に配置されたＧＮＤリードフレームであり、こ
のＧＮＤリードフレーム１２は、ダイパッド２の周囲に
設けられたループ状のＧＮＤリード１２ａを有してい
る。また、ＧＮＤリード１２ａには、金属細線７を介し
て各ＧＮＤパッド１１が接続されている。さらに、ＧＮ
Ｄリード１２ａは、図２に示すように、各リード３ｂに
対して厚さ方向に絶縁距離をおいて交差するように配置
されている。
【００１２】このような半導体装置では、各出力トラン
ジスタ５ごとにＧＮＤパッド１１を配置したことによ
り、各出力トランジスタ５のＧＮＤレベル部分とＧＮＤ
パッド１１間のＡｌ配線が短くなり、Ａｌ配線が容易に
なるとともにＧＮＤノイズが低減される。これは、Ａｌ
配線に比べて、ＧＮＤリード１２ａの電気抵抗が小さい
ためである。また、ＧＮＤリード１２ａは、ＩＣチップ
４の周囲を囲むように配置されているので、各ＧＮＤパ
ッド１１とＧＮＤリード１２ａとの配線、即ち金属細線
７のワイヤボンディングを容易に行うことが可能であ
る。
ジスタ５ごとにＧＮＤパッド１１を配置したことによ
り、各出力トランジスタ５のＧＮＤレベル部分とＧＮＤ
パッド１１間のＡｌ配線が短くなり、Ａｌ配線が容易に
なるとともにＧＮＤノイズが低減される。これは、Ａｌ
配線に比べて、ＧＮＤリード１２ａの電気抵抗が小さい
ためである。また、ＧＮＤリード１２ａは、ＩＣチップ
４の周囲を囲むように配置されているので、各ＧＮＤパ
ッド１１とＧＮＤリード１２ａとの配線、即ち金属細線
７のワイヤボンディングを容易に行うことが可能であ
る。
【００１３】実施例２．図３は請求項２の発明の一実施
例による半導体装置のリードとＧＮＤリードとの交差部
分を示す断面図である。図において、１３はリード３ｂ
とＧＮＤリード１２ａとの間に介在している絶縁膜であ
る。
例による半導体装置のリードとＧＮＤリードとの交差部
分を示す断面図である。図において、１３はリード３ｂ
とＧＮＤリード１２ａとの間に介在している絶縁膜であ
る。
【００１４】この実施例２のように、リード３ｂとＧＮ
Ｄリード１２ａとの間に絶縁膜１３を介在させることに
より、両者間の電気的な絶縁がより確実となり、装置全
体の信頼性が向上する。
Ｄリード１２ａとの間に絶縁膜１３を介在させることに
より、両者間の電気的な絶縁がより確実となり、装置全
体の信頼性が向上する。
【００１５】
【発明の効果】以上説明したように、請求項１の発明の
半導体装置は、ＧＮＤパッドを各出力トランジスタごと
に設けるとともに、各リードに対して厚さ方向に絶縁距
離をおいて交差するようにＩＣチップの周囲に配置した
ＧＮＤリードに、金属細線を介して各ＧＮＤパッドを接
続したので、各出力トランジスタのＧＮＤレベル部分と
ＧＮＤパッド間の配線を短くすることができ、これによ
りＧＮＤノイズの低減を図ることができるとともに、Ｇ
ＮＤレベルの配線を容易にすることができるなどの効果
を奏する。
半導体装置は、ＧＮＤパッドを各出力トランジスタごと
に設けるとともに、各リードに対して厚さ方向に絶縁距
離をおいて交差するようにＩＣチップの周囲に配置した
ＧＮＤリードに、金属細線を介して各ＧＮＤパッドを接
続したので、各出力トランジスタのＧＮＤレベル部分と
ＧＮＤパッド間の配線を短くすることができ、これによ
りＧＮＤノイズの低減を図ることができるとともに、Ｇ
ＮＤレベルの配線を容易にすることができるなどの効果
を奏する。
【００１６】また、請求項２の発明に係る半導体装置
は、ＧＮＤリードと他のリードとの間に絶縁膜を介在さ
せたので、上記請求項１の発明の効果に加え、ＧＮＤリ
ードと他のリードとの間の電気的な絶縁をより確実にす
ることができ、装置全体の信頼性を向上させることがで
きるという効果を奏する。
は、ＧＮＤリードと他のリードとの間に絶縁膜を介在さ
せたので、上記請求項１の発明の効果に加え、ＧＮＤリ
ードと他のリードとの間の電気的な絶縁をより確実にす
ることができ、装置全体の信頼性を向上させることがで
きるという効果を奏する。
【図１】請求項１の発明の一実施例による半導体装置を
示す要部平面図である。
示す要部平面図である。
【図２】図１のＧＮＤリードと他のリードとの交差部分
を示す断面図である。
を示す断面図である。
【図３】請求項２の発明の一実施例による半導体装置の
ＧＮＤリードと他のリードとの交差部分を示す断面図で
ある。
ＧＮＤリードと他のリードとの交差部分を示す断面図で
ある。
【図４】従来の半導体装置の一例を示す要部平面図であ
る。
る。
【図５】図４の半導体装置の出力トランジスタの概略の
配線図である。
配線図である。
【図６】図５のノードＡ，Ｂ，Ｃにおける電位を示す関
係図である。
係図である。
３ｂ リード ４ ＩＣチップ ５ 出力トランジスタ ６ Ｉ／Ｏパッド ７ 金属細線 １１ ＧＮＤパッド １２ａ ＧＮＤリード １３ 絶縁膜
Claims (2)
- 【請求項１】 複数の出力トランジスタとこれらの各出
力トランジスタごとに設けられているＩ／Ｏパッド及び
ＧＮＤパッドとを有するＩＣチップ、 このＩＣチップの周囲に互いに絶縁距離をおいて配置さ
れ、かつ金属細線を介して対応する上記Ｉ／Ｏパッドに
接続され、上記各出力トランジスタを外部回路に接続す
る複数のリード、及びこれらの各リードに対して厚さ方
向に絶縁距離をおいて交差するように上記ＩＣチップの
周囲に配置されているとともに、金属細線を介して上記
各ＧＮＤパッドが接続されているＧＮＤリードを備えて
いることを特徴とする半導体装置。 - 【請求項２】 複数の出力トランジスタとこれらの各出
力トランジスタごとに設けられているＩ／Ｏパッド及び
ＧＮＤパッドとを有するＩＣチップ、 このＩＣチップの周囲に互いに絶縁距離をおいて配置さ
れ、かつ金属細線を介して対応する上記Ｉ／Ｏパッドに
接続され、上記各出力トランジスタを外部回路に接続す
る複数のリード、及びこれらの各リードに対して絶縁膜
を介して交差するように上記ＩＣチップの周囲に配置さ
れているとともに、金属細線を介して上記各ＧＮＤパッ
ドが接続されているＧＮＤリードを備えていることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23842292A JPH0689971A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23842292A JPH0689971A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689971A true JPH0689971A (ja) | 1994-03-29 |
Family
ID=17029975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23842292A Pending JPH0689971A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689971A (ja) |
-
1992
- 1992-09-07 JP JP23842292A patent/JPH0689971A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5613295A (en) | Semiconductor device having an interconnecting circuit board and method for manufacturing same | |
| JPH04307943A (ja) | 半導体装置 | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPH0689971A (ja) | 半導体装置 | |
| JPS6028256A (ja) | 半導体装置 | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JPH01143246A (ja) | 半導体装置 | |
| JPH05121632A (ja) | 半導体装置 | |
| JPH07321254A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JPH01278052A (ja) | 樹脂封止半導体装置 | |
| JP2654291B2 (ja) | 半導体装置用パッケージのリード配線 | |
| JP2682227B2 (ja) | 半導体集積回路 | |
| KR0167281B1 (ko) | 비엘피 패키지 | |
| JPH0666351B2 (ja) | 半導体集積回路 | |
| JPH05291478A (ja) | 樹脂封止型半導体装置 | |
| JP2000077595A (ja) | リードフレーム及び半導体集積回路装置 | |
| JPH0595018A (ja) | 半導体装置の製造方法 | |
| JPS5963744A (ja) | 半導体装置 | |
| JPH0637234A (ja) | 半導体装置 | |
| JP2004119819A (ja) | 半導体装置 | |
| JPH05226568A (ja) | 半導体装置 | |
| JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
| JPH0595072A (ja) | 半導体装置 | |
| JPH01278031A (ja) | 半導体装置 |