JPH01278052A - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JPH01278052A JPH01278052A JP63107905A JP10790588A JPH01278052A JP H01278052 A JPH01278052 A JP H01278052A JP 63107905 A JP63107905 A JP 63107905A JP 10790588 A JP10790588 A JP 10790588A JP H01278052 A JPH01278052 A JP H01278052A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- shield
- resin
- mesh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000011347 resin Substances 0.000 title claims abstract description 14
- 229920005989 resin Polymers 0.000 title claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 230000007257 malfunction Effects 0.000 abstract description 13
- 230000005684 electric field Effects 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 230000002411 adverse Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電磁波ノイズ対策を施した樹脂封止半導体装置
に関する。
に関する。
近年、各種機器に使用されている半導体装置では、安価
に構成できることがら封止パッケージに樹脂を用いたも
のが多い。ところが、この樹脂封止半導体装置では、外
部の電磁波ノイズの影響を受けて誤動作する可能性があ
り、各分野での問題となっている。
に構成できることがら封止パッケージに樹脂を用いたも
のが多い。ところが、この樹脂封止半導体装置では、外
部の電磁波ノイズの影響を受けて誤動作する可能性があ
り、各分野での問題となっている。
例えば、第6図は半導体装置の内部構成の一部を模式的
に示す図である。抵抗値rのアルミニウム配線21と、
抵抗値Rのポリシリコン配線22とをコンタクト23で
接続して回路を構成した場合、再配線21.22でルー
プ構造が構成され、等価的にコイルと見做される。この
ため、ここに電磁波11が影響したときには、電磁波の
磁界成分12の時間変化により、配線21.22に電流
Iを生じる。この電流■と各配線の抵抗r、Hによって
本来等電位であるべきA点とB点との間に1 (r+R
)の電位差が生じ、誤動作を誘発する。
に示す図である。抵抗値rのアルミニウム配線21と、
抵抗値Rのポリシリコン配線22とをコンタクト23で
接続して回路を構成した場合、再配線21.22でルー
プ構造が構成され、等価的にコイルと見做される。この
ため、ここに電磁波11が影響したときには、電磁波の
磁界成分12の時間変化により、配線21.22に電流
Iを生じる。この電流■と各配線の抵抗r、Hによって
本来等電位であるべきA点とB点との間に1 (r+R
)の電位差が生じ、誤動作を誘発する。
また、第7図は半導体装置の内部回路の一例を示す図で
ある。この回路はダイナミック保持回路であり、入力信
号線31に繋がる配線32.33に夫々トランスファ3
4,35とインバータ36゜37を接続し、クロック信
号線38のI II又は“0″の信号値によってトラン
スファ34.35が入力信号線31の値を取込み、或い
は配線32゜33に保持させる。
ある。この回路はダイナミック保持回路であり、入力信
号線31に繋がる配線32.33に夫々トランスファ3
4,35とインバータ36゜37を接続し、クロック信
号線38のI II又は“0″の信号値によってトラン
スファ34.35が入力信号線31の値を取込み、或い
は配線32゜33に保持させる。
この回路に電磁波11が作用すると、電界成分l3によ
って配線32.33間に電界が生じ、配線32.33の
電位が異なり、本来同じ値が出力されるインバータ36
.37の出力値が異なるという誤動作を誘発する。
って配線32.33間に電界が生じ、配線32.33の
電位が異なり、本来同じ値が出力されるインバータ36
.37の出力値が異なるという誤動作を誘発する。
なお、これら電磁波の電界成分、磁界成分は夫々誘電率
と透磁率の時間関数で表されるために、電磁波ノイズの
周波数が高くなるにつれて単位時間当たりの電界変化、
磁界変化が大きくなり、半導体装置に与える影響も大き
くなる。
と透磁率の時間関数で表されるために、電磁波ノイズの
周波数が高くなるにつれて単位時間当たりの電界変化、
磁界変化が大きくなり、半導体装置に与える影響も大き
くなる。
〔発明が解決しようとする課題]
このため、従来では半導体装置全体をシールド板によっ
て遮蔽して電磁波ノイズによる誤動作を防止しているが
、これでは半導体装置を用いたトータルシステム全体の
重量や外形が大きくなり、しかもコスト低下の障害にな
るという問題がある。
て遮蔽して電磁波ノイズによる誤動作を防止しているが
、これでは半導体装置を用いたトータルシステム全体の
重量や外形が大きくなり、しかもコスト低下の障害にな
るという問題がある。
本発明は重量、外形の大型化をまねくことなく半導体装
置の電磁波ノイズによる誤動作を防止することが可能な
樹脂封止半導体装置を提供することを目的としている。
置の電磁波ノイズによる誤動作を防止することが可能な
樹脂封止半導体装置を提供することを目的としている。
本発明の樹脂封止半導体装置は、導電性材質からなるシ
ールド板を半導体チップを包囲するように配設し、かつ
半導体チップとともに樹脂封止した構成としている。
ールド板を半導体チップを包囲するように配設し、かつ
半導体チップとともに樹脂封止した構成としている。
上述した構成では、シールド板によって半導体チップを
遮蔽し、半導体装置に印加された外部の電磁波による半
導体チップへの影響を抑止し、半導体装置の誤動作を防
止する。
遮蔽し、半導体装置に印加された外部の電磁波による半
導体チップへの影響を抑止し、半導体装置の誤動作を防
止する。
〔実施例]
次に、本発明を図面を参照して説明する。
第1図乃至第3図は本発明の第1実施例を示す図である
。第1図は本発明の外観斜視図、第2図はそのA−A線
に沿う拡大断面図である。
。第1図は本発明の外観斜視図、第2図はそのA−A線
に沿う拡大断面図である。
これらの図において、リードフレーム2のアイランド3
には半導体チップlを搭載し、ボンディングワイヤ5に
より外部リード4に電気接続している。そして、このリ
ードフレーム2を上下に挟むようにシールドM46を配
設し、このシールド網6を含んで前記半導体チップ1等
を樹脂7によって封止している。
には半導体チップlを搭載し、ボンディングワイヤ5に
より外部リード4に電気接続している。そして、このリ
ードフレーム2を上下に挟むようにシールドM46を配
設し、このシールド網6を含んで前記半導体チップ1等
を樹脂7によって封止している。
前記シールド網6は、第3図に示すように例えばアルミ
ニウム等の高導電材を網状に構成した板材で形成し、上
片6aと下片6bとを一体に連結してコ字状に曲げ形成
し、かつその一部にはアース線6cを連結している。そ
して、このシールドm6の上、下片6a、6b間に少な
くとも前記半導体チップ1を上下に包囲するように配設
し、かつアース線6cは樹脂パッケージ7から外部に導
出させている。
ニウム等の高導電材を網状に構成した板材で形成し、上
片6aと下片6bとを一体に連結してコ字状に曲げ形成
し、かつその一部にはアース線6cを連結している。そ
して、このシールドm6の上、下片6a、6b間に少な
くとも前記半導体チップ1を上下に包囲するように配設
し、かつアース線6cは樹脂パッケージ7から外部に導
出させている。
この構成の半導体装置によれば、半導体装置を実装した
際にアース線6cを回路のグランドに接続する。これに
より、シールド網6の内部空間はアース電位にシールド
され、電界が生じることはない。したがって、半導体装
置に外部から電磁波が印加されても、シールドy46に
よって遮ぎられ、内部空間に位置される半導体チップ1
に影響がおよぶことはない。これにより、電磁波による
誤動作が防止できる。
際にアース線6cを回路のグランドに接続する。これに
より、シールド網6の内部空間はアース電位にシールド
され、電界が生じることはない。したがって、半導体装
置に外部から電磁波が印加されても、シールドy46に
よって遮ぎられ、内部空間に位置される半導体チップ1
に影響がおよぶことはない。これにより、電磁波による
誤動作が防止できる。
ここで、シールドM46は特に網目に構成する必要はな
いが、網目に構成すれば樹脂7の封止時に樹脂が網目を
通して流動されるため、シールド網をパッケージ内に内
装させたことによる樹脂封止への影響を低減することが
できる。
いが、網目に構成すれば樹脂7の封止時に樹脂が網目を
通して流動されるため、シールド網をパッケージ内に内
装させたことによる樹脂封止への影響を低減することが
できる。
第4図は本発明の第2実施例を示す断面図である。なお
、第2図と同一部分には同一符号を付しており、その詳
細な説明は省略する。
、第2図と同一部分には同一符号を付しており、その詳
細な説明は省略する。
図において、この実施例では前記シールド網6の外側に
第2のシールドm8を配設している。このシールドM4
8は、第5図に示すように、例えば網目状をしたフェラ
イト等の高磁性体からなる材料を上片8a及び下片8b
とを一端において連結したコ字状に形成し、前記シール
ド網6の外側において樹脂パッケージ7内に埋設してい
る。
第2のシールドm8を配設している。このシールドM4
8は、第5図に示すように、例えば網目状をしたフェラ
イト等の高磁性体からなる材料を上片8a及び下片8b
とを一端において連結したコ字状に形成し、前記シール
ド網6の外側において樹脂パッケージ7内に埋設してい
る。
この構成によれば、外部から印加された電磁波の電界に
よる誤動作が防止できるのは第1実施例と同じである。
よる誤動作が防止できるのは第1実施例と同じである。
更に、この実施例では付加したシールド網8の内部空間
には磁界変位が生じることがないので、外部から印加さ
れた電磁波の磁界成分はシールド網8を介して半導体チ
ップ1の上。
には磁界変位が生じることがないので、外部から印加さ
れた電磁波の磁界成分はシールド網8を介して半導体チ
ップ1の上。
下に夫々均等に加えられ、磁界変位による半導体装置の
誤動作が防止できる。
誤動作が防止できる。
以上説明したように本発明は、半導体チップを包囲する
シールド板を半導体チップとともに樹脂封止しているの
で、このシールド板によって半導体チップを遮蔽し、半
導体装置に印加された電磁波ノイズによる半導体装置の
誤動作を防止し、しかも半導体装置を含むトータルシス
テムの小型化。
シールド板を半導体チップとともに樹脂封止しているの
で、このシールド板によって半導体チップを遮蔽し、半
導体装置に印加された電磁波ノイズによる半導体装置の
誤動作を防止し、しかも半導体装置を含むトータルシス
テムの小型化。
軽量化が達成できる。
第1図は本発明の第1実施例の外観斜視図、第2図は第
1図のA−A線に沿う拡大断面図、第3図はシールド網
の斜視図、第4図は本発明の第2実施例の断面図、第5
図はシールド網の斜視図、第6図は電磁波ノイズによる
誤動作を説明するための半導体装置の内部構成を模式的
に示す図、第7図は同様に誤動作を説明するための半導
体装置の内部回路図である。 1・・・半導体チップ、2・・・リードフレーム、3・
・・アイランド、4・・・外部リード、5・・・ボンデ
ィングワイヤ、6・・・シールド網、6a・・・上片、
6b・・・下片、6c・・・アース線、7・・・樹脂、
8・・・第2のシールド網、8a・・・上片、8b・・
・下片、11・・・電磁波、12・・・磁界成分、13
・・・電界成分、21・・・アルミニウム配線、22・
・・ポリシリコン配線、23・・・コンタクト、31・
・・入力信号線、32.33・・・配線、34.35・
・・トランスファ、36.37・・・インバータ、38
・・・クロック信号線。 第1図
1図のA−A線に沿う拡大断面図、第3図はシールド網
の斜視図、第4図は本発明の第2実施例の断面図、第5
図はシールド網の斜視図、第6図は電磁波ノイズによる
誤動作を説明するための半導体装置の内部構成を模式的
に示す図、第7図は同様に誤動作を説明するための半導
体装置の内部回路図である。 1・・・半導体チップ、2・・・リードフレーム、3・
・・アイランド、4・・・外部リード、5・・・ボンデ
ィングワイヤ、6・・・シールド網、6a・・・上片、
6b・・・下片、6c・・・アース線、7・・・樹脂、
8・・・第2のシールド網、8a・・・上片、8b・・
・下片、11・・・電磁波、12・・・磁界成分、13
・・・電界成分、21・・・アルミニウム配線、22・
・・ポリシリコン配線、23・・・コンタクト、31・
・・入力信号線、32.33・・・配線、34.35・
・・トランスファ、36.37・・・インバータ、38
・・・クロック信号線。 第1図
Claims (1)
- 1、半導体チップを樹脂封止した半導体装置において、
導電性材質からなるシールド板を前記半導体チップを包
囲するように配設し、かつ半導体チップとともに樹脂封
止したことを特徴とする樹脂封止半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63107905A JPH01278052A (ja) | 1988-04-30 | 1988-04-30 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63107905A JPH01278052A (ja) | 1988-04-30 | 1988-04-30 | 樹脂封止半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01278052A true JPH01278052A (ja) | 1989-11-08 |
Family
ID=14471038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63107905A Pending JPH01278052A (ja) | 1988-04-30 | 1988-04-30 | 樹脂封止半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01278052A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5350943A (en) * | 1992-04-18 | 1994-09-27 | Temic Telefunken Microelectronic Gmbh | Semiconductor assembly, in particular a remote control reception module |
US5399902A (en) * | 1993-03-04 | 1995-03-21 | International Business Machines Corporation | Semiconductor chip packaging structure including a ground plane |
JP2008124510A (ja) * | 2008-02-12 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置 |
EP1933610A1 (en) * | 2005-08-30 | 2008-06-18 | Matsushita Electric Industrial Co., Ltd. | Board structure and electronic device |
CN106981477A (zh) * | 2016-01-19 | 2017-07-25 | 三菱电机株式会社 | 半导体装置 |
-
1988
- 1988-04-30 JP JP63107905A patent/JPH01278052A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5350943A (en) * | 1992-04-18 | 1994-09-27 | Temic Telefunken Microelectronic Gmbh | Semiconductor assembly, in particular a remote control reception module |
US5399902A (en) * | 1993-03-04 | 1995-03-21 | International Business Machines Corporation | Semiconductor chip packaging structure including a ground plane |
US5480841A (en) * | 1993-03-04 | 1996-01-02 | International Business Machines Corporation | Process of multilayer conductor chip packaging |
EP1933610A1 (en) * | 2005-08-30 | 2008-06-18 | Matsushita Electric Industrial Co., Ltd. | Board structure and electronic device |
EP1933610A4 (en) * | 2005-08-30 | 2009-05-06 | Panasonic Corp | PLATE STRUCTURE AND ELECTRONIC DEVICE |
JP2008124510A (ja) * | 2008-02-12 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置 |
CN106981477A (zh) * | 2016-01-19 | 2017-07-25 | 三菱电机株式会社 | 半导体装置 |
JP2017130503A (ja) * | 2016-01-19 | 2017-07-27 | 三菱電機株式会社 | 半導体装置 |
CN106981477B (zh) * | 2016-01-19 | 2020-03-10 | 三菱电机株式会社 | 半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6159764A (en) | Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages | |
JPH0480950A (ja) | 半導体集積回路装置 | |
US20190177159A1 (en) | Emc protection of a semiconductor component | |
JPH01278052A (ja) | 樹脂封止半導体装置 | |
US11348894B2 (en) | High-frequency module | |
JPH0494560A (ja) | 半導体装置 | |
JPH01138739A (ja) | 集積回路パッケージ | |
JPH05121632A (ja) | 半導体装置 | |
JP2819775B2 (ja) | 混成集積回路装置 | |
JPH08242047A (ja) | プリント配線板 | |
JPH0332049A (ja) | 半導体装置 | |
JP3016663B2 (ja) | 半導体装置 | |
JP2970952B2 (ja) | 半導体装置およびその製造方法 | |
JPS59224152A (ja) | 集積回路装置 | |
JPH0354470B2 (ja) | ||
JPH0621319A (ja) | 半導体装置用リードフレーム | |
JPH0479262A (ja) | 半導体装置 | |
KR20010065753A (ko) | 접지링을 갖는 비지에이 패키지 | |
JPH03233959A (ja) | 電子部品 | |
JPH04277661A (ja) | 樹脂封止型半導体装置 | |
JPH0327559A (ja) | 半導体装置 | |
JPH0689971A (ja) | 半導体装置 | |
JPH01128452A (ja) | 半導体装置 | |
JPH03283559A (ja) | 電子部品 | |
JPH05291478A (ja) | 樹脂封止型半導体装置 |