JPH01128452A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01128452A JPH01128452A JP62284237A JP28423787A JPH01128452A JP H01128452 A JPH01128452 A JP H01128452A JP 62284237 A JP62284237 A JP 62284237A JP 28423787 A JP28423787 A JP 28423787A JP H01128452 A JPH01128452 A JP H01128452A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pellet
- front side
- die island
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000008188 pellet Substances 0.000 claims abstract description 11
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 2
- 230000002411 adverse Effects 0.000 claims 1
- 230000000704 physical effect Effects 0.000 abstract description 4
- 238000010276 construction Methods 0.000 abstract 2
- 238000012216 screening Methods 0.000 abstract 1
- 238000007789 sealing Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は樹脂封止フラットパッケージ形半導体装置に
関するものである。
関するものである。
［従来の技術］
第２図は従来の樹脂封止フラットパッケージ形−半導体
装置を示す部分切取斜視図であって、図において１はＩ
Ｃペレット、２はダイアイランド、３は封止樹脂、４は
リード、５はボンディングワイヤである。実際の半導体
装置では多数のリード４を備え、従って多数のボンデイ
ンクワイヤ５を備えているが第２図では説明に必要なも
のだけを代表的に示しである。このような樹脂封止フラ
ットパッケージ形半導体装置の構造については従来よく
知られているのでその一最的な説明は省略する。ダイア
イランド２はリード４と同様な金属で構成され、普通の
場合、多数のリードは初めは互いに連結されてリードフ
レーム、を構成しており、ダイアイランド２上にＩＣベ
レット１を装着して必要なボンディングワイヤ５を接続
した後封止樹脂３によって封止を済ませリードフレーム
に対し必要な切り落としを行い、リード４の型面げを行
う。
装置を示す部分切取斜視図であって、図において１はＩ
Ｃペレット、２はダイアイランド、３は封止樹脂、４は
リード、５はボンディングワイヤである。実際の半導体
装置では多数のリード４を備え、従って多数のボンデイ
ンクワイヤ５を備えているが第２図では説明に必要なも
のだけを代表的に示しである。このような樹脂封止フラ
ットパッケージ形半導体装置の構造については従来よく
知られているのでその一最的な説明は省略する。ダイア
イランド２はリード４と同様な金属で構成され、普通の
場合、多数のリードは初めは互いに連結されてリードフ
レーム、を構成しており、ダイアイランド２上にＩＣベ
レット１を装着して必要なボンディングワイヤ５を接続
した後封止樹脂３によって封止を済ませリードフレーム
に対し必要な切り落としを行い、リード４の型面げを行
う。
リード４はたとえば半田付けによって印刷配線基板（図
示せず）」二に装着される。この半導体装置でリード４
が配線基板に装着される側を仮に裏側方向、その反対側
の方向を表側方向ということにする。
示せず）」二に装着される。この半導体装置でリード４
が配線基板に装着される側を仮に裏側方向、その反対側
の方向を表側方向ということにする。
［発明が解決しようとする問題点３
以上のような従来の半導体装置では、半導体装置の表側
方向から来る物理的影響に対してはＩＣか無防備の状態
におかれるという問題があった。
方向から来る物理的影響に対してはＩＣか無防備の状態
におかれるという問題があった。
物理的影響とは、たとえば電界、磁界、放射線、機械的
圧力等である。この物理的影響を避けるためには半導体
装置を金属パッケージにすればよいが金属パッケージは
製造コストが高くなるという問題がある。この発明は従
来のものにおける上述の問題点を解決するためになされ
たもので、半導体装置の表側方向からの物理的影響に対
しＩＣを保護する安価な構造を持つ半導体装置を得るこ
とを目的としている。
圧力等である。この物理的影響を避けるためには半導体
装置を金属パッケージにすればよいが金属パッケージは
製造コストが高くなるという問題がある。この発明は従
来のものにおける上述の問題点を解決するためになされ
たもので、半導体装置の表側方向からの物理的影響に対
しＩＣを保護する安価な構造を持つ半導体装置を得るこ
とを目的としている。
［問題点を解決するための手段］
この発明ではＩＣペレットをダイアイランドの裏側方向
に固定し半導体装置の表側方向からの物理的影響はダイ
アイランドにより遮蔽しな。半導体装置の裏側方向から
の物理的影響は印刷配線基板に設ける遮蔽装置によって
容易に阻止することができる。
に固定し半導体装置の表側方向からの物理的影響はダイ
アイランドにより遮蔽しな。半導体装置の裏側方向から
の物理的影響は印刷配線基板に設ける遮蔽装置によって
容易に阻止することができる。
［実施例］
以下、この発明の実施例を図面を用いて説明する。第１
図はこの発明の一実施例を示す断面図で、第２図と同一
符号は同一または相当部分を示し、第２図の場合と異な
り封止樹脂３は封止前の状態を示す意味で点線で表しで
ある。４０はリードフレームである。 第１図に示す半
導体装置では、半導体装置の表側方向からの物理的影響
はダイアイランド２によって遮られる。なお、普通の場
合、ダイアイランドは一つのリードに接続されて印刷配
線基板の配線を経て接地される。
図はこの発明の一実施例を示す断面図で、第２図と同一
符号は同一または相当部分を示し、第２図の場合と異な
り封止樹脂３は封止前の状態を示す意味で点線で表しで
ある。４０はリードフレームである。 第１図に示す半
導体装置では、半導体装置の表側方向からの物理的影響
はダイアイランド２によって遮られる。なお、普通の場
合、ダイアイランドは一つのリードに接続されて印刷配
線基板の配線を経て接地される。
［発明の効果］
以上のようにこの発明によれば、簡単な構造で樹脂封止
フラットパッケージ型半導体装置のＩＣを半導体装置の
表面方向からの物理的影響から保護する事ができる。
フラットパッケージ型半導体装置のＩＣを半導体装置の
表面方向からの物理的影響から保護する事ができる。
第１図はこの発明の一実施例を示す断面図、第２図は従
来の半導体装置を示す部分切り取り斜視図。 １・・・ＩＣペレット、２・・・ダイアイランド、３・
・・封止樹脂、４・・・リード、４０・・・リードフレ
ーム、５・・・ボンディングワイヤ。 なお、図中同一符号は同一または相当部分を示す。
来の半導体装置を示す部分切り取り斜視図。 １・・・ＩＣペレット、２・・・ダイアイランド、３・
・・封止樹脂、４・・・リード、４０・・・リードフレ
ーム、５・・・ボンディングワイヤ。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ＩＣ（集積回路）ペレットが金属製のダイアイランド
に固定され、そのＩＣからのリードだけを外部に導出し
てその他の部分を樹脂封止する半導体装置において、 上記リードが印刷配線基板に接続される側を当該半導体
装置における裏側方向としその反対側を表側方向とする
とき、上記ダイアイランドの裏側方向に上記ＩＣペレッ
トを固定して、当該半導体装置の表側方向からの物理的
影響から、上記ＩＣペレットを上記ダイアイランドによ
り保護することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284237A JPH01128452A (ja) | 1987-11-12 | 1987-11-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284237A JPH01128452A (ja) | 1987-11-12 | 1987-11-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128452A true JPH01128452A (ja) | 1989-05-22 |
Family
ID=17675944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62284237A Pending JPH01128452A (ja) | 1987-11-12 | 1987-11-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0827200A1 (de) * | 1996-08-30 | 1998-03-04 | TEMIC TELEFUNKEN microelectronic GmbH | Anordnung zur Abschirmung einer mikroelectronischen Schaltung eines integrierten Schaltkreises |
-
1987
- 1987-11-12 JP JP62284237A patent/JPH01128452A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0827200A1 (de) * | 1996-08-30 | 1998-03-04 | TEMIC TELEFUNKEN microelectronic GmbH | Anordnung zur Abschirmung einer mikroelectronischen Schaltung eines integrierten Schaltkreises |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01128452A (ja) | 半導体装置 | |
| JPH0783035B2 (ja) | 半導体装置 | |
| JPH05243474A (ja) | 半導体装置 | |
| KR970005719B1 (ko) | 이중 어태치된 메모리 장치용 반도체 패키지 | |
| JPS63136657A (ja) | 両面実装電子回路ユニツト | |
| KR0139257B1 (ko) | 반도체 장치용 쿼드-플랫 패키지 | |
| JPH10150120A (ja) | プリント配線基板，ｂｇａ型ｌｓｉパッケージ及び電子装置 | |
| JPH04267549A (ja) | 樹脂封止型半導体装置 | |
| KR100235108B1 (ko) | 반도체 패키지 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JP3229068B2 (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JPS63104435A (ja) | 半導体装置 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| JPH04277661A (ja) | 樹脂封止型半導体装置 | |
| JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
| KR960004561B1 (ko) | 반도체 패키지 | |
| KR960004090B1 (ko) | 반도체 패키지 | |
| KR200161172Y1 (ko) | 반도체 칩 | |
| JPH0324750A (ja) | 半導体装置用パッケージのキャップ | |
| JPH0652768B2 (ja) | モ−ルドｉｃ | |
| KR200295664Y1 (ko) | 적층형반도체패키지 | |
| JPH07106462A (ja) | 半導体装置 | |
| JPH03116767A (ja) | Ｉｃのパッケージ | |
| US20040217449A1 (en) | Electronic component packaging | |
| JPS58114444A (ja) | 半導体装置 |