JPH0324750A - 半導体装置用パッケージのキャップ - Google Patents
半導体装置用パッケージのキャップInfo
- Publication number
- JPH0324750A JPH0324750A JP16231189A JP16231189A JPH0324750A JP H0324750 A JPH0324750 A JP H0324750A JP 16231189 A JP16231189 A JP 16231189A JP 16231189 A JP16231189 A JP 16231189A JP H0324750 A JPH0324750 A JP H0324750A
- Authority
- JP
- Japan
- Prior art keywords
- package
- pins
- cap
- mis
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000003780 insertion Methods 0.000 claims abstract description 13
- 230000037431 insertion Effects 0.000 claims abstract description 10
- 230000002265 prevention Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 6
- 238000005219 brazing Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910003271 Ni-Fe Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000005340 laminated glass Substances 0.000 description 1
- -1 low melting point Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用パッケージのキャップに関し、特
にＩＣチップとワイヤ部と保護するために電気絶縁性基
板に取り付けるキャップに関する． 〔従来の技術〕 従来、フエイスダウンタイプのＰＧＡ（ＰｉｎＧｒｉｄ
Ａｒｒａｙ）パッケージは、第４図に示すように、外
部接続用ピン２を電気絶縁性基板７に直接取り付けてい
たので、基板上のキャップ１の実装範囲が内側のピンを
避ける為、キャップ１の大きさが最内列ピンより小さい
ものを使用していた。
にＩＣチップとワイヤ部と保護するために電気絶縁性基
板に取り付けるキャップに関する． 〔従来の技術〕 従来、フエイスダウンタイプのＰＧＡ（ＰｉｎＧｒｉｄ
Ａｒｒａｙ）パッケージは、第４図に示すように、外
部接続用ピン２を電気絶縁性基板７に直接取り付けてい
たので、基板上のキャップ１の実装範囲が内側のピンを
避ける為、キャップ１の大きさが最内列ピンより小さい
ものを使用していた。
上述した従来のフエイスダウンタイプのＰＧＡパッケー
ジは、キャップ実装範囲が内側のピンを避けた中央周辺
に限定されていたので、パッケージに取り付けられるキ
ャップもそれ以上大きくすることができなくなり、キャ
ップのシールパス■６やワイヤ９の接続範囲を考慮する
と、パッケージに搭載できるＩＣチップ８の大きさは極
端に小さくなってしまうという欠点がある。
ジは、キャップ実装範囲が内側のピンを避けた中央周辺
に限定されていたので、パッケージに取り付けられるキ
ャップもそれ以上大きくすることができなくなり、キャ
ップのシールパス■６やワイヤ９の接続範囲を考慮する
と、パッケージに搭載できるＩＣチップ８の大きさは極
端に小さくなってしまうという欠点がある。
従って、チップサイズが大きい大規模集積化されたＩＣ
チップ８を載させるためには、最内列ピンのピン数を増
し、外形を大きくしなければならなくなり、ＥＩＡＪ等
の統一規格で決っている一般仕様から外れ、汎用性が無
いことや、小型パッケージ化が困難になるといった問題
があった。
チップ８を載させるためには、最内列ピンのピン数を増
し、外形を大きくしなければならなくなり、ＥＩＡＪ等
の統一規格で決っている一般仕様から外れ、汎用性が無
いことや、小型パッケージ化が困難になるといった問題
があった。
本発明の半導体装置用バッゲージのキャップは、キャッ
プ本体に外部接続用ピンと誤挿入防止ピンまたは前記ピ
ンとパッケージ接続用ピン及び前記外部接続用ピント前
記パッケージ接続用ピンを電気的に接続する配線回路を
有している。
プ本体に外部接続用ピンと誤挿入防止ピンまたは前記ピ
ンとパッケージ接続用ピン及び前記外部接続用ピント前
記パッケージ接続用ピンを電気的に接続する配線回路を
有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ），（ｂ）は本発明の第１の実施例の上面図
及びＡ−Ａ’断面図である。
及びＡ−Ａ’断面図である。
キャップはエボキシやポリイミドのガラス積層板や、ガ
ラス繊維補強プラスチック等の成形品またはセラミック
等で造られたキャップ本体１に４２％Ｎｉ−Ｆｅ合金、
リン青銅またはコバール（商品名、Ｆｅ−Ｎｉ−Ｃｏ合
金）等の材料で曲がりにくい様な直径０．３〜０．６ｍ
ｍの外部接続用ピン２を貫通させ、表面側には、ＰＧＡ
パッケージの楕成部品である。ＰＧＡ基板本体の厚さと
同程度の長さの０．６〜１．８ｍｍ、裏面側にはＥＩＡ
ＪやＪＥＤＥＣ等の等一規格に合せ３〜５ｍｍ程突出さ
せる。
ラス繊維補強プラスチック等の成形品またはセラミック
等で造られたキャップ本体１に４２％Ｎｉ−Ｆｅ合金、
リン青銅またはコバール（商品名、Ｆｅ−Ｎｉ−Ｃｏ合
金）等の材料で曲がりにくい様な直径０．３〜０．６ｍ
ｍの外部接続用ピン２を貫通させ、表面側には、ＰＧＡ
パッケージの楕成部品である。ＰＧＡ基板本体の厚さと
同程度の長さの０．６〜１．８ｍｍ、裏面側にはＥＩＡ
ＪやＪＥＤＥＣ等の等一規格に合せ３〜５ｍｍ程突出さ
せる。
キャップ中央には最内列の外部接続用ピン２より内側に
チップを封入している樹脂が当たらない様に深さＯ、５
〜１．０ｍｍの段差を施した封入逃げ部４を、またその
コーナーの１箇所に誤挿入防止ピン３を設ける。この誤
挿入防止ピン３はパッケージと接続する必要はない為表
面側には突出させず、裏面側のみとする。突出長さは外
部接続用ピン２と同じ直径、長さにする。
チップを封入している樹脂が当たらない様に深さＯ、５
〜１．０ｍｍの段差を施した封入逃げ部４を、またその
コーナーの１箇所に誤挿入防止ピン３を設ける。この誤
挿入防止ピン３はパッケージと接続する必要はない為表
面側には突出させず、裏面側のみとする。突出長さは外
部接続用ピン２と同じ直径、長さにする。
又、材質は導電性にする必要がない為硬質プラスチック
等を使用しても良いが本実施例では外部接続用ピンと同
じ４２％Ｎｉ−Ｆｅ合金を使用した． パッケージへの取付けは、第３図に示すように、表面側
に突出した外部接続用ピン２をＩＣチップ８を搭載した
電気接続性基板７のピン挿入用スルホール１５に挿入し
て、熱硬化性樹脂や低融点、ガラス等の取付け用部材１
２により固定する。そして、外部接続用ピン２と配線回
路１０を半田等のピン接続用ろう剤１ｌにて接続固定す
る。
等を使用しても良いが本実施例では外部接続用ピンと同
じ４２％Ｎｉ−Ｆｅ合金を使用した． パッケージへの取付けは、第３図に示すように、表面側
に突出した外部接続用ピン２をＩＣチップ８を搭載した
電気接続性基板７のピン挿入用スルホール１５に挿入し
て、熱硬化性樹脂や低融点、ガラス等の取付け用部材１
２により固定する。そして、外部接続用ピン２と配線回
路１０を半田等のピン接続用ろう剤１ｌにて接続固定す
る。
第２図（ａ），（ｂ）は本発明の第２の実施例の上面図
及び断面図である。
及び断面図である。
この実施例のキャップはＩＣチップの外形の関係上内側
の外部接続用ピンより封入逃げ部４が広くなり過ぎて外
部接続用ピン２を直径パッケージと接続できない場合を
示す。
の外部接続用ピンより封入逃げ部４が広くなり過ぎて外
部接続用ピン２を直径パッケージと接続できない場合を
示す。
この場合、キャップ本体ｌの両面に外部接続用ピン２の
直径より一周程大きな０．８ｍｍ程のノッチと引き廻し
の為のピン間配線６を設けている。表面側のノッチには
パッケージ接続用ピン５を裏面側のノッチには外部接続
用ピン２と誤挿入防・止ピン３を半田等のピン固定用ろ
う材１３にて接続固定する。封入逃げ部４より内側にな
った外部接続用ピンは、ピン間配線６により外側のピン
の間に引き廻すことによりパッケージ接続用ピンを封入
逃げ部４より外側に実装する。
直径より一周程大きな０．８ｍｍ程のノッチと引き廻し
の為のピン間配線６を設けている。表面側のノッチには
パッケージ接続用ピン５を裏面側のノッチには外部接続
用ピン２と誤挿入防・止ピン３を半田等のピン固定用ろ
う材１３にて接続固定する。封入逃げ部４より内側にな
った外部接続用ピンは、ピン間配線６により外側のピン
の間に引き廻すことによりパッケージ接続用ピンを封入
逃げ部４より外側に実装する。
パッケージへの収り付けは第１の実施例と同じように行
う。
う。
以上説明したように、本発明は、キャップ本木に外部接
続用ピンと誤挿入防止ピンを実装し、外部接続用ピンは
パッケージと電気的に接続できるようにし、誤挿入防止
ピンはパッケージ取り付け側に突出しないようにするこ
とにより、パッケージとの取り付け面は外部接続用ピン
またはパッケージ接続用ピン実装部に持って行ける−Ｅ
．誤挿入防止ピンを避ける必要がなくなり、封入逃げ部
を５．０８ｍｍ以上広くできるので、同一パッケージに
搭載可能なＩＣチップの外部は大きくできる上、シール
パスが長くなるので気密性が向上するという効果がある
。
続用ピンと誤挿入防止ピンを実装し、外部接続用ピンは
パッケージと電気的に接続できるようにし、誤挿入防止
ピンはパッケージ取り付け側に突出しないようにするこ
とにより、パッケージとの取り付け面は外部接続用ピン
またはパッケージ接続用ピン実装部に持って行ける−Ｅ
．誤挿入防止ピンを避ける必要がなくなり、封入逃げ部
を５．０８ｍｍ以上広くできるので、同一パッケージに
搭載可能なＩＣチップの外部は大きくできる上、シール
パスが長くなるので気密性が向上するという効果がある
。
また、同一仕様のパッケージにする必要がない場合にお
いては小型パッケージ化が容易になる。
いては小型パッケージ化が容易になる。
第１図（ａ）．（ｂ）は本発明の第１の実施例の平面図
及び断面図、第２図（ａ），（ｂ）は本発明の第２の実
施例の平面図及び断面図、第３図は第１の実施例の使用
例の断面図、第４図は従来のキャップの使用例の断面図
である。 １・・・キャップ本体、２・・・外部接続用ピン、３・
・・誤挿入防止ピン、４・・・封入逃げ部、５・・・パ
ッケージ接続用、６・・・ピン間配線、７・・・電気絶
縁性基板、８・・・ＩＣチップ、９・・・ワイヤ、１０
・・・配線回路、１１・・・ろう材、１２・・・取付け
用部材、１３・・・ピン固定用ろう材、１４・・・ノッ
チ、１５・・・スルホール、１６・・・シールパス．
及び断面図、第２図（ａ），（ｂ）は本発明の第２の実
施例の平面図及び断面図、第３図は第１の実施例の使用
例の断面図、第４図は従来のキャップの使用例の断面図
である。 １・・・キャップ本体、２・・・外部接続用ピン、３・
・・誤挿入防止ピン、４・・・封入逃げ部、５・・・パ
ッケージ接続用、６・・・ピン間配線、７・・・電気絶
縁性基板、８・・・ＩＣチップ、９・・・ワイヤ、１０
・・・配線回路、１１・・・ろう材、１２・・・取付け
用部材、１３・・・ピン固定用ろう材、１４・・・ノッ
チ、１５・・・スルホール、１６・・・シールパス．
Claims (1)
- 絶縁性基体上に配線回路を形成してなる配線基板上にＩ
Ｃチップをのせ、外部接続用ピンが格子状に配列されて
いる半導体装置用パッケージのキャップにおいて、キャ
ップ本体に外部接続用ピン及び誤挿入防止ピン及びパッ
ケージ接続用ピンが取付けられていることを特徴とする
半導体装置用パッケージのキャップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16231189A JPH0324750A (ja) | 1989-06-22 | 1989-06-22 | 半導体装置用パッケージのキャップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16231189A JPH0324750A (ja) | 1989-06-22 | 1989-06-22 | 半導体装置用パッケージのキャップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0324750A true JPH0324750A (ja) | 1991-02-01 |
Family
ID=15752107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16231189A Pending JPH0324750A (ja) | 1989-06-22 | 1989-06-22 | 半導体装置用パッケージのキャップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0324750A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05276618A (ja) * | 1991-10-15 | 1993-10-22 | Thomas & Betts Corp <T&B> | 電気ケーブルの保護包摂方法及び装置 |
| JPH0631156U (ja) * | 1992-09-24 | 1994-04-22 | 京セラ株式会社 | 半導体素子収納用パッケージ |
| US5595704A (en) * | 1992-02-21 | 1997-01-21 | Sohzohkagaku Co., Ltd. | Method of using a shaping mold for making ultra-thin shaped rubber articles |
-
1989
- 1989-06-22 JP JP16231189A patent/JPH0324750A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05276618A (ja) * | 1991-10-15 | 1993-10-22 | Thomas & Betts Corp <T&B> | 電気ケーブルの保護包摂方法及び装置 |
| US5595704A (en) * | 1992-02-21 | 1997-01-21 | Sohzohkagaku Co., Ltd. | Method of using a shaping mold for making ultra-thin shaped rubber articles |
| US5667822A (en) * | 1992-02-21 | 1997-09-16 | Sohzohkagaku Co., Ltd. | Shaping mold for making ultra-thin shaped rubber articles |
| JPH0631156U (ja) * | 1992-09-24 | 1994-04-22 | 京セラ株式会社 | 半導体素子収納用パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250841A (en) | Semiconductor device with test-only leads | |
| US4684975A (en) | Molded semiconductor package having improved heat dissipation | |
| KR20040062764A (ko) | 칩 스케일 적층 패키지 | |
| KR950006433B1 (ko) | 적어도 2개의 아일랜드를 갖춘 리이드 프레임과 이것을 사용한 수질밀봉형 반도체 장치 | |
| KR20030027413A (ko) | 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법 | |
| KR100292036B1 (ko) | 반도체패키지의제조방법및그에 따른반도체패키지 | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| US5468991A (en) | Lead frame having dummy leads | |
| JPH0324750A (ja) | 半導体装置用パッケージのキャップ | |
| KR20010037246A (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| KR100379083B1 (ko) | 리드온칩에어리어어레이범프드반도체패키지 | |
| JP3356566B2 (ja) | 半導体パッケージ及びその実装方法 | |
| KR0163214B1 (ko) | 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법 | |
| KR100381836B1 (ko) | 반도체패키지 | |
| KR20000034120A (ko) | Loc형 멀티 칩 패키지와 그 제조 방법 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| JPH0536889A (ja) | 半導体装置 | |
| JPH0714951A (ja) | 縦型表面実装樹脂封止型半導体装置 | |
| KR20000007745A (ko) | 볼그리드어레이 | |
| KR19980022527A (ko) | 클립 리드를 갖는 칩 스케일 패키지 | |
| US20040217449A1 (en) | Electronic component packaging | |
| KR0134816Y1 (ko) | 다면 패키지 | |
| JPH08222687A (ja) | 半導体集積回路装置 | |
| KR19980044244A (ko) | 반도체 패키지의 구조 | |
| JPH0314229B2 (ja) |